CN113297109A - 总线通讯方法及装置、总线通讯系统 - Google Patents

总线通讯方法及装置、总线通讯系统 Download PDF

Info

Publication number
CN113297109A
CN113297109A CN202010113583.4A CN202010113583A CN113297109A CN 113297109 A CN113297109 A CN 113297109A CN 202010113583 A CN202010113583 A CN 202010113583A CN 113297109 A CN113297109 A CN 113297109A
Authority
CN
China
Prior art keywords
master
slave
level
signal
duration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010113583.4A
Other languages
English (en)
Inventor
李蔚
曾梦琪
戴忠东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fukong Hualong Microsystem Technology Co ltd
Original Assignee
Shanghai Fukong Hualong Microsystem Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fukong Hualong Microsystem Technology Co ltd filed Critical Shanghai Fukong Hualong Microsystem Technology Co ltd
Priority to CN202010113583.4A priority Critical patent/CN113297109A/zh
Publication of CN113297109A publication Critical patent/CN113297109A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node

Abstract

一种总线通讯方法及装置、总线通讯系统，所述方法包括：通过电压调制产生主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，将所述主从信号通过所述总线发送至从设备，以使所述从设备根据所述时钟周期实现时钟同步并根据同步后的时钟对所述主从信号解调；其中，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。通过该方案，在总线通讯中能够减少引线数量，不增加电路的复杂程度，且能够同时传输时钟信号。

Description

总线通讯方法及装置、总线通讯系统
技术领域
本申请涉及总线通讯领域，具体地涉及一种总线通讯方法及装置、总线通讯系统。
背景技术
随着工业控制技术的不断发展和计算机网络通信技术日益广泛的应用，远距离数字通讯变得越来越普及，电子系统中有多种通讯接口，包括串行总线接口、并行总线接口。受到应用场合的接口数量限制等因素，在非高速的通讯接口中，往往采用串行总线接口，典型如RS-232、RS-485、串行外设接口(Serial Peripheral Interface，简称SPI)等，接口引脚数量往往包括电源、地、数据输入、数据输出等至少4线。为规范总线通讯，业界发展出了总线协议，即RS-485总线协议。并进一步发展出了单线总线协议，相较与RS-485总线协议，单线协议将RS-485的两根差分信号合并为一根，这样包括电源地的总线接口引线减少到3根。
然而在一些特定的应用场合，例如水表、燃气表、热能表等仪表数据抄表、工业电子雷管布线等应用场合，为降低布线成本和施工工程量，往往需要更少的引线数量。为此业界发展出了单总线协议(1-wire)，将通讯接口引脚数降到3个(包括电源、地、双向数据引脚)。更进一步，远程抄表系统(symphonic mbus，简称M-BUS)总线接口将电源和数据信号合并在一起，加上地线，总线接口减少至2线。然而M-BUS总线将数据信号叠加在电源信号之上，电源电压24V叠加12v信号之后总电压上升至36V，系统所需元器件的耐压规格需要提高，并且在电源电压之上解调信号也带来了电路的复杂度，增加了系统成本，一定程度上抵消了总线引脚数降低的优势。
发明内容
本申请解决的技术问题是如何提供一种总线通讯方法及装置、总线通讯系统，减少引线数量，且不增加电路的复杂程度。
为解决上述技术问题，本申请实施例提供一种总线通讯方法，所述方法包括：通过电压调制产生主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0；将所述主从信号通过所述总线发送至从设备，以使所述从设备根据所述时钟周期实现时钟同步并根据同步后的时钟对所述主从信号解调；其中，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
可选的，所述一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，包括：在一时钟周期内，若所述第一电平的持续时间为所述时钟周期的1/4、且所述第二电平的持续时间为所述时钟周期的3/4，则表示逻辑1；若所述第一电平的持续时间为所述时钟周期的3/4、且所述第二电平的持续时间为所述时钟周期的1/4，则表示逻辑0。
可选的，所述方法还包括：如果在所述总线上检测到调制电流，则根据检测到的调制电流解调得到所述从设备发送的从主信号。
可选的，在检测所述总线上的调制电流时，持续发送预设逻辑信号，以使得所述从设备保持时钟同步并根据同步后的时钟周期发送所述从主信号。
可选的，所述根据所述调制电流解调得到所述从设备发送的从主信号，包括：若检测到的调制电流的值位于第一电流区间内表示从主信号中的逻辑1，若检测到的调制电流的值位于第二电流区间内表示逻辑0，所述第一电流区间不同于所述第二电流区间。
可选的，当所述总线传输所述从主信号时，总线上的信号电平幅度低于传输所述主从信号时的信号电平幅度。
本申请实施例还提供一种总线通讯方法，所述方法包括：通过总线接收主设备发送的主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同；根据所述时钟周期与所述主设备实现时钟同步，并根据同步后的时钟对所述主从信号解调；其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
可选的，所述一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，包括：在一时钟周期内，若所述第一电平的持续时间为所述时钟周期的1/4、且所述第二电平的持续时间为所述时钟周期的3/4，则表示逻辑1；若所述第一电平的持续时间为所述时钟周期的3/4、且所述第二电平的持续时间为所述时钟周期的1/4，则表示逻辑0。
可选的，所述方法还包括：通过电流调制向所述主设备发送从主信号，以使所述主设备接收所述从主信号并对所述从主信号解调。
可选的，所述通过电流调制向所述主设备发送从主信号，包括：持续接收所述主设备发送的预设逻辑信号，并根据所述预设逻辑信号与所述主设备保持时钟同步；根据同步后的时钟周期发送所述从主信号。
可选的，所述从主信号以调制电流的值位于第一电流区间内表示逻辑1，以调制电流的值位于第二电流区间内表示逻辑0，所述第一电流区间不同于所述第二电流区间。
可选的，当所述总线传输所述从主信号时，总线上的信号电平幅度低于传输所述主从信号时的信号电平幅度。
本申请实施例还提供一种总线通讯装置，包括：主从信号产生模块，用于通过电压调制产生用于总线通讯的主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0；主从信号发送模块，用于将所述主从信号通过所述总线发送至从设备，以使所述从设备根据所述时钟周期实现时钟同步并根据同步后的时钟对所述主从信号解调；其中，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
本申请实施例还提供一种总线通讯装置，包括：主从信号接收模块，用于通过总线接收主设备发送的主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同；主从信号解调模块，用于根据所述时钟周期与所述主设备实现时钟同步，并根据同步后的时钟对所述主从信号解调；其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
本申请实施例还提供一种总线通讯系统，所述系统包括主设备、从设备和总线；所述主设备与所述从设备通过所述总线进行信号传输；所述主设备，用于通过电压调制产生主从信号，并将所述主从信号通过所述总线发送至从设备，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0；所述从设备，用于通过所述总线接收主设备发送的主从信号，根据所述时钟周期与所述主设备实现时钟同步，并根据同步后的时钟对所述主从信号解调；所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
可选的，所述从设备，还用于通过电流调制向所述主设备发送从主信号；所述主设备，还用于通过在所述总线上检测到的调制电流解调得到所述从主信号。
与现有技术相比，本申请实施例的技术方案具有以下有益效果：
本申请提供的总线通讯方法包括：通过电压调制产生主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0；将所述主从信号通过所述总线发送至从设备，以使所述从设备根据所述时钟周期实现时钟同步并根据同步后的时钟对所述主从信号解调；其中，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
较之现有技术，无需提高总线的调制电压，即可在双线总线上传输信号，能够保持信号的电平与终端电源的电平一致。相较于M-BUS总线，本方案无需增加额外的电路去解决高于电源电压的寄生效应对芯片的影响，降低了电路复杂度。且在传输主从信号的同时，能够通过信号的时钟周期传递时钟信号，使得从设备根据时钟信号与主设备保持时钟同步以对接收到的主从信号进行解调，提高了总线通讯中信号传输的准确性。
进一步地，本申请实施例提供的总线通讯方法可应用于工业电子雷管通信中，电子雷管爆破系统中的主设备为爆破的记录器，多个从设备为被记录器控制电子雷管、总线为一条双线连接电缆，电子雷管被并行的连接到传输媒介即连接电缆上。
进一步地，可设置主从信号中电压调制中相位占空比的精度，但在实现过程中可允许一定的偏差，以提高信号检测的准确度。即主从信号中电压调制的精度可设置为第一电平和第二电平的持续时间在时钟周期内的占比为1/4和3/4，但检测时，以小于1/2和大于1/2作为检测标准，此时的容许偏差为时钟周期的1/4，有效提高了噪声容限。
进一步地，总线通讯还包括从主通讯状态，即由从设备向主设备发送从主信号，从设备通过电流调制产生从主信号，故在传输从主信号时会改变总线上的电流值，以使得主设备根据总线上的电流值的变化解调得到从主信号。
附图说明
图1是现有技术中一种M-BUS主从信号的波形示意图；
图2是现有技术中一种M-BUS从主信号的波形示意图；
图3是本申请一实施例中的总线通讯方法的流程示意图；
图4是本申请一实例中总线通讯中主从信号的示意图；
图5是本申请一实例中主从信号的信号波形图；
图6是本申请一实施例中从主信号的调制电流的示意图；
图7是本申请一应用实例中第一线(LA)上电平的变化示意图；
图8是本申请另一实施例中的总线通讯方法的流程示意图；
图9为本申请一实施例中总线通讯装置的结构示意图；
图10为本申请另一实施例中总线通讯装置的结构示意图；
图11为本申请一实施例中的总线通讯系统的结构示意图；
图12为本申请一实施例中的总线通讯中一种通讯帧的示意图。
具体实施方式
如背景技术所言，现有技术中的双线总线通讯的一些场景下，需减少引线数量，为了能够实现只用两根线完成供能和通讯，德国教授Horst Ziegler与美国TI公司合作提出了远程抄表系统(symphonic mbus，简称M-BUS)总线接口。M-BUS系统是一个带有通讯控制主机的多级系统,它是由主机和一定数量的从机(如终端设备)通过两根电缆连接而成,所有的从机都并联连接在总线上,并可通过总线获得所需电源。由主设备(也称集中器)向从设备(也称终端)传输的信号采用电压值的变化来表示，即集中器向终端发送的数据码流是一种电压脉冲序列。请参见图1，图1提供了现有技术中一种M-BUS主从信号的波形示意图；其中，用+36V的电压值表示逻辑“1”，用+24V的电压值表示逻辑“0”。在稳态时电平保持“1”状态。在M-BUS总线中，从终端向集中器传输的信号采用的是电流值的变化来表示，即由终端向集中器发送的数据流是一种电流脉冲序列。请参见图2，图2提供了现有技术中一种M-BUS从主信号的波形示意图；其中，用1.5mA的电流值表示逻辑“1”，当传输“0”时，由终端的仪表控制电流值增加到11-20mA。在稳态时，线路上的值为持续“1”状态。当终端仪表接收信号时，其电流应处于稳态“1”，在接收信号时，其电流处于稳态“1”；在接收信号时，其电压值的变化所导致的电流变化不应该超过0.2％/V。
图1和图2提供的现有技术中M-BUS总线通信方案，由于M-BUS集中器端用24V电平表示逻辑“0”，可以持续为终端设备提供不低于24V电压的能量，解决了单线协议信号线传输逻辑“0”(低电平)阶段无法持续提供能量的问题。M-BUS总线真正实现了只用两根引线完成能量和信号传递，是布线最简单的总线方案之一。M-BUS总线包括数据线和地线，两者是有极性的。然而，现有的M-BUS总线为了解决给终端设备供电问题，其数据线定义逻辑“0”为24V电平，逻辑“1”比逻辑0再提供加12V电平，达到36V。如果以24V电压作为终端的电源电压，终端设备可以持续得到不低于24V的电源能量(最大供电电流受限于集中器发送端的驱动能力)。但是由于总线数据的电压调制范围是24V～36V，对终端来说，信号的电平高于终端的电源电平，这对半导体工艺实现的集成电路设计带来额外的挑战，需要额外的电路去解决高于电源电压的寄生效应对芯片的影响，电路实现的复杂度增加。信号的电平高于终端的电源电平，需要额外的电路去解决高于电源电压的寄生效应对芯片的影响，电路实现的复杂度增加。
为解决现有技术的总线通讯中引线数量太多，或者双线总线需要增加额外电路解决高于终端的电源电平，提高电路复杂度的问题。
本申请实施例提供一种总线通讯方法，包括：通过电压调制产生主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0；将所述主从信号通过所述总线发送至从设备，以使所述从设备根据所述时钟周期实现时钟同步并根据同步后的时钟对所述主从信号解调；其中，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
通过上述实施例中的方案，能够保持信号的电平与终端电源的电平一致，无需增加额外的电路，降低了电路复杂度。
为使本申请实施例的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本申请的具体实施例做详细的说明。
请参见图3，图3为本申请一实施例中的总线通讯方法的流程示意图，该方法包括：
S301，通过电压调制产生主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0。
总线通讯过程中涉及通讯两端的设备，即主设备和从设备，以及用于主、从设备之间通讯的总线。
主从信号为由主设备产生、且向从设备发送的信号，为差分信号。该主从信号具有周期性，其时钟周期可以由主设备。在一次总线的主从通讯过程中，由主设备产生本次通讯的数据，并将其通过电压调制为可通过总线传输的主从信号。主从信号具有周期性，其时钟周期由主设备确定。主从通讯数据以第一电平和第二电平在一个时钟周期内的时间占比不同表示逻辑1和逻辑0。
本实施例中的第一电平和第二电平的电压值可根据需要进行调制，例如，在一个信号周期内，第一电平为24V，第二电平为0V。
S302，将所述主从信号通过所述总线发送至从设备，以使所述从设备根据所述时钟周期实现时钟同步并根据同步后的时钟对所述主从信号解调；其中，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
总线可包括两线，即第一线和第二线，两线上传输的信号互为反相。采用双线总线进行通讯时，仅以电压调制时每一时钟周期内电平的变化表示逻辑1和0。
其中，主设备发出的主从信号中内嵌时钟信息，也即，根据主从信号的波形可以检测出主从信号的时钟周期。更具体而言，在主从信号的每个时钟周期中都包含第一电平和第二电平，两者在时间上相接续，主从信号从第一电平切换为第二电平时具有一种变化沿，从第二电平再次切换为第一电平时具有另一种变化沿，而上述另一种变化沿则位于单个时钟周期结束的时间点，也即，该另一种变化沿出现时，表示单个时钟周期的结束。
从设备根据主从信号的时钟周期与主设备实现时钟同步的方式为：从设备检测到主从信号中的另一种变化沿，根据该另一种变化沿实现时钟对齐。更具体而言，在检测到每个表示时钟周期结束的另一种变化沿时，进行时钟同步，也即，主设备发出的主从信号中出现特定的变化沿(即另一种变化沿)时，表明单个时钟周期的结束，从设备在检测到这样的变化沿时，获知周期结束的信息，进而根据这样的信息进行同步，以使得主设备和从设备是基于相同的时钟周期进行工作。请参见图4，图4提供了一种总线通讯中主从信号的示意图，其中，定义数据的字节起始位(Start)，对应图中示例为逻辑0；校验位(Parity)，图中示例偶校验(逻辑1)；字节终止位(Stop)，图中示例逻辑1。传输的字节为“00010110”。在该主从信号中，以虚线内的区域对应一个时钟周期，从设备根据检测到的虚线对应的电平变化沿进行时钟对齐。
通过上述方案，无需提高总线的调制电压，即可在双线总线上传输信号，能够保持信号的电平与终端电源的电平一致。相较于M-BUS总线，本方案无需增加额外的电路去解决高于电源电压的寄生效应对芯片的影响，降低了电路复杂度。且在传输主从信号的同时，能够通过信号的时钟周期传递时钟信号，使得从设备根据时钟信号与主设备保持时钟同步以对接收到的主从信号进行解调，提高了总线通讯中信号传输的准确性。
本申请实施例提供的总线通讯方法可应用于工业电子雷管通信中，电子雷管爆破系统中的主设备为爆破的记录器，多个从设备为被记录器控制电子雷管、总线为一条双线连接电缆，电子雷管被并行的连接到传输媒介即连接电缆上。
在一个实施例中，请继续参见图3，图3中步骤S301中所述一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，可以包括：在一时钟周期内，若所述第一电平的持续时间为所述时钟周期的1/4、且所述第二电平的持续时间为所述时钟周期的3/4，则表示逻辑1；若所述第一电平的持续时间为所述时钟周期的3/4、且所述第二电平的持续时间为所述时钟周期的1/4，则表示逻辑0。
具体地，可将电压调制中可将主从信号中逻辑1和逻辑0的调制精度设置为：第一电平和第二电平的持续时间在时钟周期的占比为1/4和3/4。请参见图5，图5为一实例中主从信号的信号波形图；其中，电压轴以V轴表示，时间轴以t轴表示。其中第一电平可以为24V或其他电压值，第二电平可以为0V。主从信号在总线的LA、LB双线上是互为反相的信号，信号周期(用T表示)，当一个时钟周期内第一电平持续时间的占比为1/4，第二电平的持续时间的占比为3/4时表示逻辑1，反之为逻辑0。
通过设置主设备对主从信号的调制精度，使得相位占空比在实现过程中允许一定的偏差，如表1所示。表1中T1f、T1s、T0f和T0s表示不同的信号周期，M2S为总线上检测到的信号，在本实施例中为主从信号。
表1
Figure BDA0002390809910000101
本实施例中，可设置主从信号中电压调制中相位占空比的精度，但在实现过程中可允许一定的偏差，以提高信号检测的准确度。即主从信号中电压调制的精度可设置为第一电平和第二电平的持续时间在时钟周期内的占比为1/4和3/4，但检测时，以小于1/2和大于1/2作为检测标准，此时的容许偏差为时钟周期的1/4，有效提高了噪声容限。
通过图5和表1中定义的逻辑信号波形，可以有效解决现有双线总线系统的缺陷：
在M-BUS总线通讯中，各个从设备的终端的设计必须消除引线的极性影响，以达到总线布线实施不受极性的影响，即布线阶段不用考虑区分信号线和地线。M-BUS或类似的总线接口，通常以电平的高低来电压逻辑1和逻辑0。在一个典型的串行通讯接口中，需要主从双方约定合适的通讯波特率，并且要求主从双方各自的逻辑电路的时钟保持足够的精度，不能因为时钟的偏差影响到通讯波特率差错。
本申请实施例的方案与M-BUS总线不同的是：第一，不再定义数据线和地线，而是将总线的LA、LB定义为互为反相的差分信号。这样，如果采用与M-BUS总线同样的24V电源电压，电压信号的调制幅度为24V，比M-BUS的12V调制幅度大一倍，增加了总线的抗干扰能力，对实现的半导体工艺耐压也没有额外要求，同等应用条件可以获得比M-BUS方案更低的成本。比如芯片可以采用30V工艺设计，相较24V工作电压有20％的耐压裕量，而同样条件下M-BUS芯片必须采用36V×120％＝43.2≈44V耐压以上的工艺。
第二，由于采用的差分信号，无论是传输逻辑1还是逻辑0，LA或LB总有一端处于高电平状态，可以持续为从设备提供稳定的电压供电。并且信号的电压幅度与供电电压相当，信号的解调非常容易实现。
第三，LA和LB两线完全等价，互为反相，差分信号即提高了总线的抗共模噪声的能力，又使得总线无极性，应用布线简洁方便。
第四，逻辑信号没有采用简单的高低电平电压，而是采用了时钟调相的定义(一个时钟信号周期内的高低电平占空比)，这样主设备可以在传递逻辑信号的同时传递时钟信号，使得通讯波特率完全由主设备决定，从设备自己产生的时钟信号可以根据主设备发送信号中的时钟信息进行校准。
在一个实施例中，请继续参见图3，图3中的总线通讯方法还可以包括：如果在所述总线上检测到调制电流，则根据检测到的调制电流解调得到所述从设备发送的从主信号。
在主设备和从设备通过总线通讯时，还可以包括从主通讯状态，即由从设备发送从主信号至主设备、由主设备接收。在从主通讯状态中，从设备通过电流调制产生用于通讯的从主信号。当主设备在总线上检测到调制电流时，即被告知进入从主通讯状态，主设备接收从设备发出的从主信号。从主通讯状态时总线上的电流值与传输主从信号时的电流值不同。
本实施例中，总线通讯还包括从主通讯状态，即由从设备向主设备发送从主信号，从设备通过电流调制产生从主信号，故在传输从主信号时会改变总线上的电流值，以使得主设备根据总线上的电流值的变化解调得到从主信号。
在一个实施例中，在检测所述总线上的调制电流时，持续发送预设逻辑信号，以使得所述从设备保持时钟同步并根据同步后的时钟周期发送所述从主信号。
在从主通讯状态下，主设备仍持续向从设备发送时钟信号，以使得主、从设备时钟保持同步，为避免主设备发送的信号干扰从主信号，主设备可持续发送预设的逻辑信号(如逻辑1或逻辑0)。
在一个通讯实例中，在总线通讯过程中，主设备连续不断发送逻辑信号，并保证连续的逻辑信号个数不低于240个。这些逻辑信号被从设备接收后用于内部时钟校准。假设波特率为9600且外部时钟频率精确，从设备的内部时钟至少是9600的16倍，即内部时钟频率大于153.6KHz。若时钟频率200KHz，则传送时钟(Transmit Clock，简称Tclk)为5微秒(us)。240个通讯信号(在25ms内)对应的理论的内部时钟计数值为240/9600/5us＝5000。若内部时钟与Tclk的周期误差为5％，则对于上下限的计数值分别为4761和5263，校准后的计数时间偏差在1个Tclk之内，约为5us/25ms＝0.02％。计数1秒最大累计误差约0.2ms。通过时钟信号的传输，从设备的本地时钟的频偏误差可以被校正掉。若以480个通讯信号为计数周期(50ms)，可将计数偏差修正到0.01％。同理，若以240个通讯信号计数周期(25ms)，保持计数周期不变，内部时钟频率提高一倍至400KHz，修正后偏差也可以达到0.01％。
若主设备提供的时钟精度存在偏差，则该精度误差会传递给从设备。例如主设备时钟偏差1％，则从设备修正后偏差为1.02％(240周期，内部时钟200KHz修正)。本方案的优势是同一主设备下属的从设备接收到的外部时钟偏差是一致的，其相对偏差仍然为0.02％。
在一个实施例中，上述根据所述调制电流解调得到所述从设备发送的从主信号，包括：若检测到的调制电流的值位于第一电流区间内表示从主信号中的逻辑1，若检测到的调制电流的值位于第二电流区间内表示逻辑0，所述第一电流区间不同于所述第二电流区间。
从设备经电流调制产生的从主信号，以每个时钟周期内调制电流值的不同来标识逻辑1和逻辑0。设置逻辑1时的调制电流值位于第一电流区间内，逻辑0的调制电流值位于第二电流区间内，第一电流区间和第二电流区间不相同，主设备通过检测总线上的调制电流值以对从主信号进行解调，得到从主信号对应的传输数据。
请参见图6，图6为一实施例中从主信号的调制电流的示意图；其中定义了逻辑1的电流信号和逻辑0的电流信号。一个逻辑1由无电流信号调制表示，由从设备的最大静态工作电流决定，一个逻辑0通过从设备额外增加调制电流来表示，该调制电流根据从设备的静态电流大小以及总线阻抗大小决定，通常约百微安至数毫安量级，其值应该较从设备的静态电流大小有明显区别，容易被主设备检测出。例如从设备的静态工作电流如果在50微安(uA)左右，则调制电流应当设计在500微安(uA)或更高，该值与总线导线总阻抗以及从设备输入保护电阻取值有关，目标是电流负载调制既要在主设备一侧产生足够大的信号变化易于检测，又不能调制幅度过大使得从设备一侧的信号电压幅度过低影响能量的采集和通讯时钟信号的接收。
请参见表2，表2示出了一实例的从主信号电流特性。其中，M2S为总线上传输的信号，本实施例中为从主信号，Ih和Il分别表示逻辑1和逻辑0的电流值。Ihmin至Ihmax为逻辑1的电流区间，即第一区间；Ilmin至Ilmax为逻辑0的电流区间，即第二区间。
表2
Figure BDA0002390809910000131
Figure BDA0002390809910000141
可选的，当所述总线传输所述从主信号时，总线上的信号电平幅度低于传输所述主从信号时的信号电平幅度。
当所述总线传输所述从主信号时，总线上的信号电平幅度低于传输所述主从信号时的信号电平幅度。当从设备通过电流调制向主设备发送从主信号时，由于从设备在总线上施加调制电流，故总线上传输的信号的电平幅度低于总线传输主从信号时的信号电平幅度。为了减小总线上并联的其它从设备的工作噪声对电流负载调制信号的干扰，主设备应具备通讯方向的判断能力，在从主通讯状态，从设备主动降低总线上的工作电平1～2V。
请参见图7，7为本申请一应用实例中第一线(LA)上电平的变化示意图；在主从通讯状态，第一线LA上的电压在第一电平和第二电平之间变化，当切换至从主通讯状态时，电压被下调，电压的调整幅度如图。在总线通讯时，主从通讯状态和从主通讯状态相互切换时，由从设备产生调整电流使得第一线上的电压发生调整，调整过程需要一段时间，即图7中的切换时间和恢复时间。
请参见图8，本申请实施例还提供另一种总线通讯方法，该方法包括下述步骤S801至S802：
步骤S801，通过总线接收主设备发送的主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同。
步骤S802，根据所述时钟周期与所述主设备实现时钟同步，并根据同步后的时钟对所述主从信号解调。
其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
在主从通讯状态时，从设备在总线上接收主设备发送的主从信号，并根据主从信号中携带的时钟周期与主设备实现时钟同步，在同步的时钟基础上对主从信号解调，从而实现主从通讯时数据的准确传输。
在一个实施例中，所述一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，包括：在一时钟周期内，若所述第一电平的持续时间为所述时钟周期的1/4、且所述第二电平的持续时间为所述时钟周期的3/4，则表示逻辑1；若所述第一电平的持续时间为所述时钟周期的3/4、且所述第二电平的持续时间为所述时钟周期的1/4，则表示逻辑0。
在一个实施例中，所述方法还包括：通过电流调制向所述主设备发送从主信号，以使所述主设备接收所述从主信号并对所述从主信号解调。
在一个实施例中，所述通过电流调制向所述主设备发送从主信号，包括：持续接收所述主设备发送的预设逻辑信号，并根据所述预设逻辑信号与所述主设备保持时钟同步；根据同步后的时钟周期发送所述从主信号。
在一个实施例中，所述从主信号以调制电流的值位于第一电流区间内表示逻辑1，以调制电流的值位于第二电流区间内表示逻辑0，所述第一电流区间不同于所述第二电流区间。
在一个实施例中，当所述总线传输所述从主信号时，总线上的信号电平幅度低于传输所述主从信号时的信号电平幅度。
图8中的总线通讯方法于总线通讯中的从设备侧执行，关于其工作原理、工作方式的更多内容，可以参照上述图3至图7中关于从设备的相关描述，这里不再赘述。
请参见图9，图9为本申请实施例的一种总线通讯装置的结构示意图，该装置包括：
主从信号产生模块901，用于通过电压调制产生用于总线通讯的主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0；
主从信号发送模块902，用于将所述主从信号通过所述总线发送至从设备，以使所述从设备根据所述时钟周期实现时钟同步并根据同步后的时钟对所述主从信号解调；
其中，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
关于该总线通信的原理、具体实现和有益效果请参照前文及图3至图6示出的关于总线通讯方法的相关描述，此处不再赘述。
请参见图10，图10为本申请实施例的另一种总线通讯装置的结构示意图，该装置包括：
主从信号接收模块101，用于通过总线接收主设备发送的主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同；
主从信号解调模块102，用于根据所述时钟周期与所述主设备实现时钟同步，并根据同步后的时钟对所述主从信号解调；
其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
关于该总线通信的原理、具体实现和有益效果请参照前文及图8示出的关于总线通讯方法的相关描述，此处不再赘述。
请参见图11，图11提供了一种总线通讯系统的结构示意图，该系统包括主设备11、多个从设备(如从设备1(图中以121标识)，从设备2(图中以122标识)，…，从设备n(图中以12n标识))和总线(如第一线LA及第二线LB)；所述主设备11与各从设备(121，122，…，12n)通过所述总线进行信号传输；在主从通讯状态下：
所述主设备11，用于通过电压调制产生主从信号，并将所述主从信号通过所述总线发送至从设备中的一个或多个(可指从设备121，从设备122，…，从设备12n中的一个或多个)，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0；
每个所述从设备(可指121，122，…，12n中的任一个)，用于通过所述总线接收主设备11发送的主从信号，根据所述时钟周期与所述主设备11实现时钟同步，并根据同步后的时钟对所述主从信号解调；
所述总线包括第一线LA和第二线LB，所述主从信号在所述第一线LA和所述第二线LB上互为反相。其中，各个从设备(121，122，…，12n)被并行的连接到总线上。
其中，总线是具有串行数据传输功能的二线电缆，二线不分极性，在通信的同时对远程从设备供电。以实现数据和能量的共同传输。双线不区分极性，信号调制解调电路简单并具有良好的抗干扰特性。
可选的，图11中的系统还包括从主通讯状态，在该状态下，所述从设备(可指121，122，…，12n中的任一个)，还用于通过电流调制向所述主设备发送从主信号；主设备11，还用于通过在所述总线上检测到的调制电流解调得到所述从主信号。
图11所述的总线通讯系统的工作原理、工作方式的更多内容，可以参照上述图3至图8中的相关描述，这里不再赘述。
在上述的总线通讯过程中，可定义主从信号和/或从主信号对应的通讯帧，可参见图12，图12为总线通讯中一种通讯帧的示意图；通讯帧中的字节格式为每字节含8位二进制码(图中的D0至D7，其中D1是字节的最低位，D8是字节的最高位。传输时先传低位，后传高位)，传输时加上一个起始位、一个校验位(可为奇偶校验)、一个停止位，共11位。
虽然本申请披露如上，但本申请并非限定于此。任何本领域技术人员，在不脱离本申请的精神和范围内，均可作各种更动与修改，因此本申请的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种总线通讯方法，其特征在于，所述方法包括：
通过电压调制产生主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0；
将所述主从信号通过所述总线发送至从设备，以使所述从设备根据所述时钟周期实现时钟同步并根据同步后的时钟对所述主从信号解调；
其中，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
2.根据权利要求1所述的方法，其特征在于，所述一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，包括：
在一时钟周期内，若所述第一电平的持续时间为所述时钟周期的1/4、且所述第二电平的持续时间为所述时钟周期的3/4，则表示逻辑1；若所述第一电平的持续时间为所述时钟周期的3/4、且所述第二电平的持续时间为所述时钟周期的1/4，则表示逻辑0。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
如果在所述总线上检测到调制电流，则根据检测到的调制电流解调得到所述从设备发送的从主信号。
4.根据权利要求3所述的方法，其特征在于，在检测所述总线上的调制电流时，持续发送预设逻辑信号，以使得所述从设备保持时钟同步并根据同步后的时钟周期发送所述从主信号。
5.根据权利要求3所述的方法，其特征在于，所述根据所述调制电流解调得到所述从设备发送的从主信号，包括：
若检测到的调制电流的值位于第一电流区间内表示从主信号中的逻辑1，若检测到的调制电流的值位于第二电流区间内表示逻辑0，所述第一电流区间不同于所述第二电流区间。
6.根据权利要求3所述的方法，其特征在于，当所述总线传输所述从主信号时，总线上的信号电平幅度低于传输所述主从信号时的信号电平幅度。
7.一种总线通讯方法，其特征在于，所述方法包括：
通过总线接收主设备发送的主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同；
根据所述时钟周期与所述主设备实现时钟同步，并根据同步后的时钟对所述主从信号解调；
其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
8.根据权利要求7所述的方法，其特征在于，所述一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，包括：
在一时钟周期内，若所述第一电平的持续时间为所述时钟周期的1/4、且所述第二电平的持续时间为所述时钟周期的3/4，则表示逻辑1；若所述第一电平的持续时间为所述时钟周期的3/4、且所述第二电平的持续时间为所述时钟周期的1/4，则表示逻辑0。
9.根据权利要求7所述的方法，其特征在于，所述方法还包括：
通过电流调制向所述主设备发送从主信号，以使所述主设备接收所述从主信号并对所述从主信号解调。
10.根据权利要求9所述的方法，其特征在于，所述通过电流调制向所述主设备发送从主信号，包括：
持续接收所述主设备发送的预设逻辑信号，并根据所述预设逻辑信号与所述主设备保持时钟同步；
根据同步后的时钟周期发送所述从主信号。
11.根据权利要求9所述的方法，其特征在于，所述从主信号以调制电流的值位于第一电流区间内表示逻辑1，以调制电流的值位于第二电流区间内表示逻辑0，所述第一电流区间不同于所述第二电流区间。
12.根据权利要求9所述的方法，其特征在于，当所述总线传输所述从主信号时，总线上的信号电平幅度低于传输所述主从信号时的信号电平幅度。
13.一种总线通讯装置，其特征在于，包括：
主从信号产生模块，用于通过电压调制产生用于总线通讯的主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0；
主从信号发送模块，用于将所述主从信号通过所述总线发送至从设备，以使所述从设备根据所述时钟周期实现时钟同步并根据同步后的时钟对所述主从信号解调；
其中，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
14.一种总线通讯装置，其特征在于，包括：
主从信号接收模块，用于通过总线接收主设备发送的主从信号，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同；
主从信号解调模块，用于根据所述时钟周期与所述主设备实现时钟同步，并根据同步后的时钟对所述主从信号解调；
其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0，所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
15.一种总线通讯系统，其特征在于，所述系统包括主设备、从设备和总线；
所述主设备与所述从设备通过所述总线进行信号传输；
所述主设备，用于通过电压调制产生主从信号，并将所述主从信号通过所述总线发送至从设备，所述主从信号包括若干个时钟周期，每个时钟周期内包括第一电平和第二电平，所述第一电平和所述第二电平不同，其中，一时钟周期内，若所述第一电平的持续时间小于所述第二电平的持续时间则表示逻辑1，若所述第一电平的持续时间在大于所述第二电平的持续时间则表示逻辑0；
所述从设备，用于通过所述总线接收主设备发送的主从信号，根据所述时钟周期与所述主设备实现时钟同步，并根据同步后的时钟对所述主从信号解调；
所述总线包括第一线和第二线，所述主从信号在所述第一线和所述第二线上互为反相。
16.根据权利要求15所述的系统，其特征在于，所述从设备，还用于通过电流调制向所述主设备发送从主信号；
所述主设备，还用于通过在所述总线上检测到的调制电流解调得到所述从主信号。
CN202010113583.4A 2020-02-24 2020-02-24 总线通讯方法及装置、总线通讯系统 Pending CN113297109A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010113583.4A CN113297109A (zh) 2020-02-24 2020-02-24 总线通讯方法及装置、总线通讯系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010113583.4A CN113297109A (zh) 2020-02-24 2020-02-24 总线通讯方法及装置、总线通讯系统

Publications (1)

Publication Number Publication Date
CN113297109A true CN113297109A (zh) 2021-08-24

Family

ID=77318515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010113583.4A Pending CN113297109A (zh) 2020-02-24 2020-02-24 总线通讯方法及装置、总线通讯系统

Country Status (1)

Country Link
CN (1) CN113297109A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113691284A (zh) * 2021-10-22 2021-11-23 北京紫光青藤微系统有限公司 通信方法及通信装置
CN114866368A (zh) * 2022-04-20 2022-08-05 上海芯飏科技有限公司 用于长距离大负载场景的二总线通信系统、方法及介质
CN115277268A (zh) * 2022-07-25 2022-11-01 温州大学乐清工业研究院 一种主机发送数据时可持续供电的二总线同步电路及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903607A (en) * 1996-03-28 1999-05-11 Sgs-Thomson Microelectronics S.A. Method and device for encoding and transmitting bidirectional data from a master circuit to a slave circuit
US5928344A (en) * 1996-06-13 1999-07-27 Cerberus Ag Serial data bus and use thereof
JP2006148511A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp バスシステム
CN102160045A (zh) * 2008-07-22 2011-08-17 意法半导体(胡希)公司 在单股总线上的多通道传输
CN202261369U (zh) * 2011-06-22 2012-05-30 北京北方邦杰科技发展有限公司 主从式双线无极性通信系统中从设备内的信号接收电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903607A (en) * 1996-03-28 1999-05-11 Sgs-Thomson Microelectronics S.A. Method and device for encoding and transmitting bidirectional data from a master circuit to a slave circuit
US5928344A (en) * 1996-06-13 1999-07-27 Cerberus Ag Serial data bus and use thereof
JP2006148511A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp バスシステム
CN102160045A (zh) * 2008-07-22 2011-08-17 意法半导体(胡希)公司 在单股总线上的多通道传输
CN202261369U (zh) * 2011-06-22 2012-05-30 北京北方邦杰科技发展有限公司 主从式双线无极性通信系统中从设备内的信号接收电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113691284A (zh) * 2021-10-22 2021-11-23 北京紫光青藤微系统有限公司 通信方法及通信装置
CN114866368A (zh) * 2022-04-20 2022-08-05 上海芯飏科技有限公司 用于长距离大负载场景的二总线通信系统、方法及介质
CN115277268A (zh) * 2022-07-25 2022-11-01 温州大学乐清工业研究院 一种主机发送数据时可持续供电的二总线同步电路及方法

Similar Documents

Publication Publication Date Title
CN113297109A (zh) 总线通讯方法及装置、总线通讯系统
EP3048536B1 (en) Two-wire communication system for high-speed data and power distribution
CN101222457B (zh) 使用嵌入时钟的信号的串行通信方法和装置
Frenzel Handbook of serial communications interfaces: a comprehensive compendium of serial digital input/output (I/O) standards
CN101431390B (zh) 一种数据串行传输的电路和方法
JP5508580B2 (ja) 通信システムおよび通信端末
KR101165941B1 (ko) 제어/감시 신호 전송 시스템
CN216930035U (zh) 一种总线供电多机非主从式通信系统
WO2013131803A1 (en) Collision detection in eia-485 bus systems
EP0206443B1 (en) Decoder for digital radio-received data and method
US9548876B2 (en) Multiple transmitter system and method for controlling impedances of multiple transmitter system
CN114900394B (zh) 一种电源通信二总线的调制解调方法
US11048291B2 (en) High speed FlexLED digital interface
WO2023197443A1 (zh) 一种基于钻井设备的信号传输方法、装置、设备及介质
TW202008718A (zh) 信號介面系統及其資料傳送方法
CN111294267B (zh) 基于4-20mA电流环路的多机数据通信系统
US11489525B1 (en) Device and method for synchronous serial data transmission
CN103179012A (zh) 一种采用iCoupler磁隔离保护措施的FlexRay网络节点
CN112202573B (zh) 一种二线制的供电、组网通信系统
JPH0669911A (ja) データ伝送回路
CN114513375B (zh) 总线供电非主从式通信系统及利用其进行的通讯方法
CN211577281U (zh) 信号检测电路、纱线状态检测装置及电子设备
JPH0685796A (ja) 二線式伝送システム
CN117376049A (zh) 传感器和数字通信方法
JP2003110470A (ja) ２線式データ通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210824