CN113285680A - 一种功率放大器过流保护电路及方法 - Google Patents

Abstract

本发明提供了一种功率放大器过流保护电路及方法，所述功率放大器过流保护电路包括检流电阻、运算放大器、滤波电路、数模转换器DAC、比较器、现场可编程逻辑门阵列FPGA和功率放大器；所述运算放大器的两端与所述检流电阻连接，所述运算放大器的输出端与所述滤波电路的输入端连接；所述滤波电路的输出端与所述比较器的输入正端连接，所述DAC的输出端与所述比较器的输入负端连接；所述比较器的输出端与所述FPGA的输入管脚连接，所述FPGA的输出管脚与所述功率放大器的输入端连接。采用本发明可以提高功率放大器的使用安全性、减少运营成本，并可以使得RRU的设备维护更简单方便。

Description

一种功率放大器过流保护电路及方法

技术领域

本发明涉及通信技术领域，具体涉及一种功率放大器过流保护电路及方法。

背景技术

功率放大器作为RRU(Radio Remote Unit,射频拉远单元)的重要组成部分。当功率放大器发生过流则会导致RRU不能正常工作。故而，为保证RRU正常工作，实现功率放大器过流保护也变得尤为重要。

现阶段，通常通过增设硬件对功率放大器进行过流保护。具体的，通常可以在功率放大器的输入端串联保险丝，当发生过流时，会先熔断保险丝，在熔断保险丝的过程中关闭功率放大器，防止损坏功率放大器。这样，一方面，对功率放大器的过流保护依赖于保险丝的熔断速度，当熔断时延较大时，可能会无法快速的切断电流，导致功率放大器的损坏；另一方面，过流发生后，需要及时更换保险丝，使得设备维护不便。

发明内容

由于现有方法存在上述问题，本发明实施例提出一种功率放大器过流保护电路及方法。

第一方面，本发明实施例提出一种功率放大器过流保护电路，包括检流电阻、运算放大器、滤波电路、数模转换器DAC、比较器、现场可编程逻辑门阵列FPGA和功率放大器；

所述运算放大器的两端与所述检流电阻连接，所述运算放大器的输出端与所述滤波电路的输入端连接；

所述滤波电路的输出端与所述比较器的输入正端连接，所述DAC的输出端与所述比较器的输入负端连接；

所述比较器的输出端与所述FPGA的输入管脚连接，所述FPGA的输出管脚与所述功率放大器的输入端连接。

可选的，还包括电源，所述电源用于为所述功率放大器供电。

可选的，还包括稳压二极管，所述稳压二极管的正极接地，负极与所述比较器的输入端连接。

可选的，所述滤波电路为电阻-电容RC电路。

第二方面，本发明实施例还提出采用如第一方面提出的功率放大器过流保护电路执行功率放大器过流保护的方法，包括：

所述检流电阻检测实时电流，基于所述实时电流产生实时电压，所述运算放大器获取所述实时电压，对所述实时电压进行放大处理，并将所述放大处理后的实时电压输入至所述滤波电路；

所述滤波电路对所述放大处理后的实时电压进行滤波处理得到目标实时电压，并将所述目标实时电压输入至所述比较器；

所述比较器从所述DAC获取预设最大电压阈值，将所述目标实时电压与预设最大电压阈值进行比较，根据比较结果输出指示信号，并将所述指示信号输入至所述FPGA；

所述FPGA接收所述指示信号，并根据所述指示信号对功率放大器进行过流保护。

可选的，所述指示信号为低电平指示信号或高电平指示信号；

其中，所述低电平指示信号指当前时刻未发生过流，所述高电平指示信号指当前时刻发生过流。

可选的，所述将所述目标实时电压与预设最大电压阈值进行比较，根据比较结果输出指示信号，并将所述指示信号输入至所述FPGA，包括：

确定所述目标实时电压是否小于所述预设最大电压阈值；

若所述目标实时电压小于所述预设最大电压阈值，则生成低电平指示信号，并将所述低电平指示信号输入至所述FPGA。

可选的，所述确定所述目标实时电压是否小于所述预设最大电压阈值之后，还包括：

若所述目标实时电压大于或等于所述预设最大电压阈值，则生成高电平指示信号，并将所述高电平指示信号输入至所述FPGA。

可选的，所述FPGA接收所述指示信号，根据所述指示信号对功率放大器进行过流保护，包括：

所述FPGA接收所述低电平指示信号，对所述低电平指示信号进行取反操作得到高电平保护信号，并将所述高电平保护信号输入所述功率放大器，以打开所述功率放大器。

可选的，所述FPGA接收所述指示信号，根据所述指示信号对功率放大器进行过流保护，包括：

所述FPGA接收所述高电平指示信号，对所述高电平指示信号进行取反操作得到低电平保护信号，并将所述低电平保护信号输入所述功率放大器，以关闭所述功率放大器。

由上述技术方案可知，本发明实施例提供的功率放大器过流保护电路通过检流电阻检测电流，运算放大器对检流电阻上的电压进行放大，经由RC滤波电路滤波，由比较器基于DAC产生的预设最大电压阈值和RC滤波电路输出的电压输出结果，FPGA根据比较器的输出结果控制功率放大器的打开或者关闭。这样，相对于现有技术中在功率放大器前增加保险丝而言，一方面，可以通过FPGA的逻辑算法快速根据比较器的输出结果判断当前时刻是否出现过流，以控制功率放大器的打开或者关闭，从而可以提高过流保护电路的响应速度，有效避免由于电路发生过流导致功率放大器的损坏，进而可以有效提高功率放大器的使用安全性。另一方面，仅通过简单的FPGA的逻辑算法即可实现功率放大器电路的过流保护，无需增设分立器件，从而可以在一定程度上减少过流保护电路的成本，进而可以在一定程度上减少运营成本，同时，无需串联保险丝，即使发生过流也无需更换硬件设备，使得RRU的设备维护更简单方便。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。

图1为本发明一实施例提供的一种功率放大器过流保护电路的结构示意图；

图2为本发明一实施例提供的一种功率放大器过流保护方法的流程示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

图1示出了本实施例提供的一种功率放大器过流保护电路的结构示意图，包括：检流电阻R1、运算放大器U1、滤波电路、数模转换器DAC(即U4)、比较器(U2)、现场可编程逻辑门阵列FPGA(即U3)和功率放大器U5；

参见图1，运算放大器U1的两端与检流电阻连接，运算放大器U1的输出端与滤波电路的输入端连接；

滤波电路的输出端与比较器U2的输入正端连接，DAC的输出端与比较器U2的输入负端连接；

比较器U2的输出端与FPGA的输入管脚连接，FPGA的输出管脚与功率放大器U5的输入端连接。

具体的，运算放大器U1：可以用于检测检流电阻两端产生的压差，即电压，并可以将该电压放大，如可以放大20倍。比较器U2：可以用于和限定的参考电压(即预设最大电压阈值)做比较，以确定当前时刻是否有发生过流。数模转换器DAC U4：可以用于产生前述限定的参考电压(即预设最大电压阈值)。FPGA U3：可以用于对收到的指示信号进行取反操作，以控制功率放大器的打开或关闭。

进一步地，参见图1，功率放大器过流保护电路还包括电源P1，电源用于为所述功率放大器供电，如可以是RRU设备的28V电源。

进一步地，参见图1，功率放大器过流保护电路还包括稳压二极管V1，稳压二极管V1的正极接地，V1的负极与比较器U2的输入端连接。该稳压二极管可以防止比较器U2的输入端电压过高，造成比较器损坏。

进一步地，参见图1，功率放大器过流保护电路中的滤波电路为电阻-电容电路，即RC电路(即R2和C1构成的滤波电路)。

由上述技术方案可知，本发明实施例提供的功率放大器过流保护电路通过检流电阻检测电流，运算放大器对检流电阻上的电压进行放大，经由RC滤波电路滤波，由比较器基于DAC产生的预设最大电压阈值和RC滤波电路输出的电压输出结果，FPGA根据比较器的输出结果控制功率放大器的打开或者关闭。这样，相对于现有技术中在功率放大器前增加保险丝而言，一方面，可以通过FPGA的逻辑算法快速根据比较器的输出结果判断当前时刻是否出现过流，以控制功率放大器的打开或者关闭，从而可以提高过流保护电路的响应速度，有效避免由于电路发生过流导致功率放大器的损坏，进而可以有效提高功率放大器的使用安全性。另一方面，仅通过简单的FPGA的逻辑算法即可实现功率放大器电路的过流保护，无需增设分立器件，从而可以在一定程度上减少过流保护电路的成本，进而可以在一定程度上减少运营成本，同时，无需串联保险丝，即使发生过流也无需更换硬件设备，使得RRU的设备维护更简单方便。

图2示出了本实施例提供的一种功率放大器过流保护方法，包括：

S201，检流电阻检测实时电流，基于实时电流产生实时电压，运算放大器获取实时电压，对实时电压进行放大处理，并将放大处理后的实时电压输入至滤波电路。

其中，所述实时电流指当前时刻流过检流电阻R1的电流。

所述实时电压指当前时刻检流电阻R1两端产生的压差，该压差通常为一个较小的电压。

在实施中，可以基于图1所示的功率放大器过流保护电路执行功率放大器过流保护，且上述图1所示的功率放大器过流保护电路是设置于RRU内部的。首先，检流电阻R1检测实时电流，并可以基于前述实时电流产生压差，即实时电压。然后，运算放大器U1可以获取前述检流电阻R1两端的实时电压，并可以对该实时电压进行放大处理，得到放大处理后的实时电压。之后，运算放大器U1可以将前述放大处理后的实时电压输入至滤波电路(即R2和C1构成的滤波电路)的输入端。

S202，滤波电路对放大处理后的实时电压进行滤波处理得到目标实时电压，并将目标实时电压输入至比较器。

其中，所述目标实时电压指对放大处理后的实时电压进行滤波处理后得到的电压。

在实施中，滤波电路的输入端接收到上述放大处理后的实时电压之后，可以对前述放大处理后的实时电压进行滤波处理，得到目标实时电压。然后，可以将目标实时电压输入至比较器U2，以使U2可以基于目标实时电压和预设最大电压阈值进行比较。

S203，比较器从DAC获取预设最大电压阈值，将目标实时电压与预设最大电压阈值进行比较，根据比较结果输出指示信号，并将指示信号输入至FPGA。

其中，所述预设最大电压阈值指预先由软件在DAC配置的参考电压阈值，当目标实时电压大于或等于该参考电压阈值时，则可以确定发生过流，否则，可以确定未发生过流。可以理解的是，前述参考电压阈值是可以随着不同的功率放大器需求，灵活配置的。

所述指示信号为低电平指示信号(即指示信号实质上是一个低电平)或高电平指示信号(即指示信号实质上是一个高电平)；其中，低电平指示信号指当前时刻未发生过流，高电平指示信号指当前时刻发生过流。

在实施中，在比较器U2接收到滤波电路输入的目标实时电压之后，比较器U2可以从DAC获取预设最大电压阈值。然后，比较器U2可以将目标实时电压与预设最大电压阈值进行比较，得出比较结果。之后，比较器U2可以根据比较结果生成相应的指示信号(如低电平指示信号或者高电平指示信号)，并可以将前述指示信号输入至FPGA。

S204，FPGA接收指示信号，并根据指示信号对功率放大器进行过流保护。

在实施中，FPGA接收到上述比较器输入的指示信号之后，可以根据该指示信号生成相应的电平，如高电平或者低电平。然后，FPGA可以将前述生成的电平(高电平或者低电平)输入至功率放大器，通过该电平控制功率放大器的打开或者关闭，以实现对功率放大器的过流保护。

由上述技术方案可知，本发明实施例提供的功率放大器过流保护的方法通过检流电阻检测电流，功率放大器对检流电阻上的电压进行放大，该放大处理后的电压经滤波电路滤波后得到目标实时电压输入至比较器，由比较器对预设最大电压阈值和目标实时电压进行比较并输出指示信号，由FPGA根据指示信号对功率放大器进行过流保护。这样，相对于现有技术中在功率放大器前增加保险丝而言，一方面，通过FPGA的简单的逻辑算法可以快速根据比较器的输出结果对功率放大器进行过流保护，从而可以提高过流保护电路的响应速度，有效避免由于电路发生过流导致功率放大器的损坏，进而可以有效提高功率放大器的使用安全性。另一方面，仅通过简单的FPGA的逻辑算法即可实现功率放大器电路的过流保护，从而可以在一定程度上减少过流保护电路的成本，进而可以在一定程度上减少运营成本，同时，还可以使得RRU的设备维护更方便。

进一步地，在上述方法实施例的基础上，比较器可以在目标实时电压小于预设最大电压阈值时生成低电平指示信号，相应的上述步骤S203的部分处理可以如下：确定目标实时电压是否小于预设最大电压阈值；若目标实时电压小于预设最大电压阈值，则生成低电平指示信号，并将低电平指示信号输入至FPGA。

在实施中，在比较器U2接收到滤波电路输入的目标实时电压且获取到预设最大电压阈值之后，可以将目标实时电压与预设最大电压阈值进行比较，以确定目标实时电压是否小于预设最大电压阈值。若目标实时电压小于预设最大电压阈值，比较器U2则可以生成低电平指示信号，表示当前时刻未发生过流，并将该低电平指示信号输入至FPGA，以使FPGA可以根据该低电平指示信号对功率放大器进行过流保护。这样，比较器U2在目标实时电压小于预设最大电压阈值时生成低电平指示信号，通过电平高低表征是否过流，其实现逻辑简单，从而可以进一步提高功率放大器过流保护的响应速率，进而可以进一步提高功率放大器的使用安全性。

进一步地，在上述方法实施例的基础上，比较器可以在目标实时电压大于或等于预设最大电压阈值时生成高电平指示信号，相应的上述步骤S203的部分处理可以如下：若目标实时电压大于或等于预设最大电压阈值，则生成高电平指示信号，并将高电平指示信号输入至FPGA。

在实施中，在比较器U2将目标实时电压与预设最大电压阈值进行比较，以确定目标实时电压是否小于预设最大电压阈值之后。若目标实时电压大于或等于预设最大电压阈值，比较器U2则可以生成高电平指示信号，表示当前时刻发生过流，并将该高电平指示信号输入至FPGA，以使FPGA可以根据该高电平指示信号对功率放大器进行过流保护。这样，比较器U2在目标实时电压大于或等于预设最大电压阈值时生成高电平指示信号，通过高电平表征发生过流，实现逻辑简单，从而可以进一步提高功率放大器过流保护的响应速率，进而可以进一步提高功率放大器的使用安全性。

进一步地，在上述方法实施例的基础上，FPGA可以基于低电平指示信号生成高电平保护信号，相应的上述步骤S204的部分处理可以如下：FPGA接收低电平指示信号，对低电平指示信号进行取反操作得到高电平保护信号，并将高电平保护信号输入功率放大器，以打开功率放大器。

其中，所述高电平保护信号指对低电平指示信号进行取反操作得到的信号，该信号实质上是一个高电平信号，用于控制打开功率放大器。

在实施中，FPGA接收到比较器U2输入的低电平指示信号之后，可以对前述低电平指示信号进行取反操作，得到高电平保护信号。然后，可以将前述高电平保护信号输入至功率放大器，以打开功率放大器。可以理解，由于指示信号和保护信号实质上是高电平或者低电平，故而，前述即对低电平指示信号进行取反操作得到高电平保护信号的过程可以理解为，对低电平指示信号中的低电平进行取反得到高电平，将该高电平确定为高电平保护信号，再将该高电平输入至功率放大器，以控制打开该功率放大器。这样，一方面，当指示信号为低电平即未发生过流时，FPGA输出高电平控制功率放大器打开，可以进一步使得功率放大器在工作时不会发生过流，提高功率放大器的安全性；另一方面，FPGA仅通过取反即可生成高电平保护信号，实现逻辑简单，响应速度更快。

进一步地，在上述方法实施例的基础上，FPGA可以基于高电平指示信号生成低电平保护信号，相应的上述步骤S204的部分处理可以如下：FPGA接收高电平指示信号，对高电平指示信号进行取反操作得到低电平保护信号，并将低电平保护信号输入功率放大器，以关闭功率放大器。

其中，所述低电平保护信号指对高电平指示信号进行取反操作得到的信号，该信号实质上是一个低电平信号，用于控制关闭功率放大器。

在实施中，FPGA接收到比较器U2输入的高电平指示信号之后，可以对前述高电平指示信号进行取反操作，得到低电平保护信号。然后，可以将前述低电平保护信号输入至功率放大器，以关闭功率放大器。可以理解，由于指示信号和保护信号实质上是高电平或者低电平，故而，前述即对高电平指示信号进行取反操作得到低电平保护信号的过程可以理解为，对高电平指示信号中的高电平进行取反得到低电平，将该低电平确定为低电平保护信号，再将该低电平输入至功率放大器，以控制关闭功率放大器。这样，一方面，当指示信号为高电平即发生过流时，FPGA输出低电平控制功率放大器关闭，可以进一步使得功率放大器在发生过流时不工作，避免发生器件损坏，进一步提高了功率放大器的安全性；另一方面，FPGA仅通过取反即可生成低电平保护信号，关闭功率放大器，实现逻辑简单，响应速度更快，可以进一步提高功率放大器的安全性。

应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种功率放大器过流保护电路，其特征在于，包括检流电阻、运算放大器、滤波电路、数模转换器DAC、比较器、现场可编程逻辑门阵列FPGA和功率放大器；

所述运算放大器的两端与所述检流电阻连接，所述运算放大器的输出端与所述滤波电路的输入端连接；

所述滤波电路的输出端与所述比较器的输入正端连接，所述DAC的输出端与所述比较器的输入负端连接；

所述比较器的输出端与所述FPGA的输入管脚连接，所述FPGA的输出管脚与所述功率放大器的输入端连接。

2.根据权利要求1所述的功率放大器过流保护电路，其特征在于，还包括电源，所述电源用于为所述功率放大器供电。

3.根据权利要求1所述的功率放大器过流保护电路，其特征在于，还包括稳压二极管，所述稳压二极管的正极接地，负极与所述比较器的输入端连接。

4.根据权利要求1所述的功率放大器过流保护电路，其特征在于，所述滤波电路为电阻-电容RC电路。

5.一种采用权利要求1所述的功率放大器过流保护电路执行功率放大器过流保护的方法，其特征在于，包括：

所述检流电阻检测实时电流，基于所述实时电流产生实时电压，所述运算放大器获取所述实时电压，对所述实时电压进行放大处理，并将所述放大处理后的实时电压输入至所述滤波电路；

所述滤波电路对所述放大处理后的实时电压进行滤波处理得到目标实时电压，并将所述目标实时电压输入至所述比较器；

所述比较器从所述DAC获取预设最大电压阈值，将所述目标实时电压与预设最大电压阈值进行比较，根据比较结果输出指示信号，并将所述指示信号输入至所述FPGA；

所述FPGA接收所述指示信号，并根据所述指示信号对功率放大器进行过流保护。

6.根据权利要求5所述的功率放大器过流保护的方法，其特征在于，所述指示信号为低电平指示信号或高电平指示信号；

其中，所述低电平指示信号指当前时刻未发生过流，所述高电平指示信号指当前时刻发生过流。

7.根据权利要求6所述的功率放大器过流保护的方法，其特征在于，所述将所述目标实时电压与预设最大电压阈值进行比较，根据比较结果输出指示信号，并将所述指示信号输入至所述FPGA，包括：

确定所述目标实时电压是否小于所述预设最大电压阈值；

若所述目标实时电压小于所述预设最大电压阈值，则生成低电平指示信号，并将所述低电平指示信号输入至所述FPGA。

8.根据权利要求7所述的功率放大器过流保护的方法，其特征在于，所述确定所述目标实时电压是否小于所述预设最大电压阈值之后，还包括：

若所述目标实时电压大于或等于所述预设最大电压阈值，则生成高电平指示信号，并将所述高电平指示信号输入至所述FPGA。

9.根据权利要求7所述的功率放大器过流保护的方法，其特征在于，所述FPGA接收所述指示信号，根据所述指示信号对功率放大器进行过流保护，包括：

所述FPGA接收所述低电平指示信号，对所述低电平指示信号进行取反操作得到高电平保护信号，并将所述高电平保护信号输入所述功率放大器，以打开所述功率放大器。

10.根据权利要求8所述的功率放大器过流保护的方法，其特征在于，所述FPGA接收所述指示信号，根据所述指示信号对功率放大器进行过流保护，包括：

所述FPGA接收所述高电平指示信号，对所述高电平指示信号进行取反操作得到低电平保护信号，并将所述低电平保护信号输入所述功率放大器，以关闭所述功率放大器。

Images