CN113272904A - 存储器系统中的破坏性读取的管理 - Google Patents

存储器系统中的破坏性读取的管理 Download PDF

Info

Publication number
CN113272904A
CN113272904A CN201980087884.XA CN201980087884A CN113272904A CN 113272904 A CN113272904 A CN 113272904A CN 201980087884 A CN201980087884 A CN 201980087884A CN 113272904 A CN113272904 A CN 113272904A
Authority
CN
China
Prior art keywords
read
data
read voltage
successfully decoded
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980087884.XA
Other languages
English (en)
Inventor
谢廷俊
陈振刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113272904A publication Critical patent/CN113272904A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本文中所描述的是涉及存储器系统的存储器组件上的单向错误恢复流程(ERF)操作的实施例。处理装置确定来自读操作的数据由于所述数据的部分写而未被成功解码。所述部分写起因于数个存储器单元被作为第一状态写入且被作为第二状态读取。所述处理装置通过在第一方向上从第一离散读电压电平向第二读电压电平单调地调整用于一或多个重读操作的读电压电平，直到来自所述一或多个重读操作的数据被成功解码为止，来对所述存储器单元执行单向ERF。所述第一方向对应于所述部分写的状态移位的相反方向。如果需要，所述处理装置还可以确定方向性EBC并执行刷新写。

Description

存储器系统中的破坏性读取的管理
技术领域
本公开的实施例大体上涉及存储器子系统，且更明确地说，涉及管理包括存储器子系统中的破坏性读取的存储器子系统。
背景技术
存储器子系统可以是存储系统，例如固态驱动器(SSD)或硬盘驱动器(HDD)。存储器子系统可以是存储器模块，例如双列直插存储器模块(DIMM)，小轮廓DIMM(SO-DIMM)或非易失性双列直插存储器模块(NVDIMM)。存储器子系统可以包括存储数据的一或多个存储器组件。存储器组件可以是例如非易失性存储器组件和易失性存储器组件。一般来说，主机系统可利用存储器子系统在存储器组件处存储数据并从存储器组件检索数据。
附图说明
从以下给出的详细描述和从本公开的各种实施例的附图将更全面地理解本公开。
图1说明根据本公开的一些实施例的包括存储器子系统的实例性计算环境。
图2是根据本公开的一些实施例的在部分写之后执行单向错误恢复流程(ERF)以避免进一步的偏斜数据破坏(SDC)的实例性方法的流程图。
图3是根据本公开的一些实施例的在读取之后检测SDC的实例性方法的流程图。
图4A是说明根据本公开的一些实施例的引起部分写的两个状态分布之间的读电压电平的曲线图。
图4B是说明根据本公开的一些实施例的由图4A中的两个状态分布之间的读电平电压引起的部分写效应的曲线图。
图5A是说明根据本公开的一些实施例在两个状态分布之间引起沿第一方向的部分写的读电压电平的曲线图。
图5B是说明根据本公开的一些实施例的通过在相反方向上调节读电平电压和/或执行刷新写操作以减少部分写的影响来避免部分写的进一步加剧的单向ERF的曲线图。
图5C是说明根据本公开的一些实施例在两个状态分布之间引起第二方向上的部分写的读电压电平的曲线图。
图5D是说明根据本公开的一些实施例的通过在相反方向上调节读电平电压来避免部分写的进一步加剧的单向ERF的曲线图。
图6是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及存储器子系统上的单向错误恢复流程(ERF)操作。存储器子系统在下文中也称为“存储器装置”。存储器子系统的实例是经由外围互连(例如，输入/输出总线、存储区域网络)耦合到中央处理单元(CPU)的存储装置。存储装置的实例包括固态驱动器(SSD)、闪存驱动器、通用串行总线(USB)闪存驱动器和硬盘驱动器(HDD)。存储器子系统的另一实例是经由存储器总线耦合到CPU的存储器模块。存储器模块的实例包括双列直插存储器模块(DIMM)、小轮廓DIMM(SO-DIMM)、非易失性双列直插存储器模块(NVDIMM)等。在一些实施例中，存储器子系统可以是混合存储器/存储子系统。通常，主机系统可利用包括一或多个存储器组件的存储器子系统。主机系统可提供将被存储在存储器子系统处的数据，并且可请求将从存储器子系统被检索的数据。
存储器子系统可包括可存储来自主机系统的数据的多个存储器组件。每个存储器组件可以包括不同类型的介质。介质的实例包括但不限于非易失性存储器和诸如单级单元(SLC)存储器、三级单元(TLC)存储器和四级单元(QLC)存储器之类的基于闪存的存储器的交叉点阵列。不同类型的介质的特性可能因介质类型的不同而不同。与存储器组件相关联的特性的一个实例是数据密度。数据密度对应于存储器组件的每个存储器单元可存储的数据量(例如，数据位)。使用基于快闪的存储器的实例，四级单元(QLC)可存储四位数据，而单级单元(SLC)可存储一位数据。因此，包括QLC存储器单元的存储器组件将具有比包括SLC存储器单元的存储器组件更高的数据密度。存储器组件的特性的另一实例是访问速度。访问速度对应于存储器组件访问存储在存储器组件处的数据的时间量。
存储器组件的其它特性可与存储器组件存储数据的耐久性相关联。当数据被写入到存储器组件的存储器单元和/或从存储器组件的存储器单元擦除时，存储器单元可能被损坏。随着对存储器单元执行的写入操作和/或擦除操作的数目增加，存储在存储器单元处的数据(包括错误)增加且存储器单元被日益损坏的概率增加。与存储器组件的耐久性相关联的特性是对存储器组件的存储器单元执行的写入操作的数目或编程/擦除操作的数目。如果超过对存储器单元执行的写入操作的阈值数目，那么数据可不再可靠地存储在存储器单元处，因为数据可能会包括大量无法校正的错误。不同的介质类型还可以具有用于存储数据的不同耐久性。例如，第一介质类型可以具有1,000,000个写入操作的阈值，而第二介质类型可以具有2,000,000个写入操作的阈值。因此，第一介质类型存储数据的耐久性小于第二介质类型存储数据的耐久性。
与存储器组件存储数据的耐久性相关联的另一特性是写入到存储器组件的存储器单元的字节总数。类似于写入操作的次数，当新数据被写入到存储器组件的相同存储器单元时，存储器单元被损坏且存储在存储器单元处的数据包括错误的概率增加。如果写入到存储器组件的存储器单元的字节总数超过阈值数，则存储器单元不再能够可靠地存储数据。
与存储器组件相关联的另一特性是偏斜数据破坏(SDC)。SDC是指由部分写引起的单元从一个状态到另一个状态的不平衡移位的现象。部分写起因于数个存储器单元被作为第一状态写入且被作为第二状态读取(例如，从低电压(LV)转移到高电压(HV)状态或从HV转移到LV状态)。SDC的主要原因是由于读电压施加得太多且与部分写效应的方向相反，从而导致读取损坏(部分写HV到LV，或者LV到HV，其中这种部分写方向取决于存储器类型)。在一些情况下，由于循环磨损、单元变化、各种源的干扰、温度等，状态分布的尾部重叠。在其它情况下，状态分布具有复杂的形状和行为，其作为时间、循环磨损、工作负载模式和装置状态的函数而改变。分布重叠和状态分布中的这些变化可导致数据中不可避免地发生部分写，从而导致单元从一个状态到另一个状态的不平衡移位。可能一个读电压不足以成功地读取数据(同时不引起SDC)，但下一读电压变成破坏性读取且引起SDC。
常规的存储器子系统通常不识别SDC的发生，并且不实施用以补救由SDC引起的效应的方案。在常规存储器子系统中通常不使用SDC的特性来识别和补救SDC的发生。然而，由SDC引起的高原始误码率(RBER)会极大地损害单元对其它噪声的鲁棒性。结果，常规存储器子系统通常调用额外的错误恢复处理来校正由SDC引起的错误。额外的错误恢复处理可能导致服务质量(QoS)的损失，包括等待时间、吞吐量等。结果，传统的存储器子系统通常不能相对于SDC管理存储器组件。
如本文所述，本公开的各方面通过在发生部分写时使用单向ERF并响应于满足阈值标准的方向性错误位计数而使用刷新写操作来解决以上和其它缺陷。这种存储器子系统可通过管理存储器组件中的破坏性读取、识别SDC的发生、补救SDC的影响或两者来降低成本。此外，使用具有带SDC管理的多个存储器组件的存储器子系统可导致维持单元对其它噪声的鲁棒性，通过减少由部分写引起的错误来减少额外错误恢复处理，且维持或改进QoS，包括等待时间、处理量等。本文所描述的是涉及存储器系统的存储器组件上的单向ERF操作的实施例。处理装置可确定读操作是否已引起或遭受部分写，且可在必要时执行刷新写。当从读操作成功解码读操作时，处理装置可确定从读操作获得的成功解码数据的方向性错误位计数(EBC)。当读操作未被成功解码时，处理装置可从其ERF确定EBC。基于成功解码的数据的方向性EBC或其ERF，处理装置可确定读操作是否已引起或遭受部分写，且可在必要时执行刷新写。所述部分写起因于数个存储器单元被作为第一状态写入且被作为第二状态读取。所述处理装置通过在第一方向上从第一离散读电压电平向第二读电压电平单调地调整用于一或多个重读操作的读电压电平，直到来自所述一或多个重读操作的数据被成功解码为止，来对所述存储器单元执行单向ERF。所述第一方向对应于所述部分写的状态移位的相反方向。下面更详细地描述单向ERF和刷新写操作的附加细节。
图1说明根据本公开的一些实施例的包括存储器子系统110的实例性计算环境100。存储器子系统110可以包括介质，例如存储器组件112A至112N。存储器组件112A至112N可以是易失性存储器组件、非易失性存储器组件或其组合。在一些实施例中，存储器子系统是存储系统。存储系统的一个实例是SSD。在一些实施例中，存储器子系统110是混合存储器/存储子系统。一般来说，计算环境100可以包括使用存储器子系统110的主机系统120。例如，主机系统120可向存储器子系统110写入数据并从存储器子系统110读取数据。
主机系统120可以是计算装置，诸如台式计算机、膝上型计算机、网络服务器、移动装置或包括存储器和处理装置的此类计算装置。主机系统120可包括或耦合到存储器子系统110，使得主机系统120可从存储器子系统110读取数据或将数据写入存储器子系统。主机系统120可经由物理主机接口耦合到存储器子系统110。如本文所使用的，“耦合到”一般是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有介入组件)，无论是有线的还是无线的，包括诸如电、光、磁等的连接。物理主机接口的实例包括但不限于串行高级技术附接(SATA)接口、高速外围组件互连(PCIe)接口、通用串行总线(USB)接口、光纤信道、串行附接SCSI(SAS)等。物理主机接口可用于在主机系统120和存储器子系统110之间传输数据。主机系统120可进一步利用NVM快速(NVMe)接口，以在存储器子系统110通过PCIe接口与主机系统120耦合时存取存储器组件112A至112N。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。
存储器组件112A至112N可包括不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。非易失性存储器组件的实例包括负与(NAND)型闪速存储器。存储器组件112A至112N中的每一个可包括存储器单元的一或多个阵列，诸如单级单元(SLC)或多级单元(MLC)(例如，三级单元(TLC)或四级单元(QLC))。在一些实施例中，特定存储器组件可包括存储器单元的SLC部分和MLC部分两者。存储器单元中的每一个可存储主机系统120所使用的一或多个数据位(例如，数据块)。尽管描述了诸如NAND型闪速存储器的非易失性存储器组件，但是存储器组件112A至112N可基于诸如易失性存储器的任何其它类型的存储器。在一些实施例中，存储器组件112A至112N可以是但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、负或(NOR)闪存、电可擦除可编程只读存储器(EEPROM)和非易失性存储器单元的交叉点阵列。结合可堆叠交叉网格化数据存取阵列，非易失性存储器的交叉点阵列可基于体电阻的变化执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行原位写入操作，其中可在不预先擦除非易失性存储器单元的情况下编程非易失性存储器单元。此外，存储器组件112A至112N的存储器单元可被分组为存储器页或数据块，其可指代用于存储数据的存储器组件的单元。
存储器系统控制器115(下文中被称为“控制器”)可与存储器组件112A至112N通信以执行诸如在存储器组件112A至112N处读取数据、写入数据或擦除数据的操作及其它此些操作。控制器115可包括诸如一或多个集成电路和/或分立元件的硬件、缓冲存储器或其组合。控制器115可为微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。控制器115可包括处理器(处理装置)117，其经配置以执行存储于本地存储器119中的指令。在所说明的实例中，控制器115的本地存储器119包括嵌入式存储器，其经配置以存储用于执行控制存储器子系统110的操作(包括处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程的指令。在一些实施例中，本地存储器119可包括存储存储器指针、被取出的数据等的存储器寄存器。本地存储器119还可包括用于存储微代码的只读存储器(ROM)。尽管已经将图1中的实例性存储器子系统110说明为包括控制器115，但在本公开的另一实施例中，存储器子系统110可不包括控制器115，而是可依赖于外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
通常，控制器115可从主机系统120接收命令或操作，并且可将所述命令或操作转换成指令或适当命令以实现对存储器组件112A至112N的期望存取。控制器115可负责其它操作，例如损耗均衡操作、垃圾收集操作、错误检测及纠错码(ECC)操作、加密操作、高速缓存操作及与存储器组件112A至112N相关联的逻辑块地址与物理块地址之间的地址转换。控制器115还可以包括通过物理主机接口与主机系统120通信的主机接口电路。主机接口电路可将从主机系统接收的命令转换成命令指令以存取存储器组件112A至112N，以及将与存储器组件112A至112N关联的响应转换成用于主机系统120的信息。
存储器子系统110还可以包括未示出的附加电路或组件。在一些实施例中，存储器子系统110可包括高速缓存或缓冲器(例如，DRAM)和地址电路(例如，行解码器和列解码器)，其可从控制器115接收地址并解码所述地址以存取存储器组件112A至112N。
存储器子系统110包括单向ERF组件113，其可用于识别并最小化由存储器组件的一或多个存储器单元中的破坏性读取引起的偏斜数据破坏(SDC)。在一些实施例中，控制器115包括单向ERF组件113的至少一部分。例如，控制器115可以包括处理器117(处理装置)，其被配置为执行存储在本地存储器119中的指令，用于执行这里描述的操作。在一些实施例中，单向ERF组件113是主机系统120、应用程序或操作系统的一部分。
单向ERF组件113可以确定来自对存储器子系统110A的存储器组件112A至112中的任何一个的一组单元的读操作的数据由于数据的部分写而未被成功解码。如本文中所描述，部分写起因于数个存储器单元被作为第一状态写入且被作为第二状态读取(例如，对于类型II存储器从LV转移到HV状态或对于类型I存储器从HV转移到LV状态)。在LV状态，相对较低的外部电压可以接通单元，而在HV状态，需要相对较高的电压来接通单元。当读取单元时，施加某一电平的外部电压V，使得其高到足以接通LV单元或不够高到足以接通HV单元。单向ERF组件113可通过在第一方向上从第一离散读电压电平向第二读电压电平单调地调整用于一或多个重读操作的读电压电平直到来自所述一或多个重读操作的数据被成功解码为止，来对存储器单元执行单向ERF。所述第一方向对应于所述部分写的状态移位的相反方向。单向ERF组件113还可以选择被成功解码的一或多个重读操作相应重读操作的读电压电平。单向ERF组件113可识别由存储器单元中的特性引起的数据中的偏斜数据破坏(SDC)的发生。对应的重读操作的读电压电平的选择加宽了存储器单元上的一或多个后续操作的(基于读取决策的)第一状态与第二状态之间的容限。单向ERF组件113可以计算方向性错误位计数(EBC)，方向性EBC指示被作为第一状态写入和被作为第二状态读取的存储器单元的数目。单向ERF组件113可以将方向性EBC与方向性EBC阈值标准进行比较。单向ERF组件113可以响应于方向性EBC满足方向性EBC阈值标准而执行数据的刷新写。当数据被成功解码时，方向性EBC可被用作SDC的指示符。由单向ERF组件113执行的单向ERF识别由存储器单元中的特性引起的数据中SDC的发生。下面描述关于单向ERF组件113的操作的进一步细节。
图2是根据本公开的一些实施例的在部分写之后执行单向错误恢复流程(ERF)以避免进一步的偏斜数据破坏(SDC)的实例性方法200的流程图。方法200可由可包括硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑来执行。在一些实施例中，方法200由图1的存储器单向ERF组件113执行。尽管以特定的顺序或次序示出，但除非另有说明，可以修改过程的次序。因此，所说明的实施例应仅理解为实例，且所说明的过程可以不同次序执行，且一些过程可并行执行。另外，在各种实施例中可以省略一或多个过程。因此，不是在每个实施例中都需要所有的过程。其它过程流程也是可能的。
在操作210，处理装置在存储器组件的一组存储器单元上发出具有初始读电压电平的读操作。在操作220，处理装置确定来自读操作的数据由于数据的部分写而未被成功解码，其中，所述部分写起因于存储器单元群组的多个存储器单元被作为第一状态写入且被作为第二状态读取。在操作230，处理装置通过在第一方向上将用于一或多个重读操作的读电压电平从第一离散读电压电平单调地调整到第二读电压电平来对存储器单元群组执行单向ERF，直到来自所述一或多个重读操作的数据被成功解码为止。所述第一方向对应于所述部分写的状态移位的相反方向。
在另一实施例中，所述处理装置选择被成功解码的所述一或多个重读操作的对应重读操作的读电压电平，且识别由所述组存储器单元中的特性引起的数据中SDC的发生。对应的重读操作的读电压电平的选择加宽了存储器单元群组上的一或多个后续操作的基于读取决策的第一状态与第二状态之间的容限。在另一实施例中，处理装置计算方向性EBC，其指示作为第一状态写入且作为第二状态读取的存储器单元群组的数目。处理装置将方向性EBC与方向性EBC阈值标准进行比较，并且响应于方向性EBC满足方向性EBC阈值标准而执行数据的刷新写。当数据被成功解码时，处理装置可以使用方向性EBC作为SDC的指示符。单向ERF识别由存储器单元组中的特性引起的数据中SDC的出现。应注意，在类型I存储器的情况下，第二状态是低电压(LV)状态，且可指派给逻辑1(或逻辑0)，且第一状态是指派给逻辑0(或逻辑1)的高电压(HV)。或者，对于类型II存储器，第二状态是HV状态，而第一状态是LV状态。
尽管上文关于图2描述的实施例针对其中原始读操作已失败且调用ERF以成功解码数据的情形，但在其它实施例中，处理装置可确定读操作是否已引起或遭受部分写且可在必要时执行刷新写。当从读操作成功解码读操作时，处理装置可确定从读操作获得的成功解码数据的EBC。当读操作未被成功解码时，处理装置可如上所述从其ERF确定EBC。基于成功解码的数据的方向性EBC或其ERF，处理装置可确定读操作是否已引起或遭受部分写，且可在必要时执行刷新写。
应注意，读操作可能与部分写方向相反或沿该方向太远。在第一种情况下，读操作可能导致SDC，并且此时解码器可能成功或失败。当故障时，可执行ERF。在第二种情况下，将发生SDC，并且解码器可以成功或失败。当故障时，可执行ERF。换句话说，一旦读操作失败并进入ERF，它可能是由于读电压与部分写方向相反或沿着它太远。在第一种情况下，SDC已经由原始读操作引起，并且单向ERF不能避免SDC，但是可以避免其它可能的SDC(其可能由未优化的ERF方案引起，例如使用与部分写方向相反的更远离原始读电压的电压)。如以下参考图3更详细描述的，存在读操作和ERF(如果有的话)的不同可能结果和处理。举例来说，读操作可直接成功解码，且处理装置可确定EBC是否满足方向性EBC阈值，所述方向性EBC阈值指示部分写已由原始读取引起，从而致使执行刷新写。
图3是根据本公开的一些实施例的检测并最小化由破坏性读取引起的SDC的实例性方法300的流程图。方法300可由可包括硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑来执行。在一些实施例中，方法300由图1的存储器单向ERF组件113执行。尽管以特定的顺序或次序示出，但除非另有说明，可以修改过程的次序。因此，所说明的实施例应仅理解为实例，且所说明的过程可以不同次序执行，且一些过程可并行执行。另外，在各种实施例中可以省略一或多个过程。因此，不是在每个实施例中都需要所有的过程。其它过程流程也是可能的。
在操作310，处理装置在存储器组件上发出具有起始读电压的读操作。在操作320，处理装置确定来自读操作的数据是否被成功解码。在操作330，当来自读操作的数据在操作320处未被成功解码时，处理装置在操作330处对存储器组件执行单向ERF，直到数据被成功解码为止。具体地，在操作330，处理装置可以检查是否已经尝试所有读电压来从存储器组件读取数据。在第一实例中，处理装置进行到操作340。在操作340，处理装置将在操作310处使用的读电压调整到第二读电压电平，并在存储器组件上发出具有第二读电压的第二读操作。处理装置确定来自第二读操作的数据是否被成功解码(操作320)。当在操作320处未从第二读操作成功解码数据时，处理装置在操作330处检查是否已尝试所有读电压。如果否，则在操作340，处理装置将先前使用的第二读电压调整为第三读电压，并在存储器组件上发出具有第三读电压的第三读操作。在操作320，处理装置确定数据是否从第三读操作被成功解码。如果在操作320没有成功解码数据并且在操作330已经确定已经尝试了所有读电压，则处理装置在操作350报告不可校正的纠错失败(例如，不可校正的纠错码(UECC))。一旦在操作320成功地解码了数据，则处理装置在操作360计算方向性EBC(是否计算0->1或1->0方向性EBC，取决于存储器类型)。在操作370，处理装置将方向性EBC与方向性EBC阈值标准进行比较。应注意，方向性EBC阈值标准取决于存储器装置(例如，是否使用0->1阈值或1->0阈值，取决于存储器类型)。如果在操作370方向性EBC满足方向性EBC阈值标准，则处理装置认为SDC已经发生，并且在操作380执行数据的刷新写以减小/最小化SDC，并且在操作390结束读操作。如果在操作370方向性EBC不满足方向性EBC阈值标准，则处理装置在操作390完成读操作。
如上所述，处理装置可以确定读操作是否已经引起或遭受部分写，并且可以在必要时执行刷新写。当从读操作成功解码读操作时，处理装置可确定从读操作获得的成功解码数据的EBC。当读操作未被成功解码时，处理装置可从其ERF确定EBC。基于成功解码的数据的方向性EBC或其ERF，处理装置可确定读操作是否已引起或遭受部分写，且可在必要时执行刷新写。
在另一实施例中，为了执行单向ERF，处理装置在存储器组件上发出具有第二读电压的第二读操作。在一些情况下，第二读电压是当部分写在一个方向上时可用的离散读电压中的最高电压。当发出具有第三读电压的第三读操作时，第三读电压低于第二读电压(最高可用读电压)。在其它情况下，第二读电压是当部分写处于另一方向时可用的离散读电压中的最低电压。在这些情况下，当发出具有第三读电压的第三读操作时，第三读电压高于第二读电压(最低可用读电压)。以此方式，处理装置从对应于部分写的方向的最高或最低可用读电压开始单调地调整读电压电平。举例来说，处理装置可进一步确定第三读操作未被成功解码，且依据部分写的方向而发出具有低于或高于第三读电压的第四读电压的第四读操作。在其它实施例中，可存在具有对应的第五、第六、第七读电压等的第五、第六、第七读操作等。
在另一实施例中，为了响应于由被作为第一状态写入且被作为第二状态读取的数个存储器单元引起的部分写而执行单向ERF，处理装置在第一方向上将用于一或多个重读操作的读电压从第一离散读电压单调地调整到第二读电压，直到来自所述一或多个重读操作的数据被成功解码为止，第一方向对应于部分写的状态移位的相反方向。如本文所述，处理装置可在尝试用于一或多个重读操作的所有可用读电压之后确定数据未被成功解码，且可报告存储器组件的存储器单元的UECC故障。
以下描述针对可存储1位值且可被编程为两个电压状态中的一个(下文分别称为低电压(LV)状态及高电压(HV)状态或简称为第二状态及第一状态)的单级单元(SLC)。本文所述的实施例可用于其它单元类型，例如在具有四个或四个以上可能状态的每一单元中存储N位值的多级单元(MLC)。每一状态表示不同值且可被指派在所有可能阈值电压的范围内的电压窗口。存储器单元将数据存储为每一单元的阈值电压。由于编程操作的变化和存储器单元的特性的变化，编程到相同状态的存储器单元的阈值电压最初分布在此电压窗口上，例如图4A中所说明。
图4A是说明根据本公开的一些实施例的引起部分写408的两个状态分布404、406之间的读电压电平402的曲线图400。曲线图400示出了存储器组件的单级单元(SLC)的阈值电压分布。阈值电压分布可表示一组单元，例如一条字线或一组字线、一组字线的区块等。x轴示出阈值电压，其跨越某一电压范围。y轴示出所表示的所有存储器单元上的每一电压电平的概率密度。每一阈值电压状态的阈值电压分布(也称为Vt分布或编程分布)可表示为跨越状态的电压窗口的概率密度曲线。具体地，第二状态分布404对应于第二状态，其被标记为LV状态的和对应的位值“1”，并且第一状态分布406对应于第一状态，其被标记为HV状态和对应的位值“0”。应注意，在其它实施例中，位值可映射到不同状态，例如LV状态对应于位值“0”且HV状态对应于位值“1”。
可通过将读参考电压施加到每一单元上以感测单元的阈值电压来从存储器组件读取数据。为了读取存储在单级单元中的值，仅需要将具有位值1的状态与具有位值0的状态区分开。单个读电压电平402(也称为读电压或读参考电压)用于区分两个状态(LV和HV状态)。尽管针对单级单元的两种状态分布进行了描述，但是在多级单元中可以使用类似的方法。为了读取存储器单元的状态，读操作可将读电压电平402施加到存储器单元。来自多个字线(WL)的单元可在共享位线(BL)上串联连接到读出放大器，所述读出放大器将正从所述区块读取的值驱动到存储器信道上。
在编程和擦除单元期间会引入若干不同类型的错误，称为P/E循环过程。例如，存在P/E循环错误、编程错误、数据保持错误、由于读取干扰引起的错误、部分写等。如上所述，由于编程操作和不同单元上的变化，编程到相同状态的单元的阈值电压分布在电压窗口上。LV单元的最小单元开路电压形成统计分布，如第二状态分布404所示。HV单元的最小单元开路电压形成统计分布，如第二状态分布406所示。由于循环磨损、单元变化、各种源的干扰、温度等，LV和HV状态分布可部分重叠，如图4A的曲线图400所示。
偏斜数据破坏(SDC)是指单元从一个状态到另一个状态的不平衡移位的现象。在某些类型的存储器中，由于存储器的物理特性，读操作需要部分写特性。部分写是单侧写，其中一个状态被错误地推到另一个状态。SDC的主要原因是破坏性读取，其中读电压被过多地施加到部分写效应的相反方向。如图4B所示，SDC的一个实例是由破坏性读取(部分写HV到LV)引起的。
图4B是说明根据本公开的一些实施例的图4A中的两个状态分布之间的读电平电压的部分写效应410的曲线图420。如图所示，读电压电平402使得其致使被作为第一状态写入(在所说明的实施例中为HV状态)的一些单元被作为第二状态读取(在所说明的实施例中为LV状态)。该结果被称为具有部分写效应410的部分写408。部分写效应410是HV单元的被错误地推动到LV状态的部分。更具体地说，被写入到HV状态(对应于位0)的单元将被读取为LV状态(对应于位1)。部分写408还可引起读取窗口加宽效应。状态分布404、406可以具有作为时间、循环磨损、工作负载模式、装置状态等的函数的复杂形状和行为，因此状态分布404、406的尾部重叠，如图4A所示。除了分布重叠之外，还存在引起SDC的其它原因，这使得SDC在正常装置使用期间是不可避免的。
常规存储器系统不识别SDC的发生且不试图减少或消除SDC的负面影响。也就是说，传统的存储器系统没有测量或利用SDC的特性来减少由SDC引起的错误。例如，SDC导致高的原始误码率(RBER)。由SDC引起的高RBER影响单元对其它噪声的鲁棒性，可以引起不必要的额外错误恢复处理，并且会降低服务质量(QoS)，包括等待时间、吞吐量等。在某些存储器系统中，使用有限数目的读电压。可能一个读电压不足以成功地读取数据，而不引起SDC，但下一个读电压变成破坏性读取并引起SDC。
这里描述的实施例针对单向ERF，其中系统根据部分写的方向以单调递增(或递减)的读电压进行ERF。系统使用解码器统计(例如，ECC解码器统计)来在正确的读电压处停止ERF并识别SDC的发生。当ERF停止在或接近最佳读电平时，数据被解码，同时读操作的部分写效应加宽了两个状态之间的容限。应注意，与不识别或补救SDC的其它ERF策略相比，单向ERF可最大程度地避免SDC。如本文所述，由于有限数目的电压电平可供使用的事实或由于其它原因，在读电压太高(或如果在另一方向上执行ERF则太低)的情况下，系统还可执行刷新写操作。系统可以基于解码器统计来重写数据。例如，当解码数据在原始读操作中成功时或在单向ERF之后，可以计算(基于原始读操作中的原始介质数据)方向性错误位计数(也称为方向RBER)，并将其用作SDC的指示符。例如，可以确定单元被写为0但错误地读为1的“0→1”位错误的数目。类似地，可确定单元被写为1但错误地读为0的“1→0”位错误的数目。在类型I存储器且LV表示1且HV表示0的情况下，记录“0→1”位错误的数目(称为方向性错误位计数(EBC))且将其与系统预设阈值“ths_0to1”(称为方向性EBC阈值标准)进行比较。类似地，对于类型II存储器且LV表示1且HV表示0，记录“1→0”位错误的数目且将其与系统预设阈值“ths_1to0”进行比较。响应于满足方向性EBC阈值标准的方向性位错误计数，执行刷新写操作以刷新写数据(例如，码字)。如果方向性位错误计数不满足方向性EBC阈值标准，则不执行刷新写操作。图5A-5B说明了第一方向上的部分写和响应于部分写在相反方向上的相应单向ERF的实施例，而图5C-5D说明了第二方向上的部分写和响应于部分写在相反方向上的相应单向ERF的实施例。
图5A是说明根据本公开的一些实施例在两个状态分布504、506之间引起第一方向上的部分写508的读电压电平502的曲线图500。曲线图500示出了被编程为第二状态(例如，LV)的存储器组件的存储器单元的第二状态分布504和被编程为第一状态(例如，HV)的存储器组件的存储器单元的第一状态分布506。x轴示出阈值电压，其跨越某一电压范围。y轴示出所表示的所有存储器单元上的每一电压电平的概率密度。第二状态分布504可以被指派位值“1”，第二状态分布506可以被指派位值“0”。应注意，在其它实施例中，位值可映射到不同状态，例如LV状态对应于位值“0”且HV状态对应于位值“1”。
如上所述，可通过将读参考电压施加到每一单元上以感测单元的阈值电压来从存储器组件读取数据。在读操作期间，使用初始读电压电平502来读取存储器组件的存储器单元。如上所述，由于循环磨损、单元变化、干扰、温度等，第二状态分布504和第一状态分布506可能已经移位，使得初始读电压电平502引起将引起SDC的部分写508。部分写508起因于数个存储器单元被作为第一状态写入并被作为第二状态读取。例如，当读取8存储器单元数据时，介质上的数据被读取为1110 1111，并且在解码(可能进入单向ERF)之后，正确写入的数据被确定为0000 1111，因此存在3个“0->1”位错误，然后我们知道读电压502太高，这结果导致了大量的“0->1”位错误和部分写508。与常规存储器系统不同，将使用错误恢复流程来恢复数据而不识别由部分写引起的SDC的发生，本文中所描述的实施例执行单向ERF以识别部分写508和/或执行刷新写操作以减少/最小化部分写508的影响，如下文参考图5B所描述的。
图5B是说明根据本公开的一些实施例的通过在相反方向上调节读电平电压和/或执行刷新写操作以减少/最小化部分写508的影响来避免部分写508的加剧的单向ERF 522的曲线图。当来自具有初始读电压电平502的读操作的数据未被成功解码时，执行单向ERF522，其中针对一或多个重读操作，在与第一方向相反的方向上从第一离散电压电平524朝向第二离散读电压电平528单调地调整读电压电平，直到来自所述一或多个重读操作的数据被成功解码为止。单向ERF 522的方向对应于部分写508的状态移位的相反方向。如图所示，单向ERF 522以标记为读电压电平524的最低可用读电压电平开始，并单调增加到读电压电平526，还单调增加到读电压电平528。在此实施例中，存在六个可用读电压电平。然而，在其它实施例中，可基于特定实施方案，使用其它数目的可用读电压电平。还应注意，在其它实施例中，单向ERF 522不使用可用的最低读电压电平，而是可使用不是最低的中间读电压电平。举例来说，存储器控制器可具有先前知识，其允许将中间读电压电平用作单向ERF522中的第一读电压电平。
对于上面给出的实例，其中作为1110 1111写入和初始读取的数据值0000 1111的情况下，如果初始读操作解码失败，则单向ERF 522可以执行一或多个重读操作，直到数据被成功解码。例如，在初始读取解码之后或利用单向ERF 522，数据可以被正确地解码为0000 1111。
在某些情况下，一旦数据被成功解码，系统就选择导致数据被成功解码的对应的重读操作的读电压电平，并识别由存储器单元的特性引起的数据中SDC的发生，而不是由存储器单元的其它特性引起的错误。在这种情况下，选择读电压电平528。对于存储器单元上的一或多个后续操作，选择读电压电平528加宽第二状态分布504与第一状态分布506之间的容限。第二状态分布504和第一状态分布506之间的谷值宽度可以是读窗口预算(RWB)。RWB是部分必须无错误地读取数据的容限的指示。RWB越大，存在的容限越多。当读电压电平在两个状态分布之间居中或接近居中时，存在最佳RBER。
在一些实施例中，系统计算指示作为第一状态写入且作为第二状态读取的存储器单元的数目的方向性EBC。对于上述写入数据值0000 1111的实例；假设原始读取数据值为1110 1111，且可基于原始读取数据或ERF成功地恢复原始读取数据，在数据恢复之后，正确数据为0000 1111，因此方向性EBC为3(此处仅考虑0->1错误，因为其为类型I存储器)。然后将方向性EBC与方向性EBC阈值标准进行比较。系统响应于方向性EBC满足方向性EBC阈值标准而执行数据的刷新写。当数据被成功解码时，方向性EBC也可被用作SDC的指示符。尽管所描绘的实施例将第二状态说明为LV状态且将第一状态说明为HV状态，但在其它实施例中，第二状态可为HV状态且第一状态为LV状态。类似地，尽管所描绘的实施例说明第二状态被指派为“1”且第一状态被指派为“0”，但在其它实施例中，第二状态可被指派为“0”且第一状态可被指派为“1”。
应当注意，图5B示出了在与部分写508的第一方向相反的方向上执行的单向ERF522。在其它实施例中，部分写可在第二方向上，例如下文参考图5C说明和描述的。响应于第二方向上的部分写，可在相反方向上执行单向ERF，如下文参考图5D说明和描述的。
图5C是说明根据本公开的一些实施例在两个状态分布544、546之间引起第二方向上的部分写548的读电压电平542的曲线图540。曲线图540示出了被编程为第一状态(例如，LV)的存储器组件的存储器单元的第一状态分布544和被编程为第二状态(例如，HV)的存储器组件的存储器单元的第二状态分布546。x轴示出阈值电压，其跨越某一电压范围。y轴示出所表示的所有存储器单元上的每一电压电平的概率密度。第一状态分布544可以被指派位值“1”，第二状态分布546可以被指派位值“0”。应注意，在其它实施例中，位值可映射到不同状态，例如LV状态对应于位值“0”且HV状态对应于位值“1”。
如上所述，可通过将读参考电压施加到每一单元的控制栅上以感测单元的阈值电压而从存储器组件读取数据。在读操作期间，使用初始读电压电平542来读取存储器组件的存储器单元。如上所述，由于循环磨损、单元变化、干扰、温度等，第一状态分布544和第二状态分布546可能已经移位，使得初始读电压电平542引起将引起SDC的部分写548。部分写548起因于数个存储器单元被作为第一状态写入并被作为第二状态读取。例如，可以将数据值0000 1111写入8个存储器单元。然而，当随后读取数据时，由部分写548引起的原始读取数据值为0000 1100。与常规存储器系统不同，将使用错误恢复流程来恢复数据而不识别由部分写引起的SDC的发生，本文中所描述的实施例执行单向ERF以识别部分写548和/或执行刷新操作以减少/最小化部分写548的影响，如下文参考图5D所描述的。
图5D是说明根据本公开的一些实施例的通过在相反方向上调节读电平电压来避免部分写548的进一步加剧的单向ERF 562的曲线图560。当来自具有初始读电压电平542的读操作的数据由于初始读电压电平542而未被成功解码(导致数据的部分写548)时，执行单向ERF 562，其中针对一或多个重读操作，在与第二方向相反的方向上从第一离散电压电平564朝向第二读电压电平570单调地调整读电压电平，直到成功地解码来自所述一或多个重读操作的数据为止。单向ERF 562的方向对应于部分写548的状态移位的相反方向。如图所示，单向ERF 562以标记为读电压电平564的最高可用读电压电平开始，并且单调地降低到读电压电平566，单调地降低到读电压电平568，并且最终单调地降低到读电压电平570。在此实施例中，存在六个可用读电压电平。然而，在其它实施例中，可基于特定实施方案，使用其它数目的可用读电压电平。还应当注意，在其它实施例中，单向ERF 562不使用可用的最高读电压电平，而是可以使用不是最高的中间读电压电平。举例来说，存储器控制器可具有先前知识，其允许将中间读电压电平用作单向ERF 562中的第一读电压电平。
对于上面给出的实例，其中作为0000 1100写入和初始读取的数据值0000 1111的情况下，如果初始读操作解码失败，则单向ERF 562可以执行一或多个重读操作，直到数据被成功解码。例如，在初始读取解码之后或利用单向ERF 562，数据可以被正确地解码为0000 1111。
在某些情况下，一旦数据被成功解码，系统就选择导致数据被成功解码的对应的重读操作的读电压电平，并识别由存储器单元的特性引起的数据中SDC的发生，而不是由存储器单元的其它特性引起的错误。在这种情况下，选择读电压电平570。对于存储器单元上的一或多个后续操作，选择读电压电平570加宽第一状态分布544与第二状态分布546之间的容限。
在一些实施例中，系统计算指示作为第一状态写入且作为第二状态读取的存储器单元的数目的方向性EBC。对于以上写入数据值0000 1111且原始读取数据值为0000 1100的实例，方向性EBC为2。将方向性EBC与方向性EBC阈值标准进行比较。系统响应于方向性EBC满足方向性EBC阈值标准而执行数据的刷新写。当数据被成功解码时，方向性EBC也可被用作SDC的指示符。
如上所述，存储器系统的实施例可使用单向ERF，可识别SDC，可实施补救方案以减少或消除部分写的影响，且可实施用于使用方向性EBC来开始刷新写操作的决策规则。这些实施例允许在SDC阈值，即在此描述的方向性EBC阈值的操作期间进行灵活的调整。单向ERF可以是SDC最小化ERF策略，其有效地识别SDC的发生。实时刷新操作可以补救SDC，从而提高单元的鲁棒性。实施例可以改善系统QoS，包括等待时间、吞吐量等。实施例可以用硬件、固件、软件或其任何组合来实现。
图6说明计算机系统600的实例性机器，在所述实例性机器内可执行用于使机器执行本文所讨论的方法中的任何一或多者的一组指令。在一些实施例中，计算机系统600可对应于包括、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的单向ERF组件113的操作)的主机系统(例如，图1的主机系统120)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可以在客户端-服务器网络环境中作为服务器或客户端机器，在对等(或分布式)网络环境中作为对等机器，或在云计算基础设施或环境中作为服务器或客户端机器来操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、web设备、服务器、网络路由器、交换机或网桥，或能够执行指定该机器要采取的动作的一组指令(顺序的或其它的)的任何机器。此外，虽然示出了单个机器，但是术语“机器”还应当被理解为包括单独地或联合地执行一组(或多组)指令以执行这里讨论的任何一或多个方法的机器的任何集合。
实例性计算机系统600包括处理装置602、主存储器604(例如，只读存储器(ROM)、闪速存储器、动态随机存取存储器(DRAM)(诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等))、静态存储器606(例如，闪速存储器、静态随机存取存储器(SRAM)等)，以及经由总线630彼此通信的数据存储系统618。
处理装置602表示一或多个通用处理装置，诸如微处理器、中央处理单元等。更具体地，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、或实现其它指令集的处理器，或实现指令集组合的处理器。处理装置602还可为一或多个专用处理装置，诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置602被配置为执行用于执行这里讨论的操作和步骤的指令626。计算机系统600还可以包括通过网络620通信的网络接口装置608。
数据存储系统618可以包括机器可读存储介质624(也被称为计算机可读介质)，在其上存储了体现这里描述的任何一或多个方法或功能的一组或多组指令626或软件。在计算机系统600执行指令626期间，指令也可以完全或至少部分地驻留在主存储器604内和/或处理装置602内，主存储器604和处理装置602也构成机器可读存储介质。机器可读存储介质624、数据存储系统618和/或主存储器604可对应于图1的存储器子系统110。
在一个实施例中，指令626包括实现对应于ERF组件(例如，图1的单向ERF组件113)的功能的指令。虽然机器可读存储介质624在实例性实施例中被示为单个介质，但是术语“机器可读存储介质”或“计算机可读存储介质”应当被理解为包括存储一或多个指令集的单个介质或多个介质。术语“机器可读存储介质”还应当被理解为包括能够存储或编码用于由机器执行的并且使得机器执行本公开的指令集的任何一或多个方法的任何介质。因此，术语“机器可读存储介质”应理解为包括但不限于固态存储器、光学介质和磁性介质。
根据对计算机存储器内的数据位的操作的算法和符号表示来呈现前面详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用来最有效地将他们工作的实质传达给本领域的其它技术人员的方式。算法在这里通常被认为是导致期望结果的自相一致的操作序列。操作是需要物理量的物理操纵的那些操作。通常，尽管不是必须的，这些量采取能够被存储、组合、比较和以其它方式操纵的电或磁信号的形式。主要出于通用的原因，将这些信号称为位、值、元素、符号、字符、项、数字等有时被证明是方便的。
然而，应当记住，所有这些和类似的术语将与适当的物理量相关联，并且仅仅是应用于这些量的方便标记。本公开可以涉及计算机系统或类似的电子计算装置的动作和过程，所述计算机系统或类似的电子计算装置将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操纵和转换为类似地表示为计算机系统存储器或寄存器或其它这样的信息存储系统内的物理量的其它数据。
本公开还涉及一种用于执行这里的操作的设备。该设备可以被专门构造用于预期目的，或者它可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这样的计算机程序可以存储在计算机可读存储介质中，例如但不限于，包括软盘、光盘、CD-ROM和磁光盘的任何类型的盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适于存储电子指令的任何类型的介质，每个都耦合到计算机系统总线。
这里给出的算法和显示并不固有地涉及任何特定的计算机或其它设备。各种通用系统可以与根据这里的教导的程序一起使用，或者可以证明构造更专用的设备来执行该方法是方便的。各种这些系统的结构将在下面的描述中阐述。此外，不参考任何特定编程语言来描述本公开。将了解，可使用多种编程语言来实施本文所描述的本公开的教导。
本公开可提供为计算机程序产品或软件，其可包括其上存储有指令的机器可读介质，所述指令可用于对计算机系统(或其它电子装置)编程以执行根据本公开的过程。机器可读介质包括用于以机器(例如计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质，诸如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光存储介质、闪存组件等。
在前述说明书中，已参考本公开的特定实例实施例描述本公开的实施例。显然，在不脱离如以下权利要求中阐述的本公开的实施例的更宽精神和范围的情况下，可以对其进行各种修改。因此，说明书和附图被认为是说明性的而不是限制性的。

Claims (20)

1.一种系统，其包含：
存储器组件；以及
处理装置，其可操作地与所述存储器组件耦合，以：
在所述存储器组件的多个存储器单元上发出具有初始读电压电平的读操作；
确定来自所述读操作的数据由于所述数据的部分写而未被成功解码，其中，所述部分写起因于所述多个存储器单元中的数个被作为第一状态写入且被作为第二状态读取；以及
通过在第一方向上从第一离散读电压电平向第二读电压电平单调地调整用于一或多个重读操作的读电压电平，直到成功地解码来自所述一或多个重读操作的数据为止，对所述多个存储器单元执行单向错误恢复流程(ERF)，所述第一方向对应于所述部分写的状态移位的相反方向。
2.根据权利要求1所述的系统，其中，所述处理装置进一步用以：
选择被成功解码的所述一或多个重读操作的相应重读操作的读电压电平；以及
识别由所述多个存储器单元中的特性引起的所述数据中的偏斜数据破坏(SDC)的发生。
3.根据权利要求2所述的系统，其中，对于所述多个存储器单元上的一或多个后续操作，所述相应重读操作的所述读电压电平的选择加宽所述第一状态与所述第二状态之间的容限。
4.根据权利要求2所述的系统，其中，所述处理装置进一步用以：
计算方向性错误位计数(EBC)，其中，所述方向性EBC指示被作为所述第一状态写入且被作为所述第二状态读取的多个存储器单元的数目；以及
响应于所述方向性EBC满足方向性EBC阈值标准而执行所述数据的刷新写。
5.根据权利要求4所述的系统，其中，所述处理装置还在所述数据被成功解码时使用所述方向性EBC作为所述SDC的指示符。
6.根据权利要求1所述的系统，其中，所述单向ERF识别由所述多个存储器单元中的特性引起的所述数据中的偏斜数据破坏(SDC)的发生。
7.根据权利要求1所述的系统，其中，所述第一状态是低电压(LV)状态，且所述第二状态是高电压(HV)状态。
8.根据权利要求1所述的系统，其中，所述第一状态是高电压(HV)状态，且所述第二状态是低电压(LV)状态。
9.一种方法，其包含：
在存储器组件上发出具有起始读电压的读操作；
确定来自所述读操作的数据是否被成功解码；
当来自所述读操作的所述数据未被成功解码时，对所述存储器组件执行单向错误恢复流程(ERF)直到所述数据被成功解码；
计算方向性错误位计数(EBC)；以及
响应于所述方向性EBC满足方向性EBC阈值标准而执行所述数据的刷新写。
10.根据权利要求9所述的方法，其中，执行所述单向ERF包含：
在所述存储器组件上发出具有第二读电压的第二读操作，其中，所述第二读电压是可用的多个离散读电压中的最高电压；
确定来自所述第二读操作的所述数据是否被成功解码；以及
当来自所述第二读操作的所述数据未被成功解码时，在所述存储器组件上发出具有第三读电压的第三读操作，其中，所述第三读电压低于第二读电压。
11.根据权利要求10所述的方法，其中，执行所述单向ERF包含：
确定来自所述第三读操作的所述数据是否被成功解码；以及
当来自所述第三读操作的所述数据未被成功解码时，在所述存储器组件上发出具有第四读电压的第四读操作，其中，所述第四读电压低于第三读电压。
12.根据权利要求9所述的方法，其中，执行所述单向ERF包含：
在所述存储器组件上发出具有第二读电压的第二读操作，其中，所述第二读电压是可用的多个离散读电压中的最低电压；
确定来自所述第二读操作的所述数据是否被成功解码；以及
当来自所述第二读操作的所述数据未被成功解码时，在所述存储器组件上发出具有第三读电压的第三读操作，其中，所述第三读电压高于第二读电压。
13.根据权利要求12所述的方法，其中，执行所述单向ERF包含：
确定来自所述第三读操作的所述数据是否被成功解码；以及
当来自所述第三读操作的所述数据未被成功解码时，在所述存储器组件上发出具有第四读电压的第四读操作，其中，所述第四读电压高于第三读电压。
14.根据权利要求9所述的方法，其中，来自所述读操作的所述数据由于所述数据的部分写而未被成功解码，其中所述部分写起因于所述存储器组件的数个存储器单元被作为第一状态写入并且被作为第二状态读取，并且其中执行所述单向ERF包含：
在第一方向上从第一离散读电压向第二读电压单调地调整用于一或多个重读操作的读电压，直到来自所述一或多个重读操作的所述数据被成功解码，所述第一方向对应于所述部分写的状态移位的相反方向。
15.根据权利要求14所述的方法，其进一步包含:
在尝试用于一或多个重读操作的所有可用读电压之后确定所述数据未被成功解码；以及
报告所述存储器组件的不可校正纠错码(UECC)故障。
16.一种包含指令的非暂时性计算机可读存储介质，所述指令在由处理装置执行时使所述处理装置：
在存储器组件上发出具有起始读电压的读操作；
确定来自所述读操作的数据是否被成功解码；
当来自所述读操作的所述数据未被成功解码时，对所述存储器组件执行单向错误恢复流程(ERF)直到所述数据被成功解码；
计算方向性错误位计数(EBC)；以及
响应于所述方向性EBC满足方向性EBC阈值标准而执行所述数据的刷新写。
17.根据权利要求16所述的非暂时计算机可读存储介质，其中，所述处理装置，为执行所述单向ERF，还用于：
在所述存储器组件上发出具有第二读电压的第二读操作，其中，所述第二读电压是可用的多个离散读电压中的最高电压；
确定来自所述第二读操作的所述数据是否被成功解码；以及
当来自所述第二读操作的所述数据未被成功解码时，在所述存储器组件上发出具有第三读电压的第三读操作，其中，所述第三读电压低于第二读电压。
18.根据权利要求17所述的非暂时计算机可读存储介质，其中，所述处理装置，为执行所述单向ERF，还用于：
确定来自所述第三读操作的所述数据是否被成功解码；以及
当来自所述第三读操作的所述数据未被成功解码时，在所述存储器组件上发出具有第四读电压的第四读操作，其中，所述第四读电压低于第三读电压。
19.根据权利要求16所述的非暂时计算机可读存储介质，其中，所述处理装置，为执行所述单向ERF，还用于：
在所述存储器组件上发出具有第二读电压的第二读操作，其中，所述第二读电压是可用的多个离散读电压中的最低电压；
确定来自所述第二读操作的所述数据是否被成功解码；以及
当来自所述第二读操作的所述数据未被成功解码时，在所述存储器组件上发出具有第三读电压的第三读操作，其中，所述第三读电压高于第二读电压。
20.根据权利要求19所述的非暂时计算机可读存储介质，其中，所述处理装置，为执行所述单向ERF，还用于：
确定来自所述第三读操作的所述数据是否被成功解码；以及
当来自所述第三读操作的所述数据未被成功解码时，在所述存储器组件上发出具有第四读电压的第四读操作，其中，所述第四读电压高于第三读电压。
CN201980087884.XA 2018-12-10 2019-12-05 存储器系统中的破坏性读取的管理 Pending CN113272904A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/215,248 2018-12-10
US16/215,248 US11204828B2 (en) 2018-12-10 2018-12-10 Management of corruptive read in memory systems
PCT/US2019/064693 WO2020123254A1 (en) 2018-12-10 2019-12-05 Management of corruptive read in memory systems

Publications (1)

Publication Number Publication Date
CN113272904A true CN113272904A (zh) 2021-08-17

Family

ID=70971908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980087884.XA Pending CN113272904A (zh) 2018-12-10 2019-12-05 存储器系统中的破坏性读取的管理

Country Status (3)

Country Link
US (1) US11204828B2 (zh)
CN (1) CN113272904A (zh)
WO (1) WO2020123254A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004534B2 (en) * 2019-08-06 2021-05-11 Micron Technology, Inc. Preemptive read refresh in memories with time-varying error rates
CN111880736B (zh) * 2020-07-28 2022-08-16 苏州浪潮智能科技有限公司 一种固态硬盘访问方法、装置、设备及介质
US20240045754A1 (en) * 2022-08-03 2024-02-08 Micron Technology, Inc. Classification-based error recovery with reinforcement learning

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120254699A1 (en) * 2011-04-01 2012-10-04 Ruby Paul D Dynamic read channel calibration for non-volatile memory devices
CN107094370A (zh) * 2012-05-04 2017-08-25 希捷科技有限公司 固态硬盘控制器的0‑1平衡管理
CN107622783A (zh) * 2016-07-14 2018-01-23 群联电子股份有限公司 译码方法、存储器存储装置及存储器控制电路单元

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7954037B2 (en) 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
KR20140072637A (ko) * 2012-12-05 2014-06-13 삼성전자주식회사 비휘발성 메모리 장치 및 메모리 컨트롤러의 동작 방법
CN104217761B (zh) 2013-05-31 2018-12-14 慧荣科技股份有限公司 数据储存装置及其错误校正方法
US9263136B1 (en) 2013-09-04 2016-02-16 Western Digital Technologies, Inc. Data retention flags in solid-state drives
US9478292B2 (en) * 2013-10-27 2016-10-25 Sandisk Technologies Llc Read operation for a non-volatile memory
US9431121B2 (en) 2014-10-24 2016-08-30 Micron Technology, Inc. Read voltage adjustment
KR102262909B1 (ko) * 2014-12-18 2021-06-10 에스케이하이닉스 주식회사 메모리 시스템 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120254699A1 (en) * 2011-04-01 2012-10-04 Ruby Paul D Dynamic read channel calibration for non-volatile memory devices
CN107094370A (zh) * 2012-05-04 2017-08-25 希捷科技有限公司 固态硬盘控制器的0‑1平衡管理
CN107622783A (zh) * 2016-07-14 2018-01-23 群联电子股份有限公司 译码方法、存储器存储装置及存储器控制电路单元

Also Published As

Publication number Publication date
US11204828B2 (en) 2021-12-21
WO2020123254A1 (en) 2020-06-18
US20200183783A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
US11688485B2 (en) Self-adaptive read voltage adjustment using boundary error statistics for memories with time-varying error rates
US11231995B2 (en) Providing data of a memory system based on an adjustable error rate
US11868639B2 (en) Providing recovered data to a new memory cell at a memory sub-system based on an unsuccessful error correction operation
US11410743B2 (en) Self-adaptive read voltage adjustment using directional error statistics for memories with time-varying error rates
US11455194B2 (en) Management of unmapped allocation units of a memory sub-system
US11587628B2 (en) Refreshing data stored at a memory component based on a memory component characteristic component
US11615830B2 (en) Performing a refresh operation based on a characteristic of a memory sub-system
US11749373B2 (en) Bad block management for memory sub-systems
US20210232342A1 (en) Temperature correction in memory sub-systems
CN113272904A (zh) 存储器系统中的破坏性读取的管理
US11868202B2 (en) Granular error reporting on multi-pass programming of non-volatile memory
US11763914B2 (en) Adapting an error recovery process in a memory sub-system
US11404141B2 (en) Preemptive read refresh in memories with time-varying error rates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination