CN113270129A - 记忆体系统及操作记忆体的方法 - Google Patents

记忆体系统及操作记忆体的方法 Download PDF

Info

Publication number
CN113270129A
CN113270129A CN202110199098.8A CN202110199098A CN113270129A CN 113270129 A CN113270129 A CN 113270129A CN 202110199098 A CN202110199098 A CN 202110199098A CN 113270129 A CN113270129 A CN 113270129A
Authority
CN
China
Prior art keywords
memory block
data set
memory
age
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110199098.8A
Other languages
English (en)
Other versions
CN113270129B (zh
Inventor
吕士濂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113270129A publication Critical patent/CN113270129A/zh
Application granted granted Critical
Publication of CN113270129B publication Critical patent/CN113270129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167—Error detection by comparing the memory output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本文所揭示内容是记忆体系统及操作记忆体的方法，是关于用于决定记忆体区块的年龄的年龄侦测器，及年龄侦测器的操作方法。在一个组态中，记忆体系统包括记忆体区块及年龄侦测器，年龄侦测器耦接至记忆体区块。在一个态样中，记忆体区块回应于第一启动操作而产生第一数据集，且回应于第二启动操作而产生第二数据集。在一个组态中，年龄侦测器包括用以储存来自记忆体区块的第一数据集的储存器区块，及用以比较第一及第二数据集的不一致性侦测器。在一个组态中，年龄侦测器包括用以基于该比较来决定记忆体区块的年龄的控制器。此外，一种操作记忆体的方法亦在此揭露。

Description

记忆体系统及操作记忆体的方法
技术领域
本揭示内容是关于一种记忆体系统及操作记忆体的方法。
背景技术
诸如计算机、可携式装置、智能手机、物联网(internet of thing；IoT)装置等的电子装置的发展已提供对于记忆体装置的增加的需求。一般而言，记忆体装置可为挥发性记忆体装置及非挥发性记忆体装置。挥发性记忆体装置可在电源被提供时储存数据，但一旦功率关闭可能会丢失所储存数据。不同于挥发性记忆体装置，非挥发性记忆体装置甚至在电源关闭之后可保持数据，但可能比挥发性记忆体装置缓慢。
发明内容
本揭示内容包含一种记忆体系统。记忆体系统包含记忆体区块及年龄侦测器。记忆体区块用以回应于一第一启动操作而产生一第一数据集且回应于一第二启动操作而产生一第二数据集。年龄侦测器耦接至记忆体区块。年龄侦测器包括储存器区块、不一致性侦测器及控制器。储存器区块耦接至记忆体区块，储存器区块用以储存来自记忆体区块的第一数据集。不一致性侦测器耦接至记忆体区块及储存器区块，不一致性侦测器用以比较第一数据集及第二数据集。控制器耦接至不一致性侦测器，控制器用以基于比较决定记忆体区块的一年龄。
本揭示内容包含一种操作记忆体的方法。方法包含：通过一控制器在一第一时间使一记忆体区块启动，其中记忆体区块回应于第一时间处的启动而产生一第一数据集；通过控制器使一储存器区块储存第一数据集；在储存器区块储存第一数据集之后通过控制器使记忆体区块关闭；在将记忆体区块关闭之后通过控制器在一第二时间使记忆体区块启动，其中记忆体区块回应于第二时间处的启动操作而产生一第二数据集；通过一不一致性侦测器比较第一数据集及第二数据集；基于比较通过控制器决定记忆体区块的一年龄。
本揭示内容包含一种记忆体系统。记忆体系统包含第一记忆体区块、第二记忆体区块及年龄侦测器。第一记忆体区块用以回应于一第一启动操作而产生一第一数据集，且回应于一第二启动操作而产生一第二数据集。第二记忆体区块用以储存具有第一数据集的多个反向状态的一第一反向数据集，且储存具有第二数据集的多个反向状态的一第二反向数据集。年龄侦测器耦接至第一记忆体区块及第二记忆体区块，年龄侦测器用以基于第一数据集、第二数据集、第一反向数据集及第二反向数据集来决定第一记忆体区块的一年龄。
附图说明
当与伴随附图一起阅读时，自以下详细描述更好地理解本揭示案的态样。应注意，根据工业中的标准实习，未按比例绘制各种特征。实际上，可出于论述的清晰性而任意地增加或减少各种特征的尺寸。
图1是根据一个实施例的包括多个记忆体区块及记忆体年龄侦测器的记忆体系统的图表；
图2是根据一个实施例的静态随机存取记忆体(static random access memory；SRAM)单元的图表；
图3是根据一个实施例的侦测记忆体区块的年龄的记忆体年龄侦测器的图表；
图4是根据一个实施例的不一致性侦测器的图表；
图5是根据一些实施例的决定记忆体区块的年龄的方法的流程图；
图6是根据一个实施例的侦测记忆体区块的年龄的记忆体年龄侦测器的图表；
图7是根据一个实施例的不一致性侦测器的图表；
图8是根据一些实施例的决定记忆体区块的年龄的方法的流程图；
图9是根据一些实施例的计算系统的示例性方块图。
【符号说明】
N1、N2、N3、N4:N型晶体管
P1、P2:P型晶体管
WL:字线
BL:位元线
BLB:位元线
Q:端口
QB:端口
VDD:供应电压
GND:接地电压
100:记忆体系统
110:记忆体区块
110A～110F:记忆体区块
110X:记忆体区块
110Y:记忆体区块
120:记忆体年龄侦测器
120A:记忆体年龄侦测器
120B:记忆体年龄侦测器
200:SRAM单元
305:N位元数据
310:暂时储存器区块
315:N位元数据
350:不一致性侦测器
355:不一致性计数
360:控制器
365:控制信号
368:控制信号
410:XOR门
415:XOR输出
420:OR门
425:OR输出
430:储存器区块
435:N位元储存器输出
438:计数数目
440:计数器
500、800:方法
510～560、810～855:操作
620:反向器
625:反向N位元数据
628:反向N位元数据
650:不一致性侦测器
660:控制器
665:控制信号
710:暂存器
715:所储存数目
730:减法器
900:计算系统
905:主机装置
910:记忆体装置
915:输入装置
920:输出装置
925A、925B、925C:接口
930A～930N:中央处理单元核心/CPU核心
935:标准单元应用程序
940:记忆体控制器
945:记忆体阵列
具体实施方式
以下揭示内容提供用于实行所提供主题的不同特征的许多不同实施例或实例。以下描述组件及配置的特定实例以简化本揭示案。当然，这些仅为实例且不欲为限制。例如，以下描述中的第二特征上方或上的第一特征的形成可包括其中第一特征及第二特征直接接触地形成的实施例，且可亦包括其中额外特征可形成在第一特征与第二特征之间，使得第一特征及第二特征可不直接接触的实施例。另外，本揭示案可在各种实例中重复元件符号及/或字母。此重复是出于简单性及清晰性的目的，且实质上并不规定所论述的各种实施例及/或组态之间的关系。
此外，为便于描述，本文可使用诸如“下方”、“之下”、“下”、“上方”及“上”等等的空间相对术语来描述一个元件或特征与另一元件(多个)或特征(多个)的关系，如图中所例示。除图中所描绘的定向之外，空间相对术语意欲涵盖装置在使用或操作中的不同定向。可以其他方式来定向设备(旋转90度或以其他定向)，并且相应地解释本文所使用的空间相对描述词。
根据一些实施例，记忆体系统包括多个记忆体区块及用以决定该多个记忆体区块中一或多个的年龄的年龄侦测器。在一个态样中，记忆体区块回应于第一启动操作而产生第一数据集且回应于第二启动操作而产生第二数据集。在一个组态中，年龄侦测器包括用以储存来自记忆体区块的第一数据集的暂时储存器区块，及用以比较第一数据集及第二数据集的不一致性侦测器。在一个组态中，年龄侦测器包括用以基于比较来决定记忆体区块的年龄的控制器。
在一个态样中，记忆体区块包括多个静态随机存取记忆体(static randomaccess memory，SRAM)单元，其中每个记忆体单元可通过重复的读取操作及写入操作老化且降级。例如，SRAM单元可能运转不稳定或由于启动序列而产生不一致数据。SRAM单元的不稳定操作可引起所储存数据的错误，且进一步引起不正确逻辑计算。
在一个态样中，年龄侦测器计数由记忆体区块回应于启动操作而不一致地产生的位元的数目。记忆体区块的一致记忆体单元可回应于多个启动序列而一致地产生相同的位元，其中记忆体区块的不一致记忆体单元(或通过多个操作老化或降级的记忆体单元)可回应于多个启动序列而产生不同的位元。回应于决定不一致地产生的位元的数目超过预定临界数目，年龄侦测器可决定记忆体区块的年龄超过预定使用量。在决定记忆体区块已超过预定使用量之后，可阻止此记忆体区块进一步使用，或可对记忆体区块执行校正操作。有利地，可根据本文揭示的各种实施例以符合成本效益的方式决定记忆体区块的年龄。
图1是根据一个实施例的包括多个记忆体区块110A～110F及记忆体年龄侦测器120的记忆体系统100的图表。记忆体区块110A～110F可储存数据，且记忆体年龄侦测器120可侦测记忆体区块110A～110F的年龄或使用量。在其他实施例中，记忆体系统100包括相较于图1中所示的更多、更少，或具有不同组件。例如，记忆体系统100包括相较于图1中所示的具有更多、更少，或不同数目的记忆体区块110。
记忆体区块110为储存数据的硬件组件。在一个态样中，记忆体区块110以半导体记忆体装置实施。记忆体区块110包括多个记忆体单元。在一个态样中，每个记忆体区块110包括多个SRAM单元。
在一个态样中，记忆体年龄侦测器120为决定记忆体区块110的年龄(或使用量的数目)的电路或硬件组件。记忆体年龄侦测器120可耦接至记忆体区块110的一或多个选定的记忆体区块。记忆体年龄侦测器120可实施为场可规划门阵列(field programmablegate array；FPGA)或特定应用集成电路(application specific integrated circuit；ASIC)中的逻辑电路或状态机。在一个态样中，记忆体年龄侦测器120决定记忆体区块110的不一致性且根据所决定的不一致性决定记忆体区块110的年龄(或使用量的数目)。例如，记忆体年龄侦测器120计数通过记忆体区块110回应于启动操作而不一致地产生的位元的数目。回应于决定不一致地产生的位元的数目超过预定临界数目，记忆体年龄侦测器120可决定记忆体区块110的年龄超过预定使用量。以下关于图3至图8提供记忆体年龄侦测器120的示例性实行方案及操作。
图2为根据一个实施例的SRAM单元200的图表。在一些实施例中，每个记忆体区块110包括多个SRAM单元200。在一些实施例中，SRAM单元200包括N型晶体管N1、N2、N3、N4及P型晶体管P1、P2。N型晶体管N1、N2、N3、N4可为N型金氧半导体场效晶体管(metal-oxide-semiconductor field-effect transistor；MOSFET)或N型鳍式场效晶体管(fin field-effect transistor；FinFET)。P型晶体管P1、P2可为P型MOSFET或P型FinFET。这些组件可一起操作以储存位元。在其他实施例中，SRAM单元200包括相较于图2中所示的更多、更少，或不同组件。
在一个组态中，N型晶体管N3、N4包括栅电极，该栅电极耦接至字线WL。在一个组态中，N型晶体管N3的漏极电极耦接至位元线BL，且N型晶体管N3的源极电极耦接至端口Q。在一个组态中，N型晶体管N4的漏极电极耦接至位元线BLB，且N型晶体管N4的源极电极耦接至端口QB。在一个态样中，N型晶体管N3、N4作为电性开关操作。根据施加至字线WL的电压，N型晶体管N3、N4可允许位元线BL电性地耦接至端口Q或断开端口Q且允许位元线BLB电性地耦接至端口QB或断开端口QB。例如，根据对应于施加至字线WL的高状态(或逻辑值“1”)的供应电压VDD，N型晶体管N3能够将位元线BL电性地耦接至端口Q且N型晶体管N4能够将位元线BLB电性地耦接至端口QB。对于另一实例，根据对应于施加至字线WL的低状态(或逻辑值“0”)的接地电压GND，N型晶体管N3被禁能以使位元线BL电性地断开端口Q且N型晶体管N4被禁能以使位元线BLB电性地断开端口QB。
在一个组态中，N型晶体管N1包括耦接至供应接地电压GND的第一供应电压轨的源极电极、耦接至端口QB的栅极电极，及耦接至端口Q的漏极电极。在一个组态中，P型晶体管P1包括耦接至供应供应电压VDD的第二供应电压轨的源极电极、耦接至端口QB的栅极电极，及耦接至端口Q的漏极电极。在一个组态中，N型晶体管N2包括耦接至供应接地电压GND的第一供应电压轨的源极电极、耦接至端口Q的栅极电极，及耦接至端口QB的漏极电极。在一个组态中，P型晶体管P2包括耦接至供应供应电压VDD的第二供应电压轨的源极电极、耦接至端口Q的栅极电极，及耦接至端口QB的漏极电极。在此组态中，N型晶体管N1及P型晶体管P1作为反向器操作，且N型晶体管N2及P型晶体管P2作为反向器操作，使得两个反向器形成交叉耦合反向器。在一个态样中，交叉耦合反向器可感测且放大端口Q、QB处的电压的差异。当写入数据时，交叉耦合反向器可感测通过N型晶体管N3、N4提供的端口Q、QB处的电压，且放大位元线BL、BLB处的电压差。例如，交叉耦合反向器感测端口Q处的电压0.5V及端口QB处的电压0.4V，且通过正反馈(或再生反馈)放大端口Q、QB处的电压的差异，使得端口Q处的电压变成供应电压VDD(例如，1V)且端口QB处的电压变成接地电压GND VDD(例如0V)。端口Q、QB处的放大的电压可分别通过N型晶体管N3、N4提供至位元线BL、BLB以用于读取。
在一个态样中，通过P型晶体管P1及N型晶体管N1形成的反向器，及通过P型晶体管P2及N型晶体管N2形成的反向器是以对称方式设计。然而，失配(mismatch)可由于制造过程而存在于两个反向器之间。此失配允许SRAM单元回应于启动操作而产生端口Q、QB处的电压。例如，当SRAM单元200关闭时，端口Q、QB处的电压可经重置到相同电压(例如，接地电压)。当SRAM单元200启动时，端口Q、QB处的电压可上升至供应电压VDD的一半。由于两个反向器之间的失配，端口Q、QB处的电压可能有小量(例如，0.01V)的差异。通过正反馈，交叉耦合反向器可进一步使端口Q、QB处的电压发散。对于一实例假设P型晶体管P1比P型晶体管P2稍微强大，端口Q处的电压(例如，0.51V)可变得高于端口QB处的电压(例如，0.49V)。通过正反馈，电压差异可增加，使得端口Q处的电压变成表示高状态(或逻辑值“1”)的供应电压VDD且端口QB处的电压变成表示低状态(或逻辑值“0”)的接地电压GND。因此，由于反向器中的此不对称性，SRAM单元200可能产生根据启动由端口Q、QB处的电压产生的位元。在一个态样中，回应于多个启动序列，年龄尚未超过预定使用量数目的一致SRAM单元200可以一致的方式产生端口Q、QB处的电压或位元。
在一个态样中，SRAM单元200的大量使用可使SRAM单元200的反向器或晶体管劣化或减弱以使SRAM单元200为不一致的。例如，接地电压GND可比P型晶体管P2的栅极电极更频繁地施加至P型晶体管P1的栅极电极，其中供应电压VDD可比P型晶体管P1的栅极电极更频繁地施加至P型晶体管P2的栅极电极。因此，通过SRAM单元200的重复使用，相较于晶体管P2，更多应力被施加至P型晶体管P1，使得P型晶体管P1可变得比P型晶体管P2更弱。当P型晶体管P1变得比P型晶体管P2更弱时，可回应于启动操作而以不一致方式产生端口Q、QB处的电压。此外，减弱的晶体管可引起通过SRAM单元200储存的数据的误差且引起不正确的逻辑计算。在记忆体区块110通过记忆体区块110的大量使用而老化时，由于启动序列而产生不一致位元的不一致记忆体单元的数目可能增加。
图3为根据一个实施例的侦测记忆体区块110的年龄的记忆体年龄侦测器120A的图表。在一些实施例中，记忆体年龄侦测器120A包括暂时储存器区块310、不一致性侦测器350，及控制器360。这些组件可一起操作以侦测记忆体区块110的年龄或使用量的数目。在一个态样中，记忆体年龄侦测器120A侦测或决定在启动序列期间由记忆体区块110产生的数据的不一致性。在一些实施例中，记忆体年龄侦测器120A包括相较于图3中所示的更多、更少，或不同组件。
在一些实施例中，暂时储存器区块310为储存来自记忆体区块110的位元线的N位元数据305的电路或组件。在一些实施例中，暂时储存器区块310可由具有本文所描述的暂时储存器区块310的相同功能的不同电路或不同组件替换。暂时储存器区块310可通过导电材料(例如，电性布线)耦接至记忆体区块110的位元线。暂时储存器区块310可具有与记忆体区块110相同的大小。暂时储存器区块310及记忆体区块110可实施为相同类型的记忆体单元。例如，记忆体区块110包括N个SRAM单元200，且暂时储存器区块310包括N个SRAM单元200。在一些实行方案中，暂时储存器区块310及记忆体区块110包括不同类型的记忆体单元。例如，记忆体区块110包括N个SRAM单元200，且暂时储存器区块310包括N个非挥发性记忆体单元。在一个态样中，暂时储存器区块310具有暂时储存器的功能或作为暂时储存器操作以储存通过记忆体区块110储存或产生的N位元数据305。
在一些实施例中，不一致性侦测器350为电路或组件，该电路或组件比较来自记忆体区块110的N位元数据305及来自暂时储存器区块310的N位元数据315，且基于N位元数据305及N位元数据315来侦测记忆体区块110的不一致记忆体单元的数目。在一些实施例中，不一致性侦测器350可由具有本文所描述的不一致性侦测器350的相同功能的不同电路或不同组件替换。不一致性侦测器350可通过导电材料(例如，电性布线)耦接至记忆体区块110及暂时储存器区块310。在此组态中，不一致性侦测器350将N位元数据305的每个位元与N位元数据315的对应位元进行比较，且产生指示记忆体区块110的不一致记忆体单元的数目的不一致性计数355。在一个方法中，不一致性计数355基于来自记忆体区块110的N位元数据305与来自暂时储存器区块310的N位元数据315之间的差异而产生或决定。例如，若N位元数据305具有[0 0 0 0]，且N位元数据315具有[0 1 1 0]，则不一致性侦测器350可产生具有对应于不同位元的数目的值二的不一致性计数355。不一致性侦测器350可将不一致性计数355提供至控制器360。以下关于图4提供不一致性侦测器350的示例性实行方案及操作。
在一些实施例中，控制器360为电路或组件，该电路或组件配置记忆体区块110及暂时储存器区块310以侦测来自记忆体区块110的N位元数据305及来自暂时储存器区块310的N位元数据315中的不一致性，且接收来自不一致性侦测器350的不一致性计数355。在一些实施例中，控制器360可由具有本文所描述的控制器360的相同功能的不同电路或不同组件替换。控制器360可通过导电材料(例如，电性布线)耦接至记忆体区块110、暂时储存器区块310，及不一致性侦测器350。在一个态样中，控制器360产生控制信号365以将记忆体区块110启动或关闭。在一个态样中，控制器360产生控制信号368以接收且储存输入数据(例如，N位元数据305)。
在一个方法中，控制器360将控制信号365提供至记忆体区块110以将记忆体区块110启动。回应于控制信号365，记忆体区块110可启动且产生N位元数据305。在将记忆体区块110启动之后，控制器360可将控制信号368提供至暂时储存器区块310以使暂时储存器区块310接收来自记忆体区块110的N位元数据305且储存N位元数据305。在通过暂时储存器区块310储存N位元数据305之后，控制器360可将控制信号365提供至记忆体区块110以关闭或重置记忆体区块110。在关闭或重置记忆体区块110之后，控制器360可将控制信号365提供至记忆体区块110以将记忆体区块110启动。回应于控制信号365，记忆体区块110可启动且产生更新的N位元数据305。在一个方法中，不一致性侦测器350可比较来自记忆体区块110的更新的N位元数据305及通过暂时储存器区块310储存的N位元数据315，且产生指示不一致记忆体单元的数目的不一致性计数355。控制器360可接收不一致性计数355，且将不一致性计数355与对应于记忆体区块110的预定年龄或预定使用量(例如，超过一百万个启动序列)的预定临界数目进行比较。回应于决定不一致性计数355大于预定临界数目，控制器360可决定记忆体区块110的老化程度已超过预定数目或已经使用超过预定数目。回应于决定不一致性计数355小于预定临界数目，控制器360可决定记忆体区块110的老化程度尚未超过预定数目或尚未经使用超过预定数目。控制器360可重复该过程以进一步测试或侦测记忆体区块110的年龄或不一致性。
有利地，记忆体年龄侦测器120A可以符合成本效益的方式决定记忆体区块110的年龄或使用量的数目。在一个态样中，在不利用用于检查记忆体区块110的记忆体单元的特性的昂贵工具或机器的情况下，记忆体年龄侦测器120A可回应于二或更多个启动序列而决定记忆体区块110是否以一致的方式产生N位元数据305。此外，基于关于记忆体区块110的一致性的决定，记忆体年龄侦测器120A可以符合成本效益的方式侦测或决定记忆体区块110的年龄或使用量的数目。
图4为根据一个实施例的不一致性侦测器350的图表。在一些实施例中，不一致性侦测器350包括N位元互斥或(XOR)门410、N位元或(OR)门420、储存器区块430及计数器440。这些组件可一起操作以决定记忆体区块110的不一致记忆体单元的数目，且产生指示不一致记忆体单元的所决定数目的不一致性计数355。在一些实施例中，不一致性侦测器350包括相较于图4中所示的更多、更少，或不同组件。
在一些实施例中，N位元XOR门410为对N位元数据305及N位元数据315执行XOR操作的电路或组件。在一些实施例中，N位元XOR门410可由具有本文所描述的N位元XOR门410的相同功能的不同电路或不同组件替换。N位元XOR门410可通过导电材料(例如，电性布线)耦接至记忆体区块110、暂时储存器区块310及OR门420。在此组态中，N位元XOR门410可将N位元数据305的每个位元与N位元数据315的对应位元进行比较且产生指示比较的N位元XOR输出415。例如，若N位元数据305的位元的状态不同于N位元数据315的对应位元的状态，则XOR门可产生具有指示差异的高状态(或逻辑值“1”)的输出位元。例如，若N位元数据305的位元的状态与N位元数据315的对应位元的状态相同，则XOR门可产生具有指示无差异的低状态(或逻辑值“0”)的位元。在一个实例中，若N位元数据305具有[0 0 1 1]且N位元数据315具有[0 1 1 0]，则XOR门410可产生N位元XOR输出415，该N位元XOR输出具有指示N位元数据305的第二及第四位元不同于N位元数据315的第二及第四位元的[0 1 0 1]。
在一些实施例中，N位元OR门420为对N位元数据305与N位元数据315执行N位元OR操作的电路或组件。在一些实施例中，N位元OR门420可由具有本文所描述的N位元OR门420的相同功能的不同电路或不同组件替换。N位元OR门420可具有耦接至N位元XOR门410的输出的第一输入端、耦接至储存器区块430的输出的第二输入端，及通过导电材料(例如，电性布线)耦接至储存器区块430的输入端的输出端。在此组态中，N位元OR门420可将N位元XOR输出415的每个位元与N位元储存器输出435的对应位元进行比较，且产生指示OR操作的结果的N位元OR输出425。例如，若XOR输出415的位元及N位元储存器输出435的对应位元中的任何位元具有高状态(或逻辑值“1”)，则OR门可产生具有高状态(或逻辑值“1”)的位元，该高状态指示在与N位元数据305的位元相关联的记忆体单元中侦测的至少一个不一致性或差异。例如，若XOR输出415及N位元储存器输出435的对应位元两者具有低状态(或逻辑值“0”)，则OR栅极可产生具有低状态(或逻辑值“0”)的位元，该低状态指示在与N位元数据305的位元相关联的记忆体单元中侦测的无不一致性或差异。在一个实例中，若N位元XOR输出415具有[0 1 0 1]且N位元储存器输出435具有[0 0 1 1]，则OR门420可产生具有指示与N位元数据305的第二位元、第三位元、第四位元相关联的记忆体区块110的记忆体单元具有不一致性的[0 1 1 1]的N位元OR输出425。
在一些实施例中，储存器区块430为接收且储存N位元OR输出425，且将所储存数据输出为N位元储存器输出435的电路或组件。在一些实施例中，储存器区块430可由具有本文所描述的储存器区块430的相同功能的不同电路或不同组件替换。储存器区块430可通过导电材料(例如，电性布线)耦接至N位元OR门420及计数器440。储存器区块430及暂时储存器区块310可实施为相同类型的记忆体单元或不同类型的记忆体单元。储存器区块430可具有与记忆体区块110相同的大小。在一个态样中，储存器区块430的每个记忆体单元储存一位元，该位元指示任何不一致性是否在与位元相关联的记忆体区块110的记忆体单元中经侦测。例如，储存器区块430的第三记忆体单元可储存具有高状态(或逻辑值“1”)的位元，该高状态指示记忆体区块110的对应的第三记忆体单元的不一致性经侦测。储存器区块430可将N位元储存器输出435提供至N位元OR门420及计数器440。
在一些实施例中，计数器440为接收来自储存器区块430的N位元储存器输出435且计数N位元储存器输出435中的高状态(或逻辑值“1”)的数目的组件。在一些实施例中，计数器440可由具有本文所描述的计数器440的相同功能的不同电路或不同组件替换。储存器区块430可通过导电材料(例如，电性布线)耦接至N位元储存器区块430及控制器360。在此组态中，计数器440可计数N位元储存器输出435中的高状态(或逻辑值“1”)的数目，且产生指示所计数数目的不一致性计数355。例如，若N位元储存器输出435具有[0 1 1 1]，则计数器可产生具有值三的不一致性计数355。计数器440可将不一致性计数355提供至控制器360。
有利地，不一致性侦测器350可累积或储存通过多个启动序列在来自记忆体区块110的N位元数据305中侦测的任何不一致性，且通过实行廉价的逻辑组件诸如N位元XOR门410、N位元OR门420及计数器440来产生不一致性计数355。因此，不一致性侦测器350可以符合成本效益的方式加以实行。
图5是根据一些实施例的决定记忆体区块110的年龄的方法500的流程图。方法500可通过图3的记忆体年龄侦测器120A的一或多个组件执行。在一些实施例中，方法500是通过其他实体执行。在一个态样中，方法500是周期性地(例如，每1000个启动操作)或回应于来自另一装置的请求而执行。在一些实施例中，方法500包括相较于图5中所示的更多、更少，或不同操作。
在操作510中，控制器360使记忆体区块110在第一时间启动。当记忆体区块110启动时，可能无输入数据被提供至记忆体区块110。当启动时，记忆体区块110可产生第一数据集(例如，N位元数据305)。在操作520中，在将记忆体区块110启动之后，记忆体区块110可将第一数据集(例如，N位元数据305)提供至暂时储存器区块310，且暂时储存器区块310可储存所接收的第一数据集(例如，N位元数据305)。在操作530中，在通过暂时储存器区块310储存第一数据集(例如，N位元数据305)之后，控制器360可使记忆体区块110关闭或重置。
在操作540中，在将记忆体区块110关闭之后，控制器360使记忆体区块110在第一时间之后的第二时间启动。当记忆体区块110启动时，可能无输入数据被提供至记忆体区块110。当启动时，记忆体区块110可产生第二数据集(例如，更新的N位元数据305)。
在操作550中，不一致性侦测器350将通过暂时储存器区块310储存的第一数据集(例如，N位元数据315)与通过记忆体区块110产生的第二数据集(例如，更新的N位元数据305)进行比较，且基于比较来产生指示记忆体区块110的不一致记忆体单元的数目的不一致性计数355。在一个方法中，不一致性侦测器350将第一数据集(例如，旧N位元数据305)的每个位元与第二数据集(例如，更新的N位元数据315)的对应位元进行比较，且根据比较决定不同位元或不一致位元。此外，不一致性侦测器350可产生指示对应于不一致位元的不一致单元的数目的不一致性计数355。
在操作560中，控制器360根据上述比较决定记忆体区块110的年龄。在一个方法中，控制器360将不一致性计数355与对应于记忆体区块110的预定年龄或预定使用量(例如，超过一百万个启动序列)的预定临界数目进行比较。回应于决定不一致性计数355大于预定临界数目，控制器360可决定记忆体区块110的老化程度已超过预定数目或已经使用超过预定数目。回应于决定不一致性计数355小于预定临界数目，控制器360可决定记忆体区块110的老化程度尚未超过预定数目或尚未经使用超过预定数目。有利地，可用廉价或符合成本效益的逻辑电路以符合成本效益的方式决定记忆体区块110的年龄。
图6是根据一个实施例的侦测记忆体区块110X的年龄的记忆体年龄侦测器120B的图示。在一些实施例中，记忆体年龄侦测器120B包括暂时储存器区块310、不一致性侦测器650及控制器660。这些组件可一起操作以侦测记忆体区块110X的年龄或使用量的数目。另外，记忆体系统100包括反向器620及记忆体区块110Y，该反向器及该记忆体区块一起操作以对记忆体区块110X执行抗老化操作。在一些实施例中，记忆体年龄侦测器120B包括相较于图6中所示的更多、更少，或不同组件。
在一些实施例中，反向器620为使来自记忆体区块110X的N位元数据305的状态反向的电路或组件。在一个组态中，反向器620通过导电材料(例如，电性布线)耦接至记忆体区块110X的位元线。在此组态中，反向器620可接收来自记忆体区块110X的位元线的N位元数据305，且产生具有N位元数据305的反向状态的反向N位元数据625。反向器620可将反向N位元数据625提供至记忆体区块110Y。
在一些实施例中，记忆体区块110Y为接收来自反向器620的反向N位元数据625且储存反向N位元数据625的电路或组件。记忆体区块110Y可包括具有耦接至反向器620的输出且通过导电材料(例如，电性布线)耦接至记忆体区块110X的位元线的位元线的记忆体单元。记忆体区块110Y及记忆体区块110X可具有相同大小。记忆体区块110Y及记忆体区块110X可实施为相同类型的记忆体单元。例如，记忆体区块110X包括N个SRAM单元200，且记忆体区块110Y包括N个SRAM单元200。在一个态样中，记忆体区块110Y具有储存器的功能或作为储存器操作以储存反向N位元数据625。
在一个态样中，反向器620及记忆体区块110Y起作用或操作以将抗老化操作施加至记忆体区块110X。如关于图2所描述，SRAM单元200包括晶体管(例如，P型晶体管P1、P2、N型晶体管N1、N2)，其中一个晶体管可更多地暴露于接地电压GND，其中另一电压可由于晶体管中的失配而更多地暴露于供应电压VDD。因为晶体管由于失配而以不平衡方式暴露于不同的电压，所以一个晶体管可比另一晶体管更快速地降级或老化。在一个态样中，记忆体区块110Y储存具有N位元数据305的反向状态的反向N位元数据625，且将反向N位元数据625施加至记忆体区块110X的位元线。通过将所储存反向N位元数据628施加至记忆体区块110X的位元线，记忆体区块110X中的SRAM单元200的晶体管可以平衡方式暴露于不同的电压(例如，VDD或GND)。因此，可缓和记忆体区块110X的老化或降级。
在一些实施例中，除不一致性侦测器650基于来自记忆体区块110的N位元数据305及来自记忆体区块110Y的反向N位元数据628来侦测记忆体区块110X的不一致记忆体单元的数目之外，不一致性侦测器650是以与图3的不一致性侦测器350类似的方式实行且操作。在一个方法中，不一致性侦测器650决定N位元数据305中的不一致位元或不同位元的第一数目，且决定反向N位元数据628中的不一致位元或不同位元的第二数目。不一致性侦测器650可根据第一数目与第二数目之间的差异来决定指示记忆体区块110X的不一致记忆体单元的数目的不一致性计数355。不一致性侦测器350可将不一致性计数355提供至控制器660。以下关于图7提供不一致性侦测器650的示例性实行方案及操作。
在一些实施例中，除控制器660亦提供控制信号665以配置或控制记忆体区块110Y之外，控制器660是以与控制器360类似的方式实行且操作。在一个方法中，控制器660可产生控制信号365、368、665以决定N位元数据305中的不一致位元或不同位元的第一数目。在一个方法中，控制器660将控制信号365提供至记忆体区块110X以将记忆体区块110X启动。回应于控制信号365，记忆体区块110X可启动且产生N位元数据305。在将记忆体区块110X启动之后，控制器660可将控制信号368提供至暂时储存器区块310以使暂时储存器区块310接收来自记忆体区块110X的N位元数据305且储存N位元数据305。在一个态样中，反向器620可通过使N位元数据305的状态反向来产生反向N位元数据625。控制器660可将控制信号665提供至记忆体区块110Y以使记忆体区块110Y接收且储存反向N位元数据625。在通过暂时储存器区块310储存N位元数据305且通过记忆体区块110Y储存反向N位元数据625之后，控制器660可将控制信号365提供至记忆体区块110X以使记忆体区块110X关闭或重置。在使记忆体区块110X关闭或重置之后，控制器660可将控制信号365提供至记忆体区块110X以将记忆体区块110X启动。回应于控制信号365，记忆体区块110X可启动且产生更新的N位元数据305。在一个方法中，不一致性侦测器650可比较来自记忆体区块110X的更新的N位元数据305及来自暂时储存器区块310的N位元数据315且决定N位元数据305中的不一致位元的第一数目。
在决定不一致位元的第一数目之后，控制器660可产生控制信号365、368、665以决定反向N位元数据628中的不一致位元或不同位元的第二数目。在一个方法中，在决定N位元数据305中的不一致位元的第一数目之后，控制器660可将控制信号665提供至记忆体区块110Y以使记忆体区块110Y输出反向N位元数据628，且将控制信号368提供至暂时储存器区块310以使暂时储存器区块310接收且储存来自记忆体区块110Y的反向N位元数据628。在通过暂时储存器区块310储存反向N位元数据628之后，反向器620可通过使更新的N位元数据305的状态反向来产生更新的反向N位元数据625。控制器660可提供控制信号665以使记忆体区块110Y储存来自反向器620的更新的反向N位元数据625。在一个方法中，不一致性侦测器650可比较来自记忆体区块110Y的更新的反向N位元数据628及通过对应于反向N位元数据628的暂时储存器区块310储存的N位元数据315，且决定反向N位元数据628的不一致位元的第二数目。
根据N位元数据305的不一致位元的第一数目及反向N位元数据628的不一致位元的第二数目，不一致性侦测器650可产生指示记忆体区块110X的不一致记忆体单元的数目的不一致性计数355。例如，不一致性侦测器650可决定或产生对应于第一数目与第二数目之间的差异的不一致性计数355。
控制器660可接收不一致性计数355，且将不一致性计数355与对应于记忆体区块110X的预定年龄或预定使用量(例如，超越一百万个启动序列)的预定临界数目进行比较。回应于决定不一致性计数355大于预定临界数目，控制器660可决定记忆体区块110X的老化程度已超过预定数目或已经使用超过预定数目。回应于决定不一致性计数355小于预定临界数目，控制器660可决定记忆体区块110X的老化程度尚未超过预定数目或尚未经使用超过预定数目。控制器660可重复上述过程以进一步测试或侦测记忆体区块110X的年龄或一致性。
有利地，记忆体年龄侦测器120B可基于记忆体区块110Y来决定记忆体区块110X的年龄或使用量的数目，以改良侦测不稳定的记忆体单元。在一个态样中，反向器620及记忆体区块110Y操作来对记忆体区块110X执行抗老化。通过决定i)N位元数据305中的不一致位元或不同位元的第一数目与ii)反向N位元数据628中的不一致位元或不同位元的第二数目之间的差异，产生一致或稳定位元的记忆体区块110X的记忆体单元即使老化亦可被侦测。
图7为根据一个实施例的不一致性侦测器650的图表。在一个态样中，除不一致性侦测器650包括暂存器710及减法器730之外，不一致性侦测器650类似于图4的不一致性侦测器350。因此，本文出于简洁的目的省略其重复部分的详细描述。
在一个方法中，N位元XOR门410、N位元OR门420、储存器区块430及计数器440可根据i)来自对应于N位元数据305的暂时储存器区块310的N位元数据315及ii)来自记忆体区块110X的更新的N位元数据305，以上文关于图4所描述的类似方式进行操作来产生第一计数数目438。然后，N位元XOR门410、N位元OR门420、储存器区块430，及计数器440可根据i)来自对应于反向N位元数据628的暂时储存器区块310的N位元数据315及ii)来自记忆体区块110Y的更新的反向N位元数据628，以上文关于图4所描述的类似方式进行操作来产生第二计数数目438。
在一些实施例中，暂存器710为储存来自计数器440的第一计数数目438的电路或组件。在一些实施例中，暂存器710可由具有本文所描述的暂存器710的相同功能的不同电路或不同组件替换。暂存器710可具有耦接至计数器440的输出的输入及耦接至减法器730的输入的输出。在此组态中，暂存器710可接收来自计数器440的第一计数数目438且储存第一计数数目438。此外，暂存器710可将所储存数目715提供至减法器730。
在一些实施例中，减法器730为自计数器440减去所储存数目715及第二计数数目438以产生不一致性计数355的电路或组件。在一些实施例中，减法器730可由具有本文所描述的减法器730的相同功能的不同电路或不同组件替换。在一个态样中，减法器730可决定所储存数目715(或第一计数数目)与第二计数数目438之间的差异，且根据所决定差异来产生指示记忆体区块110X的不一致记忆体单元的数目的不一致性计数355。减法器730可将不一致性计数355输出至控制器660，记忆体区块110X的年龄或使用量的数目可基于该不一致性计数加以决定。
有利地，记忆体年龄侦测器120B可基于记忆体区块110Y来决定记忆体区块110X的年龄或使用量的数目，以改良侦测不稳定的记忆体单元。在一个态样中，反向器620及记忆体区块110Y操作来对记忆体区块110X执行抗老化。通过决定i)N位元数据305中的不一致位元或不同位元的所储存数目715与ii)反向N位元数据628中的不一致位元或不同位元的第二计数数目438之间的差异，产生一致或稳定位元的记忆体区块110X的记忆体单元即使老化亦可经侦测。
图8是根据一些实施例的决定记忆体区块110X的年龄的方法800的流程图。方法800可通过图8的记忆体年龄侦测器120B的一或多个组件执行。在一些实施例中，方法800是通过其他实体执行。在一个态样中，方法800是周期性地(例如，每1000个启动操作)或回应于来自另一装置的请求而执行。在一些实施例中，方法800包括相较于图8中所示的更多、更少，或不同操作。
在操作810中，控制器660使第一记忆体区块110X在第一时间启动。当第一记忆体区块110X启动时，可能无输入数据被提供至记忆体区块110X。当启动时，第一记忆体区块110X可产生第一数据集(例如，N位元数据305)。在操作815中，在将第一记忆体区块110X启动之后，第一记忆体区块110X可将第一数据集(例如，N位元数据305)提供至暂时储存器区块310，且暂时储存器区块310可储存所接收的第一数据集(例如，N位元数据305)。在操作820中，控制器660可使或配置第二记忆体区块110Y以储存具有第一数据集(例如，N位元数据305)的反向状态的第一反向数据集。在操作825中，在通过暂时储存器区块310储存第一数据集(例如，N位元数据305)且通过第二记忆体区块110Y储存第一反向数据集之后，控制器660可使记忆体区块110X关闭或重置。
在操作830中，在将记忆体区块110X关闭之后，控制器660使记忆体区块110X在第一时间之后的第二时间启动。当记忆体区块110X启动时，可能无输入数据被提供至记忆体区块110X。当启动时，记忆体区块110X可产生第二数据集(例如，更新的N位元数据305)。在操作835中，不一致性侦测器650将第一数据集(例如，通过暂时储存器区块310储存的N位元数据315)与通过记忆体区块110X产生的第二数据集(例如，更新的N位元数据305)进行比较，且基于该比较来决定第一数据集(例如，通过暂时储存器区块310储存的N位元数据315)的不一致位元的第一数目。在一个方法中，不一致性侦测器650将第一数据集(通过暂时储存器区块310储存的N位元数据315)的每个位元与第二数据集(例如，更新的N位元数据315)的对应位元进行比较，且根据该比较决定不同位元或不一致位元的第一数目。
在操作840中，在决定不同位元的第一数目之后，第二记忆体区块110Y可将第一反向数据集(例如，反向N位元数据328)提供至暂时储存器区块310，且暂时储存器区块310可储存所接收的第一反向数据集(例如，反向N位元数据628)。在操作845中，第二记忆体区块110Y可储存具有第二数据集(例如，N位元数据305)的反向状态的第二反向数据集。在操作850中，在通过第二记忆体区块110Y储存第二反向数据集之后，不一致性侦测器650将通过暂时储存器区块310储存的第一反向数据集(例如，通过暂时储存器区块310储存的N位元数据315)与通过记忆体区块110Y储存的第二反向数据集(例如，反向N位元数据628)进行比较，且基于该比较来决定第一反向数据集(例如，通过暂时储存器区块310储存的N位元数据315)的不一致位元的第二数目。在一个方法中，不一致性侦测器650将第一反向数据集(通过暂时储存器区块310储存的N位元数据315)的每个位元与第二反向数据集(例如，更新的反向N位元数据628)的对应位元进行比较，且根据该比较决定不同位元或不一致位元的第二数目。
在操作855中，控制器660根据不同位元的第一数目及不同位元的第二数目决定记忆体区块110X的年龄。在一个方法中，控制器660通过获得第一数目与第二数目之间的差异来决定第三数目，且将第三数目与对应于记忆体区块110X的预定年龄或预定使用量(例如，超过一百万个启动序列)的预定临界数目进行比较。回应于决定第三数目大于预定临界数目，控制器660可决定记忆体区块110X的老化程度已超过预定数目或已经使用超过预定数目。回应于决定第三数目小于预定临界数目，控制器660可决定记忆体区块110X的老化程度尚未超过预定数目或尚未经使用超过预定数目。有利地，通过侦测决定i)N位元数据305中的不一致位元或不同位元的第一数目与ii)反向N位元数据628中的不一致位元或不同位元的第二数目之间的差异，产生一致或稳定位元的记忆体区块110X的记忆体单元即使老化亦可被侦测。
现参考图9，根据本揭示案的一些实施例，示出计算系统900的示例性方块图。计算系统900可由电路或布局设计者使用于集成电路设计。如本文所使用的“电路”为诸如电阻器、晶体管、开关、电池、电感，或用以用于实行所要的功能的其他类型的半导体装置的电性组件的互连。计算系统900包括主机装置905，该主机装置与记忆体装置910相关联。主机装置905可用以接收来自一或多个输入装置915的输入且将输出提供至一或多个输出装置920。主机装置905可用以分别经由适当的接口925A、925B及925C与记忆体装置910、输入装置915及输出装置920通讯。计算系统900可实行于各种计算装置中，这些计算装置诸如计算机(例如，桌上型计算机、膝上型计算机、服务器、数据中心等)、数字板、个人数字助理、移动装置、其他手持式或可携式装置，或适合于使用主机装置905来执行示意性设计及/或布局设计的任何其他计算单元。
输入装置915可包括诸如以下各者的各种输入技术中的任何输入技术：键盘、触控笔、触控屏幕、鼠标、轨迹球、小键盘、麦克风、语音辨识、运动辨识、远端控制器、输入端口、一或多个按钮、拨号盘、摇杆，及任何其他输入周边设备，该任何其他输入周边设备与主机装置905相关联且允许诸如使用者(例如，电路或布局设计者)的外部来源将信息(例如，数据)输入主机装置中且将指令发送至主机装置。类似地，输出装置920可包括各种输出技术诸如外部记忆体、列印机、扬声器、显示器、麦克风、发光二极管、头戴式耳机、视讯装置，及用以接收来自主机装置905的信息(例如，数据)的任何其他输出周边设置。输入至主机装置905中及/或自主机装置输出的“数据”可包括各种文本数据、电路数据、信号数据、半导体装置数据、图形数据、其组合，或适合于使用计算系统900处的其他类型的模拟及/或数字数据中的任何数据。
主机装置905包括一或多个处理单元/处理器或与一或多个处理单元/处理器相关联，该一或多个处理单元/处理器诸如中央处理单元(Central Processing Unit；CPU)核心930A～930N。CPU核心930A～930N可实行为特定应用集成电路(Application SpecificIntegrated Circuit；ASIC)、现场可规划门阵列(Field Programmable Gate Array；FPGA)，或任何其他类型的处理单元。CPU核心930A～930N中的每一个可用以执行用于运行主机装置905的一或多个应用程序的指令。在一些实施例中，用以运行一或多个应用程序的指令及数据可储存在记忆体装置910内。主机装置905亦可用以将运行一或多个应用程序的结果储存在记忆体装置910内。因而，主机装置905可用以请求记忆体装置910以执行各种操作。例如，主机装置905可请求记忆体装置910以读取数据、写入数据、更新或删除数据，且/或执行管理或其他操作。主机装置905可用以运行的一个此应用程序可为标准单元应用程序935。标准单元应用程序935可为可由主机装置905的使用者用来使用、创建，或修改电路的标准单元的计算机辅助设计或电子设计自动化软件套。在一些实施例中，用以执行或运行标准单元应用程序935的指令可储存在记忆体装置910内。标准单元应用程序935可由CPU核心930A～930N中一或多个使用来自记忆体装置910的与标准单元应用程序相关联的指令执行。在一个实例中，标准单元应用程序935允许使用者利用记忆体系统100的预产生示意性及/或布局设计或记忆体系统100的一部分来辅助集成电路设计。在集成电路的布局设计完成之后，多个集成电路例如包括记忆体系统100或记忆体系统100的一部分可通过制造设施根据布局设计制造。
仍然参考图9，记忆体装置910包括记忆体控制器940，该记忆体控制器用以自记忆体阵列945读取数据或将数据写入至该记忆体阵列。记忆体阵列945可包括各种挥发性及/或非挥发性记忆体。例如，在一些实施例中，记忆体阵列945可包括NAND快闪记忆体核心。在其他实施例中，记忆体阵列945可包括NOR快闪记忆体核心、静态随机存取记忆体(StaticRandom Access Memory；SRAM)核心、动态随机存取记忆体(Dynamic Random AccessMemory；DRAM)核心、磁阻随机存取记忆体(Magnetoresistive Random Access Memory；MRAM)核心、相变记忆体(Phase Change Memory；PCM)核心、电阻性随机存取记忆体(Resistive Random Access Memory；ReRAM)核心、3D XPoint记忆体核心、铁电随机存取记忆体(ferroelectric random-access memory；FeRAM)核心，及适合于使用在记忆体阵列中的其他类型的记忆体核心。记忆体阵列945内的记忆体可通过记忆体控制器940单独地且独立地控制。换言之，记忆体控制器940可用以单独地且独立地与记忆体阵列945内的每个记忆体通讯。通过与记忆体阵列945通讯，记忆体控制器940可用以回应于自主机装置905接收的指令而自记忆体阵列读取数据或将数据写入至记忆体阵列。尽管展示为记忆体装置910的一部分，但在一些实施例中，记忆体控制器940可为主机装置905的部分或计算系统900的另一组件的部分且与记忆体装置相关联。记忆体控制器940可实行为软件、硬件、固件，或其组合中的逻辑电路以执行本文所描述的功能。例如，在一些实施例中，记忆体控制器940可用以在接收来自主机装置905的请求后撷取储存在记忆体装置910的记忆体阵列945中的与标准单元应用程序935相关联的指令。
应理解，仅有计算系统900的一些组件在图9中示出且描述。然而，计算系统900可包括其他组件诸如各种电池及功率源、网络连接接口、路由器、开关、外部记忆体系统、控制器等。一般而言，计算系统900可包括在执行本文所描述的功能中需要可视为合意的各种硬件、软件，及/或固件组件中的任何硬件、软件，及/或固件组件。类似地，主机装置905、输入装置915、输出装置920，及记忆体装置910包括记忆体控制器940及记忆体阵列945可包括在执行本文所描述的功能中视要必要或全意的其他硬件、软件，及/或固件组件。
本描述的一个态样是关于记忆体系统。在一些实施例中，记忆体系统包括记忆体区块，该记忆体区块用以回应于第一启动操作而产生第一数据集且回应于第二启动操作而产生第二数据集。在一些实施例中，记忆体系统包括年龄侦测器，该年龄侦测器耦接至记忆体区块。在一些实施例中，年龄侦测器包括储存器区块，该储存器区块耦接至记忆体区块。年龄侦测器可用以储存来自记忆体区块的第一数据集。在一些实施例中，年龄侦测器包括不一致性侦测器，该不一致性侦测器耦接至记忆体区块及储存器区块。不一致性侦测器可用以比较第一数据集及第二数据集。在一些实施例中，年龄侦测器包括控制器，该控制器耦接至不一致性侦测器。控制器可用以基于比较决定记忆体区块的年龄。在一些实施例中，不一致性侦测器用以计数该第一数据集与该第二数据集之间的不同位元的一数目，且控制器用以根据不同位元的被计数的该数目决定该记忆体区块的该年龄。在一些实施例中，控制器用以比较不同位元的被计数的该数目及对应于该记忆体区块的一预定使用量的一临界数目，回应于不同位元的被计数的该数目高于该临界数目而决定该记忆体区块的老化程度超过该预定使用量，且回应于不同位元的被计数的该数目小于该临界数目而决定该记忆体区块的老化程度小于该预定使用量。在一些实施例中，记忆体系统，进一步包含反向器及另一记忆体区块。反向器耦接至该记忆体区块，该反向器用以通过使该第一数据集反向以产生一第一反向数据集，且通过使该第二数据集反向以产生一第二反向数据集。另一记忆体区块耦接至该反向器，该另一记忆体区块用以在一第一时间周期期间储存该第一反向数据集，且在一第二时间周期期间储存该第二反向数据集。在一些实施例中，不一致性侦测器用以计数该第一数据集与该第二数据集之间的不同位元的一第一数目，且计数该第一反向数据集与该第二反向数据集之间的不同位元的一第二数目。控制器用以根据该第一数目及该第二数目决定该记忆体区块的该年龄。在一些实施例中，不一致性侦测器用以决定该第一数目与该第二数目之间的差异的一第三数目。控制器用以比较该第三数目及对应于该记忆体区块的一预定使用量的一临界数目，回应于该第三数目高于该临界数目而决定该记忆体区块的老化程度超过该预定使用量，以及回应于该第三数目小于该临界数目而决定该记忆体区块的老化程度小于该预定使用量。在一些实施例中，记忆体区块及该储存器区块包括多个静态随机存取记忆体单元。在一些实施例中，记忆体区块包括多个静态随机存取记忆体单元，且储存器区块是多个非挥发性记忆体单元。
本描述的一个态样是关于决定记忆体区块的年龄的方法。在一些实施例中，操作记忆体的方法包括通过控制器在第一时间使记忆体区块启动。在一个态样中，记忆体区块回应于第一时间处的启动而产生第一数据集。在一些实施例中，方法包括通过控制器使储存器区块储存第一数据集。在一些实施例中，方法包括在储存器区块储存第一数据集之后通过控制器使记忆体区块将记忆体区块关闭。在一些实施例中，方法包括在将记忆体区块关闭之后，通过控制器在第一时间之后的第二时间使记忆体区块启动。在一个态样中，记忆体区块回应于第二时间处的启动而产生第二数据集。在一些实施例中，方法包括通过不一致性侦测器比较第一数据集及第二数据集。在一些实施例中，方法包括通过控制器基于比较决定记忆体区块的年龄。在一些实施例中，方法进一步包含：通过该不一致性侦测器计数该第一数据集与该第二数据集之间的不同位元的一数目，其中基于该比较通过该控制器决定该记忆体区块的该年龄包括：根据不同位元的被计数的该数目，通过该控制器决定该记忆体区块的该年龄。在一些实施例中，根据不同位元的被计数的该数目，通过该控制器决定该记忆体区块的该年龄包括：通过该控制器比较不同位元的被计数的该数目及对应于该记忆体区块的一预定使用量的一临界数目，回应于不同位元的被计数的该数目高于该临界数目，通过该控制器决定该记忆体区块的老化程度超过该预定使用量，及回应于不同位元的被计数的该数目小于该临界数目，通过该控制器决定该记忆体区块的老化程度小于该预定使用量。在一些实施例中，方法进一步包含：通过一反向器反向该第一数据集以产生一第一反向数据集；通过该控制器使另一记忆体区块储存该第一反向数据集；通过该控制器使该储存器区块储存该第一反向数据集；通过该反向器反向该第二数据集以产生一第二反向数据集；以及通过该控制器使该另一记忆体区块储存该第二反向数据集。在一些实施例中，方法进一步包含：通过该不一致性侦测器计数该第一数据集与该第二数据集之间的不同位元的一第一数目，及通过该不一致性侦测器计数该第一反向数据集与该第二反向数据集之间的不同位元的一第二数目，其中通过该控制器基于该比较来决定该记忆体区块的该年龄包括：根据该第一数目及该第二数目，通过该控制器决定该记忆体区块的该年龄。在一些实施例中，方法进一步包含：通过该不一致性侦测器决定该第一数目与该第二数目之间的差异的一第三数目，其中根据该第一数目及该第二数目，通过该控制器决定该记忆体区块的该年龄包括：通过该控制器比较该第三数目与对应于该记忆体区块的一预定使用量的一临界数目，回应于该第三数目高于该临界数目，通过该控制器决定该记忆体区块的老化程度超过该预定使用量，及回应于该第三数目小于该临界数目，通过该控制器决定该记忆体区块的老化程度小于该预定使用量。在一些实施例中，记忆体区块及该储存器区块包括多个静态随机存取记忆体单元。在一些实施例中，记忆体区块包括多个静态随机存取记忆体单元，且储存器区块包括多个非挥发性记忆体单元。
本描述的一个态样是关于记忆体系统。在一些实施例中，记忆体系统包括第一记忆体区块，该第一记忆体区块用以回应于第一启动操作而产生第一数据集且回应于第二启动操作而产生第二数据集。在一些实施例中，记忆体系统包括第二记忆体区块，该第二记忆体区块用以储存具有第一数据集的反向状态的第一反向数据集且储存具有第二数据集的反向状态的第二反向数据集。在一些实施例中，记忆体系统包括年龄侦测器，该年龄侦测器耦接至第一记忆体区块及第二记忆体区块。年龄侦测器可用以基于第一数据集、第二数据集、第一反向数据集，及第二反向数据集来决定第一记忆体区块的年龄。在一些实施例中，年龄侦测器用以决定第一数据集与第二数据集之间的不同位元的第一数目、决定第一反向数据集与第二反向数据集之间的不同位元的第二数目，且根据第一数目及第二数目决定第一记忆体区块的年龄。在一些实施例中，年龄侦测器用以通过决定第一数目与第二数目之间的不同位元的第三数目、将第三数目与预定临界数目进行比较，且根据比较决定第一记忆体区块的年龄来根据第一数目及第二数目决定第一记忆体区块的年龄。在一些实施例中，年龄侦测器用以：决定该第一数据集与该第二数据集之间的不同位元的一第一数目，决定该第一反向数据集与该第二反向数据集之间的不同位元的一第二数目，且根据该第一数目及该第二数目决定该第一记忆体区块的该年龄。在一些实施例中，年龄侦测器用以通过以下操作根据该第一数目及该第二数目决定该第一记忆体区块的该年龄：决定该第一数目与该第二数目之间的不同位元的一第三数目，比较该第三数目与一预定临界数目，及根据该比较决定该第一记忆体区块的该年龄。在一些实施例中，记忆体区块包括多个静态随机存取记忆体单元。
前述内容概述若干实施例的特征，使得熟悉此项技术者可更好地理解本揭示案的态样。熟悉此项技术者应了解，他们可容易地使用本揭示案作为设计或修改用于实行本文介绍的实施例的相同目的及/或达成相同优点的其他处理及结构的基础。熟悉此项技术者亦应认识到，此类等效构造不断开本揭示案的精神及范畴，且他们可在不断开本揭示案的精神及范畴的情况下在本文中做出各种变化、置换，及变更。

Claims (10)

1.一种记忆体系统，其特征在于，包含：
一记忆体区块，用以：
回应于一第一启动操作而产生一第一数据集，且
回应于一第二启动操作而产生一第二数据集；以及
一年龄侦测器，耦接至该记忆体区块，该年龄侦测器包括：
一储存器区块，耦接至该记忆体区块，该储存器区块用以储存来自该记忆体区块的该第一数据集；
一不一致性侦测器，耦接至该记忆体区块及该储存器区块，该不一致性侦测器用以比较该第一数据集及该第二数据集；及
一控制器，耦接至该不一致性侦测器，该控制器用以基于该比较决定该记忆体区块的一年龄。
2.如权利要求1所述的记忆体系统，其特征在于，
其中该不一致性侦测器用以计数该第一数据集与该第二数据集之间的不同位元的一数目，且
其中该控制器用以根据不同位元的被计数的该数目决定该记忆体区块的该年龄。
3.如权利要求1所述的记忆体系统，其特征在于，进一步包含：
一反向器，耦接至该记忆体区块，该反向器用以：
通过使该第一数据集反向以产生一第一反向数据集，且
通过使该第二数据集反向以产生一第二反向数据集；以及
另一记忆体区块，耦接至该反向器，该另一记忆体区块用以：
在一第一时间周期期间储存该第一反向数据集，且
在一第二时间周期期间储存该第二反向数据集。
4.如权利要求3所述的记忆体系统，其特征在于，
其中该不一致性侦测器用以：
计数该第一数据集与该第二数据集之间的不同位元的一第一数目，且
计数该第一反向数据集与该第二反向数据集之间的不同位元的一第二数目，且
其中该控制器用以根据该第一数目及该第二数目决定该记忆体区块的该年龄。
5.一种操作记忆体的方法，其特征在于，包含：
通过一控制器在一第一时间使一记忆体区块启动，其中该记忆体区块回应于该第一时间处的启动而产生一第一数据集；
通过该控制器使一储存器区块储存该第一数据集；
在该储存器区块储存该第一数据集之后通过该控制器使该记忆体区块关闭；
在将该记忆体区块关闭之后通过该控制器在一第二时间使该记忆体区块启动，其中该记忆体区块回应于该第二时间处的启动操作而产生一第二数据集；
通过一不一致性侦测器比较该第一数据集及该第二数据集；以及
基于该比较通过该控制器决定该记忆体区块的一年龄。
6.如权利要求5所述的方法，其特征在于，进一步包含：
通过该不一致性侦测器计数该第一数据集与该第二数据集之间的不同位元的一数目，
其中基于该比较通过该控制器决定该记忆体区块的该年龄包括：根据不同位元的被计数的该数目，通过该控制器决定该记忆体区块的该年龄。
7.如权利要求5所述的方法，其特征在于，进一步包含：
通过一反向器反向该第一数据集以产生一第一反向数据集；
通过该控制器使另一记忆体区块储存该第一反向数据集；
通过该控制器使该储存器区块储存该第一反向数据集；
通过该反向器反向该第二数据集以产生一第二反向数据集；以及
通过该控制器使该另一记忆体区块储存该第二反向数据集。
8.如权利要求7所述的方法，其特征在于，进一步包含：
通过该不一致性侦测器计数该第一数据集与该第二数据集之间的不同位元的一第一数目，及
通过该不一致性侦测器计数该第一反向数据集与该第二反向数据集之间的不同位元的一第二数目，
其中通过该控制器基于该比较来决定该记忆体区块的该年龄包括：根据该第一数目及该第二数目，通过该控制器决定该记忆体区块的该年龄。
9.一种记忆体系统，其特征在于，包含：
一第一记忆体区块，用以：
回应于一第一启动操作而产生一第一数据集，且
回应于一第二启动操作而产生一第二数据集；
一第二记忆体区块，用以：
储存具有该第一数据集的多个反向状态的一第一反向数据集，且
储存具有该第二数据集的多个反向状态的一第二反向数据集；以及
一年龄侦测器，耦接至该第一记忆体区块及该第二记忆体区块，该年龄侦测器用以基于该第一数据集、该第二数据集、该第一反向数据集及该第二反向数据集来决定该第一记忆体区块的一年龄。
10.如权利要求9所述的记忆体系统，其特征在于，该年龄侦测器用以：
决定该第一数据集与该第二数据集之间的不同位元的一第一数目，
决定该第一反向数据集与该第二反向数据集之间的不同位元的一第二数目，且
根据该第一数目及该第二数目决定该第一记忆体区块的该年龄。
CN202110199098.8A 2020-06-12 2021-02-22 记忆体系统及操作记忆体的方法 Active CN113270129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/900,691 2020-06-12
US16/900,691 US11301343B2 (en) 2020-06-12 2020-06-12 Memory block age detection

Publications (2)

Publication Number Publication Date
CN113270129A true CN113270129A (zh) 2021-08-17
CN113270129B CN113270129B (zh) 2024-05-28

Family

ID=77228146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110199098.8A Active CN113270129B (zh) 2020-06-12 2021-02-22 记忆体系统及操作记忆体的方法

Country Status (3)

Country Link
US (3) US11301343B2 (zh)
CN (1) CN113270129B (zh)
TW (1) TWI763317B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11301343B2 (en) * 2020-06-12 2022-04-12 Taiwan Semiconductor Manufacturing Company Limited Memory block age detection

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003331596A (ja) * 2002-05-09 2003-11-21 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその記憶データ書き込み・読み出し方法
CN1545035A (zh) * 2003-05-09 2004-11-10 威盛电子股份有限公司 减少快取储存器电力使用损耗的方法及其系统
US20060190778A1 (en) * 2005-02-23 2006-08-24 Texas Instruments Incorporated Method for reducing SRAM test time by applying power-up state knowledge
US20070109856A1 (en) * 2005-11-08 2007-05-17 Stmicroelectronics S.R.I Method of managing fails in a non-volatile memory device and relative memory device
TW200809865A (en) * 2006-06-30 2008-02-16 Sandisk Corp Partial page fail bit detection in flash memory devices
US20080162786A1 (en) * 2007-01-03 2008-07-03 Ca Shanmuganathan Flash memory wear leveling system and method
CN101421792A (zh) * 2006-04-13 2009-04-29 Nxp股份有限公司 半导体器件标识符产生方法以及半导体器件
US20110199845A1 (en) * 2010-02-12 2011-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Redundancy circuits and operating methods thereof
KR20130084901A (ko) * 2012-01-18 2013-07-26 삼성전자주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 리드 방법
US20140068384A1 (en) * 2012-09-04 2014-03-06 Samsung Electronics Co., Ltd. Flash memory system having abnormal wordline detector and abnormal wordline detection method
US20150113354A1 (en) * 2013-10-17 2015-04-23 Lsi Corporation Generating soft decoding information for flash memory error correction using hard decision patterns
KR20150074655A (ko) * 2013-12-24 2015-07-02 에스케이하이닉스 주식회사 메모리 시스템
CN106328208A (zh) * 2015-07-02 2017-01-11 爱思开海力士有限公司 半导体器件及其操作方法
CN108595345A (zh) * 2012-07-25 2018-09-28 慧荣科技股份有限公司 管理闪存中所储存的数据的方法及相关记忆装置与控制器
CN110036527A (zh) * 2016-12-05 2019-07-19 三星Sdi株式会社 用于电池系统的控制单元
CN110262849A (zh) * 2019-06-10 2019-09-20 努比亚技术有限公司 应用启动方法、可穿戴设备及计算机可读存储介质
US20190325981A1 (en) * 2018-04-19 2019-10-24 Silicon Motion, Inc. Data storage apparatus and method for preventing data error using the same
US20200110660A1 (en) * 2018-10-03 2020-04-09 Micron Technology, Inc. Copy-back operations in a memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7000159B2 (en) * 2003-03-10 2006-02-14 Dell Products L.P. System and method for testing memory
EP2024839B1 (en) * 2006-05-15 2014-07-02 SanDisk Technologies Inc. Non-volatile memory system with end of life calculation
EP2069939B1 (en) * 2006-09-28 2013-01-02 SanDisk Technologies Inc. End of life recovery and resizing of memory cards
US10147499B1 (en) * 2016-06-06 2018-12-04 Apple Inc. Memory power-up testing system
US11301343B2 (en) * 2020-06-12 2022-04-12 Taiwan Semiconductor Manufacturing Company Limited Memory block age detection

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003331596A (ja) * 2002-05-09 2003-11-21 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその記憶データ書き込み・読み出し方法
CN1545035A (zh) * 2003-05-09 2004-11-10 威盛电子股份有限公司 减少快取储存器电力使用损耗的方法及其系统
US20060190778A1 (en) * 2005-02-23 2006-08-24 Texas Instruments Incorporated Method for reducing SRAM test time by applying power-up state knowledge
US20070109856A1 (en) * 2005-11-08 2007-05-17 Stmicroelectronics S.R.I Method of managing fails in a non-volatile memory device and relative memory device
CN101421792A (zh) * 2006-04-13 2009-04-29 Nxp股份有限公司 半导体器件标识符产生方法以及半导体器件
TW200809865A (en) * 2006-06-30 2008-02-16 Sandisk Corp Partial page fail bit detection in flash memory devices
US20080162786A1 (en) * 2007-01-03 2008-07-03 Ca Shanmuganathan Flash memory wear leveling system and method
US20110199845A1 (en) * 2010-02-12 2011-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Redundancy circuits and operating methods thereof
KR20130084901A (ko) * 2012-01-18 2013-07-26 삼성전자주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 리드 방법
CN108595345A (zh) * 2012-07-25 2018-09-28 慧荣科技股份有限公司 管理闪存中所储存的数据的方法及相关记忆装置与控制器
US20140068384A1 (en) * 2012-09-04 2014-03-06 Samsung Electronics Co., Ltd. Flash memory system having abnormal wordline detector and abnormal wordline detection method
US20150113354A1 (en) * 2013-10-17 2015-04-23 Lsi Corporation Generating soft decoding information for flash memory error correction using hard decision patterns
KR20150074655A (ko) * 2013-12-24 2015-07-02 에스케이하이닉스 주식회사 메모리 시스템
CN106328208A (zh) * 2015-07-02 2017-01-11 爱思开海力士有限公司 半导体器件及其操作方法
CN110036527A (zh) * 2016-12-05 2019-07-19 三星Sdi株式会社 用于电池系统的控制单元
US20190325981A1 (en) * 2018-04-19 2019-10-24 Silicon Motion, Inc. Data storage apparatus and method for preventing data error using the same
US20200110660A1 (en) * 2018-10-03 2020-04-09 Micron Technology, Inc. Copy-back operations in a memory device
CN110262849A (zh) * 2019-06-10 2019-09-20 努比亚技术有限公司 应用启动方法、可穿戴设备及计算机可读存储介质

Also Published As

Publication number Publication date
CN113270129B (zh) 2024-05-28
TWI763317B (zh) 2022-05-01
US20220229750A1 (en) 2022-07-21
US20210390008A1 (en) 2021-12-16
US11301343B2 (en) 2022-04-12
US20230333949A1 (en) 2023-10-19
US11720458B2 (en) 2023-08-08
TW202201416A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
US11984164B2 (en) Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
TW202015050A (zh) 記憶體裝置、對記憶體裝置中的記憶體胞元執行寫入操作的方法、電子裝置
US20230377614A1 (en) Series of parallel sensing operations for multi-level cells
US20230333949A1 (en) Memory block age detection
US11776595B2 (en) Memory device with source line control
Yin et al. A homogeneous processing fabric for matrix-vector multiplication and associative search using ferroelectric time-domain compute-in-memory
US20220334842A1 (en) Power efficient multi-bit storage system
US12057177B2 (en) Bias control for memory cells with multiple gate electrodes
US20230178122A1 (en) Low power wake up for memory
US11972826B2 (en) System and method for extending lifetime of memory device
CN219716476U (zh) 存储器装置及存储器电路装置
TWI850912B (zh) 記憶體電路裝置及其操作方法
US20230260558A1 (en) Memory device with reset voltage control
US20240038294A1 (en) Programming and reading circuit for dynamic random access memory
CN112927738B (zh) 基于非易失器件的电路和电荷域存内计算方法
US20240355398A1 (en) Bias control for memory cells with multiple gate electrodes
Compute-in-Memory A Homogeneous Processing Fabric for Matrix-Vector Multiplication and Associative Search Using Ferroelectric Time-Domain Compute-in-Memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant