CN113258798A - 整流器触发技术 - Google Patents

整流器触发技术 Download PDF

Info

Publication number
CN113258798A
CN113258798A CN202110150747.5A CN202110150747A CN113258798A CN 113258798 A CN113258798 A CN 113258798A CN 202110150747 A CN202110150747 A CN 202110150747A CN 113258798 A CN113258798 A CN 113258798A
Authority
CN
China
Prior art keywords
rectifier
circuit
capacitor
diode
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110150747.5A
Other languages
English (en)
Inventor
塞沙基里·拉奥·博吉
法布瑞思·布朗克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
ARM Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Ltd filed Critical ARM Ltd
Publication of CN113258798A publication Critical patent/CN113258798A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/1555—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Rectifiers (AREA)

Abstract

本公开涉及一种整流器触发技术。本文描述的各种实施方式涉及具有开关电路的设备，所述开关电路在被触发时提供整流电压。所述设备可以包括与电荷存储电路串联耦合的二极管电路。二极管电路和电荷存储电路可以工作以触发开关电路。二极管电路可以包括一个或多个二极管，并且电荷存储电路可以包括至少一个电荷存储组件。

Description

整流器触发技术
技术领域
本公开涉及一种整流器触发技术。
背景技术
本部分旨在提供与理解本文所述的各种技术有关的信息。正如本部分标题所暗示的，这是对现有技术的讨论，绝不应暗示它是现有技术。通常，相关技术可以被认为或可以不被认为是现有技术。因此应当理解，本部分中的任何陈述均应以此为准，而不应视为对现有技术的任何一种认可。
在一些电子架构中，静电放电(ESD)可以指集成电路(IC)中带电组件之间的电涌。在一些场景中，ESD可能通过电接触发生，这可能导致ESD引起的缺陷(例如，电短路、介电击穿等)。小规模的ESD事件可能会导致对高度敏感的电子组件和设备的损坏，当遭受错误的ESD电流和/或电压浪涌时，它们可能会遭受永久性损坏。为了应对ESD，电子设备设计人员和制造商已尝试在各种制造步骤中在IC和静电防护实践中建立特定的保护电路。这样，可以针对特定技术和设计约束来优化或调谐常规的ESD保护电路。不幸的是，在远离工作电压水平时，ESD保护设备(带有ESD触发电压和保持电压)的措施可能相对无效。因此，需要改进ESD保护电路的布局和设计。
发明内容
根据本公开的一个方面，提供了一种设备，包括：在触发时提供整流电压的开关电路；以及与电荷存储电路串联耦合的二极管电路，其中所述二极管电路和所述电荷存储电路工作以触发所述开关电路。
根据本公开的另一个方面，提供了一种触发式整流器，包括：第一级，具有在触发时提供整流电压的整流器；第二级，具有通过从所述整流器拉取二极管和电容器电流来触发所述整流器的二极管和电容器；以及第三级，在标准工作条件下偏置所述电容器，并且在静电放电ESD期间和断电模式期间释放所存储的电荷。
根据本公开的又一个方面，提供了一种方法，包括：在焊盘和地之间耦合整流器；串联耦合电容器和多个二极管；将所述二极管和所述电容器耦合到整流器；以及触发所述整流器以提供整流电压。
附图说明
本文参考附图描述了各种技术的实施方式。然而，应当理解，附图仅示出了本文描述的各种实施方式，并且并不意味着限制本文描述的各种技术的实施方式。
图1A-1B示出了根据本文所述的各种实施方式的整流器电路的各种图解。
图2至图4示出了根据本文所述的各种实施方式的具有放电控制的整流器电路的各种图解。
图5示出了根据本文所述的各种实施方式的用于提供整流器触发电路的方法的过程流程图。
具体实施方式
本文描述的各种实施方式指的是整流器触发方案和技术。例如，本文描述的各种方案和技术可以提供一种电容器耦合(CC)二极管触发(DT)的可控硅整流器(SCR)，其有效地实现优化的触发电路，从而使SCR成为高效的静电放电(ESD)保护设备，以在芯片级支持和保护集成电路(IC)免受ESD浪涌的影响。在一些实施方式中，CC-DT-SCR可以具有有利的面积和泄漏益处，以及在过度的噪声和闩锁(LU)注入下对误触发的敏感性较低。本文所述的各种实施方式可以提供各种有用的触发方案和技术，以增加对各种噪声和闩锁(LU)条件的抗扰性，同时保持其ESD性能。
本文将参考图1A-5详细描述整流器触发方案和技术的各种实施方式。
图1A-1B示出了根据本文所述的各种实施方式的整流器电路102的各种图解。特别地，图1A示出了具有硅控整流器(SCR)电路110A的整流器电路102A的图解100A，并且图1B示出了具有电流触发的钳位(CTC)电路110B的钳位电路102B的另一图解100B。SCR110A和CTC110B可以用各种类型的开关配置来实现，这些开关配置在被二极管电容器结构(DT/CC)触发时提供整流电压。
在各种实施方式中，整流器电路102可以被实现为具有各种集成电路(IC)组件的系统或设备，该集成电路或组件被布置并耦合在一起以作为物理提供电路设计和相关的结构的部分的组装或组合。在一些情况下，将整流器电路102设计、提供和构建为集成系统或设备的方法可以涉及使用本文所述的各种IC电路组件，以实现与之相关联的各种整流器触发方案和技术。而且，整流器电路102可以与计算电路和相关组件集成在单个芯片上，并且整流器电路102可以实现在用于电子、移动和物联网(IoT)应用且包括传感器节点的嵌入式系统中。
在各种实施方式中，整流器电路102可以用于通过改进的触发电路来改进静电放电(ESD)保护，该触发电路在ESD下提供较低的触发电压，同时当IC电源接通时通过具有较高的触发电压而保持针对误触发性的高抗扰性。因此，整流器电路102可以被称为具有暴露于在焊盘(PAD)处提供的焊盘电压的整流器(或晶闸管)的整流器触发电路。在各种情况下，整流器(或晶闸管)可以利用由触发电流控制的任何类型的开关电路来实现。此外，整流器可以被称为具有可以用作开关结构的任何类型的电流触发的钳位电路的触发式整流器。
同样，在一些实施方式中，整流器电路102可以被称为电容器耦合(CC)二极管触发的(DT)可控硅整流器(SCR)电路，其可以用于静电放电(ESD)保护。SCR可以被称为具有带有交错的PNP和NPN器件的PNPN结构的晶闸管。同样，在正常的IC工作期间，ESD保护也应该是不可见的，并且CC-DT-SCR可以工作以通过相当低的阻抗吸收ESD电流，从而将ESD事件期间的任何电压聚集最小化。因此，CC-DT-SCR可以工作以“整流”在ESD条件下聚集的电压，并且CC-DT-SCR在正常工作条件下可以不与外部电路交互。无论如何，通过将耦合电容器(CC/C1)集成到触发电路路径(二极管+电容器)中，CC-DT-SCR可以允许改进的ESD保护效率，并且具有优化的低触发电压，同时当电源开启或导通时提高触发电压。因此，在正常工作条件期间，以及在某些测试条件下发生电压过冲的情况下，CC-DT-SCR可以提供针对误触发的改进的抗扰性。
如图1A所示，整流器电路102A包括在被触发时提供整流电压并在被触发时提供长欧姆路径的开关电路110A。而且，整流器电路102可以包括与电荷存储电路(CC)114串联耦合的二极管电路(DT)112A，所述电荷存储电路可以工作以触发开关电路110A。在各种实施方式中，整流器电路102可以指适于提供静电放电(ESD)保护的任何类型的开关电路，例如整流器或晶闸管。
在一些情况下，开关电路(SCR)110A可以耦合到焊盘(PAD)，从而暴露于焊盘电压，其中，开关电路(SCR)110A可以被配置为当由二极管电路(DT)112A触发时限制施加到整流电压的电压。如图1A所示，开关电路(SCR)110A可以被实现为具有一个或多个双极结型晶体管(BJT)的可控硅整流器(SCR)。在一些实施方式中，BJT可以包括第一BJT(PNP)和第二BJT(NPN)，其中第一BJT(PNP)可以指基于PNP的BJT，并且第二BJT(NPN)可以指基于NPN的BJT。第一BJT(PNP)的基极端子可以在节点(n1)处耦合到第一电阻器(R1)，并且第一BJT(PNP)可以耦合在焊盘(PAD)和节点(n2)处的第二电阻器(R2)之间。第二BJT(NPN)的基极端子可以耦合到节点(n2)，并且，第二BJT(NPN)可以耦合在节点(n1)和节点(n4)处的地(DVSS)之间。电阻器R1和R2可以不是实际的电阻器，因此R1和R2可以指提供对SCR结构内的内部n1和n2网络的访问的阱(WELL)层的固有寄生电阻。如本文下面参考图1B所述，整流器电路102可以用各种类型的开关配置来实现，当由二极管112A和电容器114的二极管-电容器结构触发时，整流器电路102可以提供整流电压。
在一些情况下，二极管电路(DT)112A可以指具有一个或多个二极管(例如D1，D2，D3)的二极管触发(DT)电路，这些二极管一起串联耦合在开关电路(SCR)110A和电荷存储电路(CC)114之间。如图1A所示，二极管触发电路(DT)112A可以包括任意数量的二极管，例如第一二极管(D1)、第二二极管(D2)和第三二极管(D3)，这些二极管串联耦合在具有电阻器(R1)的网络n1和节点n3处的电荷存储电路(CC)114之间。可以将二极管的数量调整(或调谐)到预期的触发电压，该触发电压可以小于或大于图1A-1B所示的二极管的数量。而且，电荷存储电路(CC)114可以包括一个或多个电容器(例如，C1)，该电容器可以被称为耦合电容器(CC)，耦合在二极管电路(DT)112A和节点(n4)处的地(DVSS)之间。如本文下面参考图2至图4所描述的，可以利用可由放电控制电路提供的控制电压(Vc)偏置耦合电容器(CC/C1)114。在这种情况下，整流器电路102可以包括放电控制电路，放电控制电路耦合到布置在二极管电路(DT)112A和电荷存储电路(CC/C1)114之间的节点(n3)，并且，放电控制电路可以被配置为在标准(或正常)工作条件下偏置电荷存储电路(CC/C1)114，并在断电模式下和多次静电放电(ESD)之间释放电容器(C1)中存储的电压。
如本文中所描述，整流器电路102A可以被配置为作为触发式整流器工作，其第一级带有在触发时提供整流电压的SCR 110A。整流器电路102A包括第二级，第二级具有通过从SCR 110A拉取二极管和电容器电流来触发SCR 110A的电容器(C1)和多个二极管(D1，D2，D3)。在一些情况下，如图1A所示，二极管(D1，D2，D3)与电容器(C1)一起可以被配置为形成耦合到SCR 110A的第一BJT(PNP)的PNP基极端子的触发支路(即二极管+电容器)。因此，该二极管电容器触发支路可以耦合至SCR 110A的栅极端子，从而触发SCR 102A。
在一些情况下，整流器电路系统102A可以包括一个或多个电阻器，包括例如第一电阻器(R1)和第二电阻器(R2)，其中第一电阻器(R1)耦合在二极管电路(DT)112A和节点(n1)处的开关电路(SCR)110A之间，并且第二电阻器(R2)耦合在节点(n2)处的开关电路(SCR)110A和地(DVSS)之间。在一些情况下，电阻器(R1，R2)可以是内置在SCR结构中的本地电阻器，例如作为寄生阱电阻器，用于访问BJT器件(PNP，NPN)的寄生端子从而形成晶闸管结构，该晶闸管结构可以称为SCR。
图1B示出了具有电流触发的钳位(CTC)电路110B作为另一种类型的触发式整流器的整流器电路102B的图解100B。图1B的整流器电路102B可具有与图1A中的整流器电路102A相似范围和特征以及相似的工作表现和特性的类似组件。在这种情况下，CTC 110B可以作为ESD钳位工作。
如图1B所示，开关电路(CTC)110B可以实现为具有各种逻辑器件的整流器(或晶闸管)，这些逻辑器件被布置和配置为提供电流触发的钳位。这样，开关电路(CTC)110B可以指的是电流触发的钳位电路，该钳位电路从焊盘(PAD)接收焊盘电压，并在被来自具有数量为(N)的二极管(D1、D2、……、DN)的二极管电路(DT)112B的触发信号触发时提供整流后的电压。在一些情况下，二极管(D1、D2、……、DN)可以串联耦合在开关电路(CTC)110B和电容器电路(CC)114之间，电容器电路(CC)114包括耦合在二极管(D1、D2、……、DN)和地(DVSS)之间的至少一个电容器(C1)。
在一些实施方式中，开关电路(CTC)110B可以耦合到焊盘(PAD)并暴露于焊盘电压，并且开关电路(CTC)110B可以被配置为在由二极管(D1、D2、……、DN)触发时限制施加到整流电压的电压。如图1B所示，CTC 110B可以耦合到二极管堆叠中的第一个二极管(D1)，并且耦合电容器(CC/C1)可以耦合至节点(n3)处的二极管堆叠中的最后一个二极管(DN)。此外，如本文所述，整流器电路102、102B可以通过各种类型的开关配置来实现，这些开关配置在由二极管(D1、D2、……、DN)和耦合电容器(CC/C1)触发时提供整流电压。
如本文所述，整流器电路102B可以被配置为作为具有第一级的触发式整流器工作，第一级具有在被触发时提供整流电压的CTC 110B。整流器电路102B包括第二级，第二级具有通过从CTC 110B拉取二极管和电容器电流来触发CTC 110B的电容器(CC/C1)和多个二极管(D1、D2、……、DN)。在一些情况下，如图1B所示，二极管(D1、D2、……、DN)与耦合电容器(CC/C1)一起配置为形成触发支路(即，二极管+电容器)，该触发支路耦合到电容器CTC110B。因此，该二极管电容器触发支路可以耦合到CTC 110B的栅极端子，从而在ESD事件期间触发CTC 110B。
如本文下面参考图2至图4所述，可以利用由放电控制电路提供的控制电压(Vc)偏置耦合电容器(CC/C1)114。在这种情况下，整流器电路102B可以包括放电控制电路，放电控制电路耦合至布置在二极管电路(DT)112B和电容器(CC/C1)114之间的节点(n3)，并且，放电控制电路可以被配置为在标准工作条件下偏置电容器(CC/C1)114，并在断电模式下和多次静电放电(ESD)之间释放电容器(C1)中存储的电压。
图2至图4示出了根据本文所述的一些实施方式的具有放电控制的整流器电路的各种图解。特别地，图2示出了具有放电控制电路220的整流器电路202的图解200，图3示出了具有放电控制电路320的整流器电路302的图解300，并且图4示出了具有放电控制电路420的整流器电路402的图解400。在一些情况下，图2至图4的整流器电路202、302、402可包括CC-DT-SCR电路102A以及如上文在图1A中先前所述具有类似范围、特征、表现和特性的各种组件。在其他情况下，图1B的CTC电路102B可以在图2至图4的整流器电路202、302、402中用于ESD事件期间的ESD保护。
例如，如图2所示，整流器电路202可以包括具有第一级和第二级的CC-DT-SCR电路102，其中第一级具有在触发时提供整流电压的整流器，第二级具有通过从整流器中拉取二极管和电容器电流来触发整流器的二极管和电容器。同样，如图2所示，整流器电路202可包括作为第三级的放电控制电路220，该放电控制电路220在标准工作条件下偏置电容器(在CC-DT-SCR 102中)，并在断电模式下和多次静电放电(ESD)之间释放所存储的电荷。如本文所述，整流器(在CC-DT-SCR 102中)从焊盘(PAD)接收焊盘电压，并且当被二极管(在CC-DT-SCR 102中)触发时提供整流电压。整流器(在CC-DT-SCR 102中)可以指任何类型的电流触发的钳位电路，而且，二极管串联耦合在整流器和电容器之间，电容器耦合在二极管和地之间。
在一些情况下，第一级耦合到第二级，并且第三级与电容器并联耦合。第三级被配置为作为放电控制电路220工作，放电控制电路220在标准工作条件下偏置电容器，并在断电模式下和多次静电放电(ESD)之间释放所存储的电荷。参考第三级，放电控制电路220可以具有各种逻辑电路，包括第一反相器(Inv1)和第二反相器(Inv2)，它们被配置为提供控制电压(Vc)，控制电压可用于在标准工作条件下在静电放电(ESD)期间将电容器(在CC-DT-SCR 102中)偏置在DVDD电平和/或在断电模式下和多次静电放电(ESD)之间将电容器(在CC-DT-SCR 102中)偏置在零电平。如图2所示，第一反相器(Inv1)包括串联耦合在电源(DVDD)和节点(n4)处的地(DVSS)之间的晶体管(P1，N1)，第二反相器(Inv2)包括串联耦合在焊盘电压(padr)和节点(n4)处的地(DVSS)之间的晶体管(P2，N2)。而且，第一反相器(Inv1)的晶体管(P1，N1)的栅极耦合到第二反相器(Inv2)的输出(Out_1)，并且控制电压(Vc)取自位于晶体管(P1，N1)之间的节点处的第一反相器(Inv1)的输出。而且，第二反相器(Inv2)的晶体管(P2，N2)的栅极可以耦合至第二反相器(Inv2)的Tie-Hi输入(例如，从电源取得的逻辑1)，并且输出电压(Out_1)取自位于晶体管(P2，N2)之间的节点处的第二反相器(Inv2)的输出。
在一些实施方式中，晶体管(P1、P2)可以指的是p型金属氧化物半导体(PMOS)晶体管，并且晶体管(Nl、N2)可以指的是n型MOS(NMOS)晶体管。但是，在其他实施方式中，可以使用各种其他类型的晶体管配置来提供类似的功能。
如本文中所述，整流器电路102可以被配置为作为具有第一级的触发式整流器(CC-DT-SCR)工作，第一级具有在触发时提供整流电压的SCR。整流器电路102包括第二级，第二级具有通过从SCR拉取二极管和电容器电流来触发SCR的二极管(DT)和耦合电容器(CC)。在图2中，整流器电路202包括作为第三级的放电控制电路220，第三级在标准(即，正常)工作条件下偏置耦合电容器(CC)，并在ESD期间释放所存储的电荷。
在一些实施方式中，第三级可以具有用于放电控制的不同配置。例如，如图3所示，整流器电路302可以具有第三级，第三级被配置为与放电控制电路320一起工作，以在标准工作条件期间，在ESD期间将102的耦合电容器(CC)偏置在DVDD电平和/或在ESD期间和在断电模式期间将102的耦合电容器(CC)偏置在零电平。在一些情况下，零电平可以指地(即DVSS)。参考第三级，放电控制电路320可以具有各种逻辑电路和逻辑结构，包括被布置和配置为提供控制电压(Vc)的晶体管(P1)和晶体管(N1、P2、N2)，控制电压(Vc)用于偏置耦合电容器(在CC-DT-SCR 102中)并在ESD期间释放所有存储的电荷。如图3所示，晶体管(P1)可以耦合在电源(DVDD)和Vc节点之间，晶体管(N1、P2、N2)可以串联耦合在Tie-Hi电压和地(DVSS)之间。而且，晶体管(P1、N2)的栅极可以耦合至焊盘电压(padr)，并且晶体管(N1、P2)的栅极可以耦合至Tie-Hi电压。控制电压(Vc)取自布置在晶体管(N1、P2)之间的输出节点，并且阱控制电压(well_ctrl)可以被施加到晶体管(P2)的体端子。
在一些实施方式中，晶体管(P1、P2)可以指的是p型金属氧化物半导体(PMOS)晶体管，而晶体管(N1、N2)可以指的是n型MOS(NMOS)晶体管。但是，在其他实施方式中，可以使用各种其他类型的晶体管配置来提供类似的功能。
如本文中所述，整流器电路102可以被配置为作为具有第一级的触发式整流器(CC-DT-SCR)工作，第一级具有在触发时提供整流电压的SCR。整流器电路102包括第二级，第二级具有通过从SCR中拉取二极管和电容器电流来触发SCR的二极管(DT)和耦合电容器(CC)。在图3中，整流器电路302包括作为第三级的放电控制电路320，该第三级在标准(即，正常)工作条件下将耦合电容器(CC)偏置在DVDD电平，并且在ESD期间以零电平(例如，DVSS)释放所存储的电荷。在各种实施方式中，零电平可以指地电平(例如，DVSS电平)处的零伏(0V)。
在一些实施方式中，如图4所示，整流器电路402可以具有第三级，该第三级具有用于放电控制的不同配置。例如，整流器电路402可以具有第三级，该第三级被配置为与放电控制电路420一起工作，以在标准工作条件期间将102的耦合电容器(CC)偏置在DVDD电平，并且在ESD期间将102的耦合电容器(CC)偏置在零电平(DVSS电平)。
参考图4中的第三级，放电控制电路420可具有各种逻辑电路和逻辑结构，包括布置和配置为提供控制电压(Vc)的晶体管(P1、N1、P2、N2)，该控制电压用于偏置耦合电容器(在CC-DT-SCR102中)。如图4所示，晶体管(P1)耦合在电源(DVDD)和Vc节点之间，晶体管(N1、P2、N2)串联耦合在Tie-Hi电压(DVDD电平)和地(DVSS)之间。而且，晶体管(P1、N2)的栅极耦合到焊盘电压电平(padr)，晶体管(N1)的栅极耦合到Tie-Hi电压，并且晶体管(P2)的栅极耦合到作为DVDD或padr之间的最高电压电平的阱控制电压(well_ctrl)。如图4所示，控制电压(Vc)取自设置在晶体管(N1、P2)之间的输出节点，并且，阱控制电压(well_ctrl)被施加到晶体管(P2)的体端子。
在一些实施方式中，晶体管(P1、P2)可以指的是p型金属氧化物半导体(PMOS)晶体管，并且晶体管(N1、N2)可以指的是n型MOS(NMOS)晶体管。但是，在其他实施方式中，可以使用各种其他类型的晶体管配置来提供类似的功能。
如本文中所述，整流器电路102可以被配置为作为具有第一级的触发式整流器(CC-DT-SCR)工作，第一级具有在触发时提供整流电压的SCR。整流器电路102包括第二级，第二级具有通过从SCR中拉取二极管和电容器电流来触发SCR的二极管(DT)和耦合电容器(CC)。在图4中，整流器电路402包括作为第三级的放电控制电路420，该第三级在标准(即，正常)工作条件下偏置耦合电容器(CC)，并在ESD期间释放所存储的电荷。
图5示出了根据本文所述的各种实施方式的用于提供整流器触发电路的方法500的流程图。
应该理解，即使方法500指示操作执行的特定顺序，在一些情况下，操作的各个特定部分也可以以不同的顺序在不同的系统上执行。在其他情况下，可以将附加操作和/或步骤添加到方法500和/或从方法500中省略。方法500可以指的是将设计、提供、构建和/或制造各种整流器触发电路作为可能涉及使用本文所述的各种IC电路组件的集成系统、设备和/或电路的方法，从而实现整流器触发方案和与其相关联的技术。
在一些实施方式中，方法500和相关的整流器触发电路可以用于通过改进的触发电路来改进ESD保护，该触发电路在ESD下提供较低的触发电压，同时通过在IC电源接通时具有较高的触发电压而保持针对误触发的高抗扰性。
在框510处，方法500可以在焊盘和地(例如DVSS)之间耦合整流器(或晶闸管)。整流器(或晶闸管)暴露于在焊盘处提供的焊盘电压。在各种情况下，整流器可以利用任何类型的钳位电路或类似类型的开关电路来实现，该钳位电路或类似类型的开关电路通过触发电流来控制，以用作自持闩锁钳位。例如，在一些情况下，开关电路是指使用可控硅整流器(SCR)。
在框520处，方法500可以将电容器和多个二极管串联耦合，以提供用于触发整流器的触发电路。在框530处，方法500可以将由电容器和多个二极管形成的电路支路耦合到整流器的第一触发节点，并且方法500可以将整流器的第二触发节点耦合到地(例如，DVSS)。在一些情况下，二极管和电容器串联耦合在整流器和地(例如，DVSS)之间，并且该电容器也可以被称为耦合在二极管和地之间(例如，DVSS)的耦合电容器。在各种实施方式中，整流器可以包括由串联耦合的二极管和电容器触发的一个或多个BJT，并且，一个或多个BJT可以包括一个或多个基于PNP的BJT和/或一个或多个基于NPN的BJT。
在框540中，方法500可以调整用于整流器的触发电路(即，二极管和电容器)以提供整流电压。而且，在框550处，方法500可以将放电控制电路耦合到触发电路(例如，耦合到设置在二极管和电容器之间的节点)，以便在标准工作条件下偏置电容器，并且还可以在静电放电(ESD)期间且在断电条件下释放所存储的电压。在一些实施方式中，放电控制电路可以被称为电容器充电控制电路。
在一些情况下，整流器可以包括具有PNP结构的第一BJT，并且整流器还可以包括具有NPN结构的第二BJT。在这种情况下，触发节点可以指PNP结构中在第一节点(例如n1)处的基极端子(B)，而内部网络可以指NPN结构中在第二节点(例如，n2)处的的基极端子(B)。在一些情况下，方法500可以在二极管和整流器之间耦合第一电阻器(或第一电阻器网)，并且方法500可以在整流器和地(例如DVSS)之间耦合第二电阻器(或第二电阻器网)。在一些情况下，一个或多个电阻器(或电阻器网)可以指内置在整流器结构内的本地或本征电阻器，例如，作为寄生阱电阻器，用于访问寄生BJT器件端子以形成晶闸管结构，其称为SCR。而且，在一些情况下，可以基于整流器的大小和期望的触发特性和/或表现来调谐和/或修改电容器的电容值。
在本文所述的各种实施方式中，CC-DT-SCR电路与放电控制一起使用具有一些优点。例如，图2-3提供了在ESD下旁路耦合电容器(CC/C1)的方法，这使得CC-DT-SCR在Vc上仍不带电荷，即使对于多个连续的ESD击穿，也能保持相同的ESD性能。同样，图1A和图4提供了关于更改(或修改)电容器大小和二极管串数以满足所期望的ESD触发阈值的用户灵活性。Vc偏置电路(即充电控制电路)可在反复和累积击穿(即ESD合格测试)的情况下，通过使耦合电容器(CC/C1)放电来帮助降低ESD触发电压。Vc偏置电路(即充电控制电路)还可用于在正常工作条件(通电)下将耦合电容器(CC/C1)偏置到DVDD，以减少噪声或闩锁(LU)注入下的误触发。通过Vc偏置到DVDD，可以改进系统级ESD下的触发防护，而且CC-DT-SCR可以用于信号和参考电压引脚中的ESD保护。
意图是，权利要求的主题不限于本文提供的实施方式和说明，而是包括那些实施方式的修改形式，修改形式包括实施方式的一部分以及根据权利要求的不同实施方式的元件的组合。应当理解，在任何此类实施方式的开发中，例如在任何工程或设计项目中，都应做出许多特定于实施方式的决策，以实现开发人员的特定目标，例如遵守与系统有关的约束和与业务有关的约束，这可以根据各实施方式而不同。此外，应当理解，这种开发工作可能是复杂且耗时的，但是对于受益于本公开的普通技术人员而言，这仍将是设计、制作和制造的例行工作。
本文描述的是设备的各种实施方式。所述设备可以包括开关电路，所述开关电路在被触发时提供整流电压。所述设备可以包括与电荷存储电路串联耦合的二极管电路，并且二极管电路和电荷存储电路工作以触发开关电路。
本文描述了触发式整流器的各种实施方式。触发式整流器可以包括具有整流器的第一级，整流器在被触发时提供整流电压。触发式整流器可以包括具有二极管和电容器的第二级，二极管和电容器通过拉取来自整流器的二极管和电容器电流来触发整流器。触发式整流器可以包括第三级，第三级在标准工作条件下偏置电容器并且在静电放电(ESD)和不通电条件期间(例如，在断电模式期间)释放所存储的电荷。
本文描述的是方法的各种实施方式。所述方法可以包括在焊盘和地之间耦合整流器。所述方法可以包括串联耦合电容器和多个二极管。所述方法可以包括将二极管和电容器耦合到整流器。所述方法还可以包括触发整流器以提供整流电压。
已经详细参考了各种实施方式，其示例在附图和图中示出。在以下详细描述中，阐述了许多具体细节以提供对本文提供的公开的透彻理解。然而，可以在没有这些具体细节的情况下实践本文提供的公开。在一些其他实例中，没有详细描述公知的方法、过程、组件、电路和网络，以免不必要地混淆实施例的细节。
还应所述理解的是，尽管本文可以使用术语第一、第二等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件和另一个元件。例如，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。第一元件和第二元件分别都是元件，但是它们不应被视为同一元件。
在本文中提供的公开内容的描述中使用的术语是出于描述特定实施方式的目的，并且无意于限制本文中提供的公开内容。如本文所提供的公开内容的描述和所附权利要求书中所使用的，单数形式“一”、“一个”和“所述”也意图包括复数形式，除非上下文另外明确指出。如本文中所使用的，术语“和/或”是指并且涵盖一个或多个相关联的所列项目的任何和所有可能的组合。当在本说明书中使用时，术语“包括”、“包括了”、“包含”和/或“包含了”指定存在所述特征、整数、步骤、操作、元件和/或组件，但不包括排除了一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
如本文使用的，取决于上下文，术语“如果”可以被解释为表示“在……时”或“在……后”或“响应于确定”或“响应于检测”。类似地，短语“如果确定”或“如果检测到[所陈述的条件或事件]”可以被解释为表示“在确定后”或“响应于确定”或“在检测到[所陈述的条件或事件]后”或“响应检测到[陈述的条件或事件]”，这取决于上下文。术语“上”和“下”；“上部”和“下部”；“向上”和“向下”；“下方”和“上方”和指示在给定点或元件上方或下方的相对位置的其他术语和类似术语可以结合本文描述的各种技术的一些实施方式使用。
尽管前述内容针对本文描述的各种技术的实施方式，但是根据本文的公开可以设计其他和进一步的实施方式，其可以由所附权利要求确定。
尽管已经用特定于结构特征和/或方法动作的语言描述了主题，但是应所述理解，所附权利要求书中定义的主题不必限于上述特定特征或动作。相反，上述特定特征和动作被公开为实现权利要求的示例形式。

Claims (20)

1.一种设备，包括：
在触发时提供整流电压的开关电路；以及
与电荷存储电路串联耦合的二极管电路，其中所述二极管电路和所述电荷存储电路工作以触发所述开关电路。
2.根据权利要求1所述的设备，其中，所述设备是指被配置为提供静电放电ESD保护的整流器或晶闸管。
3.根据权利要求1所述的设备，其中，当所述开关电路被所述二极管电路触发时，所述开关电路暴露于焊盘电压并且限制施加到所述整流电压的电压。
4.根据权利要求1所述的设备，其中，所述开关电路是具有双极结型晶体管BJT的可控硅整流器SCR。
5.根据权利要求4所述的设备，其中，所述双极结型晶体管BJT包括第一BJT和第二BJT，其中所述第一BJT是指基于PNP的BJT，并且其中所述第二BJT是指基于NPN的BJT。
6.根据权利要求5所述的设备，其中，所述基于NPN的BJT耦合在所述基于PNP的BJT的基极端子与地之间。
7.根据权利要求1所述的设备，其中所述开关电路被配置为作为电流触发的钳位工作，所述电流触发的钳位提供静电放电ESD保护。
8.根据权利要求1所述的设备，其中，所述二极管电路具有串联耦合在所述开关电路的触发信号网和所述电荷存储电路之间的多个二极管。
9.根据权利要求1所述的设备，其中所述电荷存储电路具有耦合电容器，所述耦合电容器耦合在所述二极管电路与地之间。
10.根据权利要求1所述的设备，还包括：
放电控制电路，耦合到布置在所述二极管电路和所述电荷存储电路之间的节点，其中，所述放电控制电路被配置为在标准工作条件下偏置所述电荷存储电路，并且在静电放电期间和断电模式期间释放所存储的电压。
11.一种触发式整流器，包括：
第一级，具有在触发时提供整流电压的整流器；
第二级，具有通过从所述整流器拉取二极管和电容器电流来触发所述整流器的二极管和电容器；以及
第三级，在标准工作条件下偏置所述电容器，并且在静电放电ESD期间和断电模式期间释放所存储的电荷。
12.根据权利要求11所述的整流器，其中，当所述整流器由触发级触发时，所述整流器接收焊盘电压并且提供所述整流电压。
13.根据权利要求11所述的整流器，其中，所述整流器是指电流触发的钳位电路。
14.根据权利要求11所述的整流器，其中，所述二极管串联耦合在所述整流器和所述电容器之间，并且其中，所述电容器耦合在所述二极管与地之间。
15.根据权利要求11所述的整流器，其中所述第一级耦合到所述第二级，并且其中所述第三级与所述电容器并联耦合，并且其中所述第三级作为放电控制电路工作，所述放电控制电路在标准工作条件下偏置所述电容器并且在静电放电ESD期间和断电模式期间释放所存储的电荷。
16.根据权利要求11所述的整流器，其中，所述第三级包括逻辑电路，所述逻辑电路包括第一反相器和第二反相器，所述第一反相器和第二反相器被配置为提供控制电压，所述控制电压在标准工作条件下偏置所述电容器并且在静电放电ESD期间和断电模式期间释放所存储的电荷。
17.根据权利要求11所述的整流器，其中，所述第三级包括多个逻辑结构，所述多个逻辑结构被布置和配置为提供控制电压，所述控制电压在标准工作条件下偏置所述电容器并且在静电放电ESD期间和在断电模式期间释放所存储的电荷。
18.一种方法，包括：
在焊盘和地之间耦合整流器；
串联耦合电容器和多个二极管；
将所述二极管和所述电容器耦合到所述整流器；以及
触发所述整流器以提供整流电压。
19.根据权利要求19所述的方法，还包括：
将所述电容器和所述多个二极管耦合到所述整流器的触发节点，以及
将所述整流器的内部网耦合到地。
20.根据权利要求19所述的方法，其中：
所述整流器具有PNP结构的第一双极结型晶体管BJT，
所述整流器具有NPN结构的第二BJT，
所述触发节点是指PNP结构中在第一节点处的基极端子，以及
所述内部网是指NPN结构中在第二节点处的基极端子。
CN202110150747.5A 2020-02-07 2021-02-03 整流器触发技术 Pending CN113258798A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/785,513 2020-02-07
US16/785,513 US11495955B2 (en) 2020-02-07 2020-02-07 Rectifier triggering techniques

Publications (1)

Publication Number Publication Date
CN113258798A true CN113258798A (zh) 2021-08-13

Family

ID=77176917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110150747.5A Pending CN113258798A (zh) 2020-02-07 2021-02-03 整流器触发技术

Country Status (3)

Country Link
US (1) US11495955B2 (zh)
CN (1) CN113258798A (zh)
TW (1) TW202147764A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540070B (zh) * 2020-04-20 2023-12-12 长鑫存储技术有限公司 静电保护电路
US11721974B2 (en) * 2021-01-04 2023-08-08 Changxin Memory Technologies, Inc. Electrostatic discharge (ESD) protection circuit and chip

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589944B2 (en) * 2001-03-16 2009-09-15 Sofics Bvba Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7291887B2 (en) * 2002-06-19 2007-11-06 Windbond Electronics Corp. Protection circuit for electrostatic discharge
US8891212B2 (en) * 2011-04-05 2014-11-18 International Business Machines Corporation RC-triggered semiconductor controlled rectifier for ESD protection of signal pads
EP3107121B1 (en) * 2015-06-16 2018-02-21 Nxp B.V. An electrostatic discharge power rail clamp circuit

Also Published As

Publication number Publication date
TW202147764A (zh) 2021-12-16
US11495955B2 (en) 2022-11-08
US20210249849A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US7440248B2 (en) Semiconductor integrated circuit device
US9634483B2 (en) Electrostatic discharge (ESD) protection circuit with EOS and latch-up immunity
US7738222B2 (en) Circuit arrangement and method for protecting an integrated semiconductor circuit
US7224560B2 (en) Destructive electrical transient protection
US6671153B1 (en) Low-leakage diode string for use in the power-rail ESD clamp circuits
US6353520B1 (en) Shared 5 volt tolerant ESD protection circuit for low voltage CMOS process
US6327126B1 (en) Electrostatic discharge circuit
US20080278872A1 (en) Electrostatic Discharge Protection Circuit
US6442008B1 (en) Low leakage clamp for E.S.D. protection
US8248741B2 (en) Apparatuses and methods for a SCR-based clamped electrostatic discharge protection device
JP5540801B2 (ja) Ｅｓｄ保護回路及び半導体装置
US11476243B2 (en) Floating base silicon controlled rectifier
US7408751B1 (en) Self-biased electrostatic discharge protection method and circuit
CN113258798A (zh) 整流器触发技术
US8824111B2 (en) Electrostatic discharge protection
US7154724B2 (en) Output buffer ESD protection using parasitic SCR protection circuit for CMOS VLSI integrated circuits
Ker Lateral SCR devices with low-voltage high-current triggering characteristics for output ESD protection in submicron CMOS technology
US6275367B1 (en) Semiconductor circuit device with high electrostatic breakdown endurance
US7379283B1 (en) ESD protection circuit with a low snapback voltage that is protected from fast non-ESD voltage spikes and ripples
US10381826B2 (en) Integrated circuit electrostatic discharge protection
SG193090A1 (en) Latch up detection
CN109216344B (zh) 具低压基极触发静电电流放电电路的高压静电保护电路
Ker et al. Complementary-SCR ESD protection circuit with interdigitated finger-type layout for input pads of submicron CMOS IC's
US9142953B2 (en) Electrostatic discharge protection apparatus and associated method
US6437961B1 (en) Electrostatic discharge circuit having power-up and power-down protection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination