CN113257886A - 半导体晶体管器件以及制造半导体晶体管器件的方法 - Google Patents

半导体晶体管器件以及制造半导体晶体管器件的方法 Download PDF

Info

Publication number
CN113257886A
CN113257886A CN202110158123.8A CN202110158123A CN113257886A CN 113257886 A CN113257886 A CN 113257886A CN 202110158123 A CN202110158123 A CN 202110158123A CN 113257886 A CN113257886 A CN 113257886A
Authority
CN
China
Prior art keywords
field electrode
region
body contact
contact region
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110158123.8A
Other languages
English (en)
Inventor
叶俐君
O·布兰克
H·霍费尔
M·胡茨勒
R·西米尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN113257886A publication Critical patent/CN113257886A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了半导体晶体管器件以及制造半导体晶体管器件的方法。本申请涉及一种半导体晶体管器件(1)，其具有：源极区(2)；本体区(3)，其包括在竖向方向(10)上延伸的沟道区(3.1)；漏极区(4)；栅极区(6)，被布置成在横向方向(11)上在沟道区(3.1)旁边；以及由导电材料(9)制成的本体接触区(7)，其中本体接触区(7)形成本体接触区域(8)，本体接触区(7)经由本体接触区域(8)与本体区(3)电接触，并且其中本体接触区域(8)相对于竖向方向(10)和横向方向(11)倾斜。

Description

半导体晶体管器件以及制造半导体晶体管器件的方法
技术领域
本公开涉及具有形成在本体区中的竖向沟道的半导体晶体管器件。
背景技术
在竖向场效应晶体管中，在本体区中形成竖向沟道。栅极区被在横向上布置在旁边aside，其包括栅极层间电介质和栅极电极。在本体区中形成或者能够形成电连接源极区和漏极区的沟道，能够通过向栅极电极施加电压来控制沟道。为了避免浮置的本体区，可以通过由导电材料制成的本体接触区电接触浮置的本体区。例如可以将本体区短路到源极区以消除本征寄生NPN晶体管，特别是在功率器件中。
发明内容
本申请的目的是提供一种具有改进的特性的竖向晶体管器件以及制造这样的器件的方法。
该目的通过权利要求1的器件实现，并且此外该目的通过权利要求13的方法实现。由导电材料制成的器件的本体接触区形成与本体区电接触的本体接触区域。其中，该本体接触区域相对于竖向和横向方向倾斜。倾斜的本体接触区域可以允许器件优化，这取决于例如在减小ROn或减小漏极引发的势垒降低(DIBL)或QGD方面的要求。哪个参数被优化可以例如取决于倾斜的本体接触区域的定向，参见下面的详情。
在本描述和从属权利要求中提供了进一步的实施例和特征。其中，将独立于特定的权利要求类别来公开各个特征，本公开涉及装置和器件的方面，而且还涉及方法和用途的方面。例如，如果描述了以特定方式制造的器件，则这也是相应的制造处理的公开，并且反之亦然。一般而言，本申请提供了一种半导体开关器件，特别是场效应晶体管器件，其具有经由接触区的倾斜的接触区域接触的本体区或基底区，接触区由导电材料制成。
倾斜的接触区域既不垂直于竖向方向也不平行于竖向方向，并且因此其也既不垂直于横向方向也不平行于横向方向。一般地，“竖向”方向例如处于垂直于器件的表面，例如器件的层的表面，例如(硅)衬底的表面和/或(沉积在衬底上的)外延层的表面。竖向方向从源极区指向漏极区。“横向”方向处于垂直于竖向方向，器件或芯片区域例如是在横向上取得的。在由多个相同的晶体管单元构造的器件的情况下，这些单元可以是在横向方向上平移对称地布置的。本体接触区域相对于竖向方向和横向方向的倾斜可以特别是在竖向横截面中可见的。一般而言，在提及“竖向横截面”的情况下，截面平面处于平行于水平方向和横向方向。
本体接触区由导电材料制成，特别是由金属材料制成，金属材料如例如钨。为了制造这样的器件并且形成倾斜的本体接触区域，例如具有倾斜的侧壁的本体接触凹槽可以被蚀刻到半导体本体中，例如被蚀刻到其中形成有本体区的外延层中。例如可以通过所施加的蚀刻序列来调整倾斜的定向，参见下面的详情。随后，可以沉积导电材料以形成本体接触区。一般而言，倾斜的接触区域未必是本体区和本体接触区之间仅有的接触区域，本体接触区可以例如形成平行于横向方向或者平行于竖向方向对准的附加的接触区域(参见用于图示的图3)。替换地，倾斜的接触区域可以是形成在本体区和本体接触区之间的仅有的接触区域(参见用于图示的图1)。
器件的源极区和漏极区是第一导电类型的，并且本体区是与第一导电类型相反的第二导电类型的。作为功率器件，晶体管可以包括在竖向上在本体区和漏极区之间的漂移区，其中漂移区与漏极区同样地具有第一导电类型，但是与漏极区相比具有更低的掺杂。在所图示的实施例中，第一导电类型是n型并且第二导电类型是p型。源极区和本体区以及可能地漂移区可以被形成于在衬底上的外延层中，衬底例如为硅衬底(外延层和衬底形成半导体本体)。
栅极区可以包括栅极电极和栅极电介质，特别是栅极氧化物，例如氧化硅。栅极电极是栅极区的导电部分，其经由栅极电介质电容耦合到沟道区。栅极电极可以例如由金属或多晶的硅(多晶硅)制成。栅极区可以被布置在被蚀刻到半导体本体中的栅极沟槽中(栅极电介质可以被形成在沟槽的侧壁处，栅极电极可以被沉积到沟槽中，至少部分地填充沟槽)。可选地，场板可以被提供在栅极沟槽中在栅极电极下方(分裂栅极)，通过层间电介质与其隔离。
除了这样的分裂栅极之外或者特别是作为对这样的分裂栅极的替换，器件可以包括竖向地延伸到半导体本体中特别是延伸到漂移区中的场电极区。该场电极区被形成在与一个或多个栅极沟槽分离的场电极沟槽中。在竖向横截面中看，场电极沟槽和栅极沟槽可以在横向方向上交替。在场电极沟槽中可以布置有由导电材料(例如多晶硅)制成的场电极。此外，绝缘材料填充物可以被布置在沟槽中，将场电极与半导体本体隔离，例如与漂移区隔离。
栅极沟槽可以是纵向沟槽。一般而言，场电极沟槽也可以是平行于栅极沟槽延伸的纵向沟槽。在这种情况下，器件可以是由纵向单元构造的，横向方向(平移对称的方向)处于垂直于纵向延伸(并且垂直于竖向方向)。替换地，特别是，场电极沟槽可以是针状沟槽，场电极区具有针形或柱形形状。在这种情况下，在顶视图中看，栅极沟槽可以例如形成栅格，栅格限定各单元，例如矩形的或方形的单元。各单元可以是在横向方向上平移对称的，并且例如是在垂直于横向方向并且垂直于竖向方向的进一步的横向方向上平移对称的。
在实施例中，倾斜的本体接触区域从场电极沟槽的侧壁延伸。在竖向横截面中看，其可以从该沟槽的侧壁在到栅极区的方向上(并且附加地向上或向下)延伸。在下面的描述中，本体接触区域的被布置在场电极沟槽处的端部被称为“接近端部”，而倾斜的本体接触区域的另一端部被称为“远离端部”。远离端部与场电极沟槽间隔开，其可以例如被布置成在横向上在场电极沟槽和栅极区之间，特别是在竖向横截面中看到的。
在实施例中，接近端部与远离端部相比相对于竖向方向处于更深处。接近端部被布置在更低的竖向高度上，即在从源极向下指向漏极的竖向方向上的更大的深度处。以这种方式定向本体接触区域可以例如降低下面的电场，使得耗尽不延伸到下面的半导体本体中太远，特别是不延伸到漂移区中。在竖向横截面中看，该本体接触区域可以从场电极沟槽的侧壁同时向上地并且侧向地延伸，即朝向源极区并且朝向栅极区延伸。
在另一实施例中，与远离端部相比本体接触区域的接近端部处于更高处。其被布置在更大的竖向高度上，即在向下指向的竖向方向上的更小深度处。在竖向横截面中看，接触区域可以从场电极沟槽的侧壁同时向下地并且侧向地朝向本体区的下端部并且朝向栅极区延伸。本体接触区域的这种定向可以例如在DIBL降低或者可能地QGD降低方面是有利的。
一般地，场电极接触区可以由除了本体接触区之外的导电材料形成。场电极区具有与场电极电接触的场电极接触区域。因此，场电极和本体区两者都可以经由导电材料接触。场电极和场电极接触区可以由不同的材料形成，前者例如由多晶硅形成并且后者由金属(例如钨)形成。
除了场电极之外的被布置在场电极沟槽中的绝缘材料填充物可以将场电极与半导体本体分离，例如与漂移区分离。在竖向横截面中看，其可以被布置成在横向上在场电极和漂移区之间。在实施例中，场电极在竖向上在绝缘材料填充物上方突出，绝缘材料填充物的上端部与场电极的上端部相比处于更深处。参照例如其中电极和绝缘材料填充物最初具有相同的竖向高度的场电极沟槽(在制造期间的中间步骤中)，当蚀刻本体接触凹槽时，绝缘材料的上部部分可以例如被回蚀。换句话说，在该示例中，本体接触凹槽可以在场电极的上端部下方的竖向高度上与场电极沟槽的侧壁相交。
在实施例中，形成在场电极接触区和场电极之间的场电极接触区域的至少一部分被布置在场电极的侧壁处。在竖向横截面中看，导电材料可以在横向上朝向栅极区地覆盖场电极的上部部分。特别是，其可以向上地覆盖场电极的上端部并且在横向上覆盖上部部分，这可以例如允许大的接触面积和可靠的接触。
一般地，导电材料可以覆盖绝缘材料填充物的上表面，并且本体接触区域的接近端部可以被布置在相同的竖向高度上。作为对覆盖上表面的替换或与覆盖上表面组合地，导电材料还可以覆盖绝缘材料填充物的侧壁，即面向栅极区的外侧壁。在竖向横截面中看，其可以覆盖绝缘材料填充物的侧壁的上部部分。
在实施例中，导电材料覆盖绝缘材料填充物的上表面和侧壁这两者。在竖向横截面中看，导电材料可以在绝缘材料填充物的该上角部处形成台阶。还将独立于倾斜的本体接触区域地(例如与平坦的本体接触区域组合地)公开相应的台阶设计。例如，导电材料可以从上角部沿着绝缘材料填充物的侧壁竖向地向下延伸，并且其可以在本体的上端部上方一定距离处形成本体接触区域。其中，台阶和场电极的侧壁之间的横向距离可以与场电极和本体区之间的横向距离(在本体区的下端部处取得)一样大。
导电材料可以独立于本体接触区域倾斜与否而特别是完全地覆盖绝缘材料填充物的上表面，例如在没有进一步的台阶的情况下在横向上朝向场电极延伸(例如在竖向横截面中看)。与在竖向上在绝缘材料填充物上方突出的场电极(参见上文)组合，导电材料可以例如形成在绝缘材料填充物的上角部处的第一台阶和在场电极的上角部处的第二台阶，第二台阶处于在竖向上高于第一台阶。
在实施例中，绝缘材料填充物凹陷到场电极沟槽中，其中该凹陷被填充有导电材料。为了制造这样的结构，在蚀刻和填充场电极沟槽之后，可以利用选择性蚀刻化学制剂回蚀绝缘材料填充物的上部部分以形成凹陷。其中，场电极沟槽的侧壁的上部部分未被覆盖(侧壁面向场电极)。随后，可以利用导电材料填充凹陷。因此，在已制成的器件中，导电材料覆盖场电极沟槽的侧壁的上部部分。换句话说，如由侧壁限定的场电极沟槽的上部区段被填充有导电材料。在侧壁的上端部处，导电材料可以形成台阶，本体接触区域从该台阶向下或向上延伸到本体区中。
在实施例中，本体接触区和本体区的下端部之间的竖向距离最大为450 nm，进一步的上限是例如最大为375 nm或300 nm。可能的下限可以是例如10 nm、15 nm、20 nm。在该实施例中，考虑本体接触区域和本体区的下端部之间的最小竖向距离，例如本体接触区域的下端部和本体区的下端部之间的竖向距离。
本体接触区和本体区的下端部之间的最小竖向距离可以大于或小于或等于本体接触区和栅极区之间的最小横向距离。本体接触区和栅极区之间的最小横向距离可以是例如350 nm、275 nm或200 nm，可能的下限是例如最小为20 nm、25 nm或30 nm(这些值也将是独立于横向距离和竖向距离之间的关系而公开的)。
在实施例中，倾斜的本体接触区域与横向方向围成至少10°的角度，进一步的下限例如为至少20°或30°。可能的上限可以是例如最大为80°、70°或60°。所考虑的角度是切割角度，即两个同余角度中的更小者(其为锐角)。本体接触区域和横向方向可以形成相应的角度，特别是在竖向横截面中。在本体接触区域例如在横截面视图中具有非线性的弯曲形状的情况下，与横向方向围成的角度沿着该弯曲变化，并且由于以上的考虑而取这些角度的平均值。
在实施例中，在竖向横截面中看，本体接触区域相对于本体区具有凹形形状。凹形形状意味着凹部是从本体区可见的。换句话说，本体接触区域向内凸出到本体接触区域中。其远离本体区地凸出或翘曲，并且反之亦然地，例如在向着绝缘层和/或前侧金属化的方向上凸出。然而，一般而言，本体接触区域也可以相对于本体区具有凸形形状(并且在横截面视图中看到)，即可以向外凸出到本体接触区域之外。凸形的本体接触区域凸出或翘曲到本体区中，并且反之亦然地，远离例如绝缘层和/或前侧金属化地凸出。作为进一步的替换，本体接触区域可以具有线性形状，即在横截面视图中作为直线延伸。凹形形状可以是例如利用各向异性的本体接触凹槽蚀刻来生成的，而凸形形状可以是例如利用各向同性的凹槽蚀刻特别是相应的硅蚀刻来形成的。
本申请还涉及一种用于制造半导体晶体管器件的方法，其中本体接触区被形成有倾斜的本体接触区域。该倾斜可以是在导电材料的沉积期间例如在金属沉积期间形成的。特别是，可以在沉积导电材料之前蚀刻本体接触凹槽，其中本体接触凹槽具有相对于竖向方向和横向方向倾斜的侧壁(特别是在竖向横截面中看)。本体接触凹槽是用于随后的导电材料的沉积的腔体，其中倾斜的侧壁限定倾斜的本体接触区域。特别是，可以沉积导电材料以在倾斜的侧壁处形成与半导体衬底的直接接触。取决于处理上的详情，例如可以在凹槽蚀刻和导电材料沉积之间施加(简洁的)氧化物蚀刻，以例如从半导体本体移除任何自生的氧化物。
在涉及本体接触区域从场电极沟槽的侧壁延伸的实施例中，本体接触凹槽的蚀刻包括不同的蚀刻步骤。例如，在第一蚀刻步骤中可以利用第一选择性蚀刻化学制剂(例如氧化物蚀刻化学制剂)蚀刻布置在场电极沟槽中的绝缘材料填充物。在回蚀绝缘材料填充物的一部分之后，在第二蚀刻步骤中可以利用第二蚀刻化学制剂蚀刻在旁边的半导体本体的部分。如在上面提到那样，半导体本体蚀刻的蚀刻化学制剂也可以影响所得到的倾斜的侧壁的形状，并且因此影响本体接触区域的形状(例如凹形或凸形)。第二蚀刻化学制剂可以是用于半导体本体的选择性蚀刻化学制剂，或者其也可以蚀刻绝缘材料填充物。利用该序列，可以形成例如从场电极沟槽的侧壁朝向本体区和源极区上升的本体接触区域。
替换地，可以改变序列。例如，在第一蚀刻步骤中可以特别是利用选择性蚀刻化学制剂(其蚀刻半导体本体但是不蚀刻绝缘材料填充物)蚀刻在场电极沟槽旁边的半导体本体。在随后的蚀刻步骤中，可以例如利用选择性的或非选择性的蚀刻化学制剂(非选择性的蚀刻化学制剂也蚀刻半导体本体)来回蚀绝缘材料填充物。利用相应的序列，可以特别是形成从沟槽的侧壁朝向本体区的下端部下降的本体接触区域。
附图说明
下面借助示例性的实施例进一步详细解释晶体管器件及其制造。其中，各个特征也可以是以不同的组合与本申请相关的。
图1示出具有本体接触区的晶体管器件的竖向横截面，本体接触区具有倾斜的本体接触区域；
图2示出图1的晶体管器件的详细视图；
图3示出具有倾斜的本体接触区域的替换的晶体管器件的详细视图；
图4示出具有倾斜的本体接触区域的进一步的替换的晶体管器件的详细视图；
图5示出具有倾斜的本体接触区域的进一步的替换的晶体管器件的详细视图；
图6示出具有倾斜的本体接触区域的进一步的替换的晶体管器件的详细视图；
图7示出晶体管器件的顶视图，图示单元设计；
图8a图示用于制造如在图1和图2中示出的晶体管器件的第一蚀刻步骤；
图8b图示在图8a的蚀刻步骤之后的第二蚀刻步骤；
图9示出概述用于制造晶体管器件的处理步骤的流程图。
具体实施方式
图1示出具有源极区2、本体区3和漏极区4的半导体晶体管器件1。在本体区3中布置有沟道区3.1，并且在旁边形成有栅极区6。栅极区6包括栅极电极6.1和栅极电介质6.2。通过向栅极电极6.1施加电压，可以控制沟道区3.1中的沟道形成。在这里示出的示例中，源极区2和漏极区4是n型区，本体区3是p型区。
漂移区13被在竖向上布置在本体区3和漏极区4之间，即在这种情况下是与漏极区4相比具有更低的掺杂浓度的n型区。除了形成在栅极沟槽12中的栅极区6之外，器件1还包括形成在场电极沟槽16中的场电极区15。在场电极沟槽16中布置有场电极15.1和绝缘材料填充物15.2。沟槽12、16在竖向方向10上延伸到半导体本体17中，为了说明而附加地示出了横向方向11。
源极区2和本体区3是经由相同的导电材料9(即在该示例中为钨)连接的。导电材料9形成具有本体接触区域8的本体接触区7。经由本体接触区域8形成对本体区3的电接触。其中，本体接触区域8相对于竖向方向10和横向方向11倾斜，其既不平行于也不垂直于这些方向10、11。
图2示出本体接触区7的详细视图。倾斜的本体接触区域8和横向方向11围成大约30°到60°的角度35。倾斜的本体接触区域8从场电极沟槽16的侧壁16.1延伸到本体区3中。本体接触区域8的接近端部8.1被布置在侧壁16.1处并且远离端部8.2被布置在从侧壁16.1起的横向距离28处。在图1/图2的实施例中，接近端部8.1与远离端部8.2相比处于更深处。
在该示例中，本体接触区域8和本体区3的下端部3.2之间的最小竖向距离25大约为50 nm。在该示例中，本体接触区域8和本体区3之间的最小横向距离29(其在此是从上端部8.2取得的)大约为80 nm。与这些细节不相关地，倾斜的本体接触区域8可以例如降低下方电场并且允许ROn优化。作为对于如所示出的线性形状的替换，虚线图示倾斜的本体接触区域8可以替换地具有的凹形形状18。
除了本体接触区7之外，导电材料9还形成场电极接触区20。经由场电极接触区域21，场电极接触区20与场电极15.1电接触。其中，场电极接触区域21的部分21.1被布置在场电极15.1的侧壁15.1.1处。本体接触区7和场电极接触区20由相同的导电材料9(其在这里的示例中为钨)形成。在顶部上布置有沉积到绝缘层24上的前侧金属化26(在图2中仅部分地可见，参见图1)。前侧金属化26可以例如由铜或铝(例如AlCu)制成。
在图3中示出的晶体管器件1与图1和图2的器件1不同之处在于倾斜的本体接触区域8的定向。在这种情况下，倾斜的本体接触区域8从侧壁16.1朝向本体区3的下端部3.2下降。因此，与接近端部8.1相比，相对于竖向方向10远离端部8.2处于更深处。取决于详细的设置，该设计可以例如允许降低DIBL。除了本体接触区域8的不同的定向之外，该设置与图1/图2的器件相当，相同的参考标号标识具有相同或相当的功能的部分(这一般地适用于本公开)。
图4示出具有倾斜的本体接触区域8的进一步的晶体管器件1。其如在图3中那样定向，远离端部8.2与接近端部8.1相比处于更深处。图4的实施例与图3的不同之处在于，本体接触区7的导电材料9在上端部处包围绝缘材料填充物15.2。其在上角部15.2.3处接触绝缘材料填充物15.2的侧壁15.2.1和上表面15.2.2。在那里导电材料9形成台阶40。为了形成这样的器件1，可以施加选择性蚀刻化学制剂以用于更深地蚀刻到半导体本体17中而不蚀刻绝缘材料填充物15.2(例如在选择性绝缘材料填充物蚀刻之后)。
图5示出进一步的晶体管器件1，其中倾斜的本体接触区域8如在图1/图2的实施例中那样定向，接近端部8.1与远离端部8.2相比处于更深处。该设计与图1/图2的不同之处在于，导电材料9延伸到通过回蚀绝缘材料填充物15.2而形成在场电极沟槽16中的凹陷59中。为了形成凹陷59，可以利用选择性蚀刻化学制剂回蚀绝缘材料填充物15.2，其中场电极沟槽16的侧壁16.1的上端部16.1.1未被覆盖。当随后沉积导电材料时，导电材料覆盖该上端部16.1.1并且在那里形成台阶50。本体接触区域8从台阶50延伸到本体区3中。
图6示出具有倾斜的本体接触区域8的进一步的晶体管器件1，倾斜的本体接触区域8从接近端部8.1上升到远离端部8.2(如在图1、图2和图5中那样)。其不同之处在于，场电极接触区20和本体接触区7被布置在分离地与绝缘层24相交的不同的凹槽27、65中。本体接触区7被布置在本体接触凹槽27中，并且场电极接触区20被布置在分离的场电极接触凹槽65中。竖向上在绝缘层24的上端部24.1下方，本体接触区7和场电极接触区20彼此不连接。然而，在该示例中，前侧金属化26在竖向上在绝缘层24的上端部24.1上方形成电连接。在此，绝缘材料填充物15.2未凹陷到场电极沟槽16中，其上表面15.2.2与源极区2的上端部2.1处于一个平面中。作为对于如所示出的线性形状的替换，虚线图示倾斜的本体接触区域8可以替换地具有的凸形形状19。
图7在顶视图中即在竖向查看方向上图示晶体管器件1。场电极沟槽16被形成为针状沟槽70，场电极区15具有针形或柱形形状。栅极沟槽12是形成栅格72并且限定各单元73的纵向沟槽71。在该示例中，单元73具有方形形状，相应的针状沟槽70被相应地布置于每个单元73的中心。在此，这种基于单元的设计在横向方向11上以及在进一步的横向方向111上具有平移对称性。
图8a和图8b图示用于形成图1/图2的器件1的本体接触凹槽27的蚀刻。在图8a中示出的第一蚀刻步骤81中，利用第一选择性蚀刻化学制剂82蚀刻绝缘材料填充物15.2，第一选择性蚀刻化学制剂82不蚀刻半导体本体17，例如不蚀刻源极区2和本体区3。在图8b中示出的随后的第二蚀刻步骤85中，利用第二蚀刻化学制剂86最终蚀刻本体接触凹槽27。在这里示出的示例中，第二蚀刻化学制剂86是非选择性的，即蚀刻绝缘材料填充物15.2和半导体本体17。半导体本体17的将不被蚀刻的那些区可以例如是由掩模87保护的。所得到的本体接触凹槽27具有相对于竖向方向10和横向方向11倾斜的侧壁27.1。当之后沉积导电材料9(在图8a、图8b中未示出)时，导电材料9接触倾斜的侧壁27.1，造成倾斜的本体接触区域8。
图9的流程图图示用于制造在此公开的晶体管器件1的一些步骤90。在形成91源极区2和本体区3、形成92栅极区6、以及形成93场电极区15(形成步骤91-93的顺序可以变化)之后，可以形成95本体接触区7。特别是，可以在沉积97导电材料之前蚀刻96本体接触凹槽27。如上面描述那样，在示例中，蚀刻96本体接触凹槽27可以包括蚀刻96.1绝缘材料填充物15.2以及蚀刻96.2半导体本体17。在沉积97导电材料9之后并且可能地在形成98绝缘层24之后，可以沉积99前侧金属化26。

Claims (15)

1.一种半导体晶体管器件(1)，具有：
源极区(2)，
本体区(3)，包括在竖向方向(10)上延伸的沟道区(3.1)，
漏极区(4)，
栅极区(6)，被布置成在横向方向(11)上在沟道区(3.1)旁边，以及
由导电材料(9)制成的本体接触区(7)，
其中，本体接触区(7)形成本体接触区域(8)，本体接触区(7)经由本体接触区域(8)与本体区(3)电接触，
并且其中，本体接触区域(8)相对于竖向方向(10)和横向方向(11)倾斜。
2.根据权利要求1所述的半导体晶体管器件(1)，包括被布置在场电极沟槽(16)中的场电极(15.1)，其中倾斜的本体接触区域(8)从场电极沟槽(16)的侧壁(16.1)延伸。
3.根据权利要求2所述的半导体晶体管器件(1)，其中，本体接触区域(8)在被布置在场电极沟槽(16)的侧壁(16.1)处的接近端部(8.1)和被布置于在从场电极沟槽(16)的侧壁(16.1)起的一定的横向距离的远离端部(8.2)之间延伸，与远离端部(8.2)相比接近端部(8.1)相对于竖向方向(10)处于更深处。
4.根据权利要求2所述的半导体晶体管器件(1)，其中，本体接触区域(8)在被布置在场电极沟槽(16)的侧壁(16.1)处的接近端部(8.1)和被布置于在从场电极沟槽(16)的侧壁(16.1)起的一定的横向距离的远离端部(8.2)之间延伸，与远离端部(8.2)相比接近端部(8.1)相对于竖向方向(10)处于更高处。
5.根据权利要求2至4中的任何一项所述的半导体晶体管器件(1)，场电极接触区(20)由导电材料(9)形成，其中场电极接触区(20)包括场电极接触区域(21)，场电极接触区(20)经由场电极接触区域(21)与场电极(15.1)电接触。
6.根据权利要求2至5中的任何一项所述的半导体晶体管器件(1)，除了场电极(15.1)之外绝缘材料填充物(15.2)也被布置在场电极沟槽(16)中，其中绝缘材料填充物(15.2)的上表面(15.2.2)与场电极(15.1)的上端部相比被布置在更低的竖向高度上。
7.根据权利要求5和6所述的半导体晶体管器件(1)，其中场电极接触区域(21)的部分(21.1)被布置在场电极(15.1)的侧壁(15.1)处。
8.根据权利要求2至7中的任何一项所述的半导体晶体管器件(1)，除了场电极(15.1)之外绝缘材料填充物(15.2)也被布置在场电极沟槽(16)中，其中导电材料(9)在绝缘材料填充物(15.2)的上角部(15.2.3)处形成台阶(40)，导电材料(9)覆盖绝缘材料填充物(15.2)的在上角部(15.2.3)处的侧壁(15.2.1)和上表面(15.2.2)。
9.根据权利要求2至7中的任何一项所述的半导体晶体管器件(1)，除了场电极(15.1)之外绝缘材料填充物(15.2)也被布置在场电极沟槽(16)中，其中绝缘材料填充物(15.2)凹陷到场电极沟槽(16)中，凹陷(59)被填充有导电材料(9)而在场电极沟槽(16)的侧壁(16.1)处形成台阶(50)。
10.根据前述权利要求中的任何一项所述的半导体晶体管器件(1)，其中，本体接触区(7)和本体区(3)的下端部(3.2)之间的最小竖向距离(25)最大为450 nm。
11.根据前述权利要求中的任何一项所述的半导体晶体管器件(1)，其中，在倾斜的本体接触区域(8)和横向方向(11)之间形成的角度(35)最小为10°并且最大为80°。
12.根据前述权利要求中的任何一项所述的半导体晶体管器件(1)，其中，本体接触区域(8)具有在竖向横截面中看到的凹形形状(18)。
13.一种用于制造根据前述权利要求中的任何一项所述的半导体晶体管器件(1)的方法，所述方法包括以下步骤：
-形成(95)具有倾斜的本体接触区域(8)的本体接触区(7)。
14.根据权利要求13所述的方法，其中形成(95)本体接触区(7)包括以下步骤：
-蚀刻(96)具有相对于竖向方向(10)和横向方向(11)倾斜的侧壁(27.1)的本体接触凹槽(27)；
-将导电材料(9)沉积到本体接触凹槽(27)中以在本体接触凹槽(27)的倾斜的侧壁处形成具有倾斜的本体接触区域(8)的本体接触区(7)。
15.根据权利要求14所述的用于制造半导体晶体管器件(1)的方法，半导体晶体管器件(1)包括场电极(15.1)和绝缘材料填充物(15.2)，场电极(15.1)和绝缘材料填充物(15.2)这两者都被布置在蚀刻到半导体衬底中的场电极沟槽(16)中，本体接触区域(8)从场电极沟槽(16)的侧壁(16.1)延伸，
其中蚀刻(96)本体接触凹槽(27)包括：
-在第一蚀刻步骤(81)中利用第一选择性蚀刻化学制剂(82)蚀刻(96.1)被布置在场电极沟槽(16)中的绝缘材料填充物(15.2)；
-在随后的第二蚀刻步骤(85)中利用第二蚀刻化学制剂(86)蚀刻(96.2)半导体本体(17)的部分。
CN202110158123.8A 2020-02-07 2021-02-05 半导体晶体管器件以及制造半导体晶体管器件的方法 Pending CN113257886A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20156150.3A EP3863062A1 (en) 2020-02-07 2020-02-07 Semiconductor transistor device and method of manufacturing the same
EP20156150.3 2020-02-07

Publications (1)

Publication Number Publication Date
CN113257886A true CN113257886A (zh) 2021-08-13

Family

ID=69528593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110158123.8A Pending CN113257886A (zh) 2020-02-07 2021-02-05 半导体晶体管器件以及制造半导体晶体管器件的方法

Country Status (4)

Country Link
US (2) US11670684B2 (zh)
EP (1) EP3863062A1 (zh)
KR (1) KR20210102078A (zh)
CN (1) CN113257886A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171173A1 (en) * 2009-01-08 2010-07-08 Force Mos Technology Co. Ltd. Trench mosfet with improved source-body contact
US7952141B2 (en) * 2009-07-24 2011-05-31 Fairchild Semiconductor Corporation Shield contacts in a shielded gate MOSFET
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
JP6786316B2 (ja) * 2016-09-12 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2019050717A1 (en) * 2017-09-08 2019-03-14 Maxpower Semiconductor, Inc. SELF-ALIGNED SHIELDED TRENCH MOSFET AND METHODS OF MANUFACTURING THE SAME

Also Published As

Publication number Publication date
US20230246071A1 (en) 2023-08-03
US11670684B2 (en) 2023-06-06
US20210249510A1 (en) 2021-08-12
EP3863062A1 (en) 2021-08-11
KR20210102078A (ko) 2021-08-19

Similar Documents

Publication Publication Date Title
KR101404906B1 (ko) 자기-바이어스 전극을 포함하는 수평형 전력 디바이스
CN103022091B (zh) 带有窄沟槽发射极的横向pnp双极晶体管
US8723317B2 (en) Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
US8735249B2 (en) Trenched power semiconductor device and fabrication method thereof
US20060273384A1 (en) Structure for avalanche improvement of ultra high density trench MOSFET
CN103545368A (zh) 沟槽式栅极金氧半场效晶体管
CN113519054B (zh) 制造屏蔽栅极沟槽mosfet装置的方法
US6534830B2 (en) Low impedance VDMOS semiconductor component
US7629646B2 (en) Trench MOSFET with terraced gate and manufacturing method thereof
US8564054B2 (en) Trench semiconductor power device having active cells under gate metal pad
US8916930B2 (en) Trenched power semiconductor device and fabrication method thereof
US20110254071A1 (en) Shielded trench mosfet with multiple trenched floating gates as termination
KR20000077429A (ko) 선택적 에피택셜 성장에 의해 형성된 트렌치 벽을 갖는파워-게이트 디바이스 및 디바이스의 성형공정
CN113284939A (zh) 半导体管芯和制造半导体管芯的方法
CN112635567A (zh) 功率mosfet及其制造方法和电子设备
CN111883515A (zh) 沟槽栅器件及其制作方法
US10326013B2 (en) Method of forming a field-effect transistor (FET) or other semiconductor device with front-side source and drain contacts
CN114497188A (zh) 高可靠性上下结构的sgt器件
CN113257886A (zh) 半导体晶体管器件以及制造半导体晶体管器件的方法
CN113224133B (zh) 多栅极变化的场效晶体管结构及其制造方法、芯片装置
US8975691B2 (en) Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
CN101826551A (zh) 具有低栅电阻的沟槽型半导体功率器件及其制备方法
US11949009B2 (en) Semiconductor die and method of manufacturing the same
CN112635568B (zh) 功率mosfet及其制造方法和电子设备
US20190334019A1 (en) Top structure of insulated gate bipolar transistor (igbt) with improved injection enhancement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination