CN113225078B - 一种抗高频干扰差分开关单元 - Google Patents

一种抗高频干扰差分开关单元 Download PDF

Info

Publication number
CN113225078B
CN113225078B CN202110493730.XA CN202110493730A CN113225078B CN 113225078 B CN113225078 B CN 113225078B CN 202110493730 A CN202110493730 A CN 202110493730A CN 113225078 B CN113225078 B CN 113225078B
Authority
CN
China
Prior art keywords
tube
switch
shielding
pseudo
switch tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110493730.XA
Other languages
English (en)
Other versions
CN113225078A (zh
Inventor
张秀娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Borui Jixin Xi'an Electronic Technology Co ltd
Original Assignee
Xi'an Borui Jixin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Borui Jixin Electronic Technology Co ltd filed Critical Xi'an Borui Jixin Electronic Technology Co ltd
Priority to CN202110493730.XA priority Critical patent/CN113225078B/zh
Publication of CN113225078A publication Critical patent/CN113225078A/zh
Application granted granted Critical
Publication of CN113225078B publication Critical patent/CN113225078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)

Abstract

本申请实施例公开了一种开关单元，涉及电器元件技术领域，可以解决时钟馈通效应影响输出信号的问题。其中，该开关单元包括至少一个屏蔽管、开关管和伪开关管。其中，该至少一个屏蔽管与电流源输入口相连，该开关管与至少一个屏蔽管中的两个开关管相连，该至少一个屏蔽管与伪开关管相连，该伪开关管与电流源输出口相连。

Description

一种抗高频干扰差分开关单元
技术领域
本申请实施例涉及电器元件技术领域，尤其涉及一种抗高频干扰差分开关单元。
背景技术
通常，在很多模拟电路诸如电流舵DAC的设计中，开关单元的性能极为重要。而传统的开关单元在控制信号频率较高时由于受到时钟馈通效应的影响，会附加在输出电流上，对输出产生很大的影响。
因此，如何减少时钟馈通效应的影响，是本领域技术人员亟待解决的问题。
发明内容
本申请实施例提供一种开关单元，可以解决时钟馈通效应影响输出信号的问题。
为了解决上述技术问题，本申请实施例采用如下技术方案：
本申请实施例的第一方面，提供一种开关单元，该开关单元包括至少一个屏蔽管、开关管和伪开关管。其中，该至少一个屏蔽管与电流源输入口相连，该开关管与至少一个屏蔽管中的两个开关管相连，该至少一个屏蔽管与伪开关管相连，该伪开关管与电流源输出口相连。
在本申请实施例中，开关单元包括至少一个屏蔽管、开关管和伪开关管。其中，该至少一个屏蔽管与电流源输入口相连，该开关管与至少一个屏蔽管中的两个开关管相连，该至少一个屏蔽管与伪开关管相连，该伪开关管与电流源输出口相连。由于可以增加设置至少一个屏蔽管和伪开关管，这样，可以减小在高频下由于时钟馈通效应影响导致的输出信号变化，并且可以在伪开关管的栅极上加一对与开关管完全对称的反相控制信号，通过调节伪开关管的宽长比W/L，使其产生一个与开关管时钟馈通效应相反的误差信号来抵消时钟馈通对传输信号的影响。最终达到提高开关单元抗高频干扰的能力。
附图说明
图1为本申请实施例提供的开关单元的结构示意图之一；
图2为本申请实施例提供的开关单元的结构示意图之二。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象，而不是用于描述对象的特定顺序。例如，第一伪开关管和第二伪开关管等是用于区别不同的介质层，而不是用于描述介质层的特定顺序。
在本申请实施例的描述中，除非另有说明，“多个”的含义是指两个或两个以上。例如，多个元件是指两个元件或两个以上元件。
本文中术语“和/或”，是一种描述关联对象的关联关系，表示可以存在三种关系，例如，显示面板和/或背光，可以表示：单独存在显示面板，同时存在显示面板和背光，单独存在背光这三种情况。本文中符号“/”表示关联对象是或者的关系，例如输入/输出表示输入或者输出。
在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本申请实施例提供一种开关单元，开关单元包括至少一个屏蔽管、开关管和伪开关管。其中，该至少一个屏蔽管与电流源输入口相连，该开关管与至少一个屏蔽管中的两个开关管相连，该至少一个屏蔽管与伪开关管相连，该伪开关管与电流源输出口相连。由于可以增加设置至少一个屏蔽管和伪开关管，这样，可以减小在高频下由于时钟馈通效应影响导致的输出信号变化，并且可以在伪开关管的栅极上加一对与开关管完全对称的反相控制信号，通过调节伪开关管的宽长比W/L，使其产生一个与开关管时钟馈通效应相反的误差信号来抵消时钟馈通对传输信号的影响。最终达到提高开关单元抗高频干扰的能力。
本申请实施例提供的开关单元，可以应用于电路元件的开关单元中。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的一种开关单元进行详细地说明。
图1示出了本申请实施例提供的一种开关单元的结构示意图。如图1所示，开关单元包括：至少一个屏蔽管10、开关管11和伪开关管12；其中，至少一个屏蔽管10与电流源输入口13相连，开关管11与至少一个屏蔽管10中的两个屏蔽管相连，至少一个屏蔽管10与伪开关管12相连，伪开关管12与电流源输出口13相连。
可选地，本申请实施例中，结合图1，如图2所示，至少一个屏蔽管10包括：第一屏蔽管14和第二屏蔽管15；其中，第一屏蔽管14与电流源输入口13相连，第一屏蔽管14还与开关管11相连，第二屏蔽管15与开关管11相连，第二屏蔽管15还与伪开关管12相连。
可选地，本申请实施例中，结合图2，第一屏蔽管14包括第五MOS管M5和第六MOS管M6，第五MOS管M5的源极、第六MOS管M6的源极均与所述电流源输入口相连，第五MOS管M5的栅极、第六MOS管M6的栅极均接地。第五MOS管M5的漏极与开关管11的一个MOS管M1的源极相连，第六MOS管M6的漏极与开关管11的另一个MOS管M2的源极相连。
可选地，本申请实施例中，结合图2，第二屏蔽管15包括第三MOS管M3和第四MOS管M4，第三MOS管M3的源极与一个MOS管M1的漏极相连，第四MOS管M4的源极与另一个MOS管M2的漏极相连，第三MOS管M3的栅极、第四MOS管M4的栅极均接地。
可选地，本申请实施例中，伪开关管12包括第一伪开关管M7和第二伪开关管M8；其中，第一伪开关管M7的源极与第三MOS管M3的漏极相连，第一伪开关管M7的漏极与电流源输出口I_OUT+相连；第二伪开关管M8的源极与第四MOS管M4的漏极相连，第二伪开关管M8的漏极与电流源输出口I_OUT-相连。
可选地，本申请实施例中，第一伪开关管M7的源极与第一伪开关管M7的漏极相连，第二伪开关管M8的源极与第二伪开关管M8的漏极相连。
可选地，本申请实施例中，第一伪开关管M7的栅极、第二伪开关管M8的栅极上施加目标控制信号，目标控制信号与开关管11的控制信号相反，且完全对称。
本申请实施例中，与相关技术相比，增加了M3，M4，M5，M6组成的屏蔽管以及M7，M8组成的伪开关管。其中屏蔽管使开关晶体管M1和M2的源漏两端在P点和输出点(I_OUT+和I_OUT-)之间隔离开，从而减少时钟馈通效应的影响。而伪开关管作用是产生一个与开关管时钟馈通效应相反的误差信号来抵消时钟馈通对传输信号的影响。
上图中的开关晶体管M1和M2的栅-源以及栅-漏之间都存在寄生电容，在开关控制信号频率较高，信号发生跳变时这些寄生电容会产生时钟馈通效应，使开关输出产生毛刺。本设计在传统的开关管基础上增加M3，M4，M5，M6四个PMOS隔离管，使开关晶体管的源端和漏端在P点和输出点之间隔离开，减少时钟馈通效应的影响。
在本申请实施例中，当SWP信号从高电平转为低电平时，开关管M1截止，开关管M1的漏端到输出端的路径断开，由M1馈通效应导致输出端的电压变化ΔVout+＝0；
当SWP信号从低电平转为高电平时，开关管M1处于饱和状态，此时受M1管时钟馈通效应导致输出端的电压变化为
Figure BDA0003054067600000031
式中RL为负载电阻，gmMP3为M3管的跨导，gbMP3为M3管的导纳，r0MP3为M3管的内阻，Cgd为M3管栅极和漏极的电容。
Figure BDA0003054067600000032
为控制信号的变化量。
M4，M5，M6管的作用分析类似。可以看出，通过增加隔离管，可以减小在高频下由于时钟馈通效应影响导致的输出信号变化。
与此同时，再增加一对源漏相连的POMS伪开关管M7，M8，在其栅上加一对与开关管M1，M2完全对称的反相控制信号，通过调节伪开关管12的宽长比W/L，使其产生一个与开关管时钟馈通效应相反的误差信号来抵消。最终达到提高mos开关单元抗高频干扰的能力。
本申请，基于CMOS工艺，在传统差分开关结构的基础上通过增加数个pmos管来作为屏蔽管，和伪开关管，实测发现可以有效减小时钟馈通效应对开关单元的影响。
本申请实施例提供的开关单元，该开关单元包括至少一个屏蔽管、开关管和伪开关管。其中，该至少一个屏蔽管与电流源输入口相连，该开关管与至少一个屏蔽管中的两个开关管相连，该至少一个屏蔽管与伪开关管相连，该伪开关管与电流源输出口相连。由于可以增加设置至少一个屏蔽管和伪开关管，这样，可以减小在高频下由于时钟馈通效应影响导致的输出信号变化，并且可以在伪开关管的栅极上加一对与开关管完全对称的反相控制信号，通过调节伪开关管的宽长比W/L，使其产生一个与开关管时钟馈通效应相反的误差信号来抵消。最终达到提高开关单元抗高频干扰的能力。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台电子设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (2)

1.一种开关单元，其特征在于，所述开关单元包括至少一个屏蔽管、开关管和伪开关管；
其中，所述至少一个屏蔽管与电流源输入口相连，所述开关管与所述至少一个屏蔽管中的两个开关管相连，所述至少一个屏蔽管与所述伪开关管相连，所述伪开关管与电流源输出口相连；
所述至少一个屏蔽管包括：第一屏蔽管和第二屏蔽管；
其中，所述第一屏蔽管与所述电流源输入口相连，所述第一屏蔽管还与所述开关管相连，所述第二屏蔽管与所述开关管相连，所述第二屏蔽管还与所述伪开关管相连；
所述第一屏蔽管包括第五MOS管和第六MOS管，所述第五MOS管的源极、所述第六MOS管的源极均与所述电流源输入口相连，所述第五MOS管的栅极、所述第六MOS管的栅极均接地；
所述第五MOS管的漏极与所述开关管的一个MOS管的源极相连，所述第六MOS管的漏极与所述开关管的另一个MOS管的源极相连；
所述第二屏蔽管包括第三MOS管和第四MOS管，所述第三MOS管的源极与所述一个MOS管的漏极相连，所述第四MOS管的源极与所述另一个MOS管的漏极相连，所述第三MOS管的栅极、所述第四MOS管的栅极均接地；
所述伪开关管包括第一伪开关管和第二伪开关管；
其中，所述第一伪开关管的源极与所述第三MOS管的漏极相连，所述第一伪开关管的漏极与电流源输出口相连；
所述第二伪开关管的源极与所述第四MOS管的漏极相连，所述第二伪开关管的漏极与电流源输出口相连；
所述第一伪开关管的源极与所述第一伪开关管的漏极相连，所述第二伪开关管的源极与所述第二伪开关管的漏极相连。
2.根据权利要求1所述的开关单元，其特征在于，所述第一伪开关管的栅极、所述第二伪开关管的栅极上施加目标控制信号，所述目标控制信号与所述开关管的控制信号相反，且完全对称。
CN202110493730.XA 2021-05-07 2021-05-07 一种抗高频干扰差分开关单元 Active CN113225078B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110493730.XA CN113225078B (zh) 2021-05-07 2021-05-07 一种抗高频干扰差分开关单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110493730.XA CN113225078B (zh) 2021-05-07 2021-05-07 一种抗高频干扰差分开关单元

Publications (2)

Publication Number Publication Date
CN113225078A CN113225078A (zh) 2021-08-06
CN113225078B true CN113225078B (zh) 2022-10-04

Family

ID=77091207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110493730.XA Active CN113225078B (zh) 2021-05-07 2021-05-07 一种抗高频干扰差分开关单元

Country Status (1)

Country Link
CN (1) CN113225078B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088282A (zh) * 2009-12-03 2011-06-08 Nxp股份有限公司 具有开关本体伪单元的开关本体pmos开关
CN203708222U (zh) * 2014-01-15 2014-07-09 厦门优迅高速芯片有限公司 一种自举时钟采样开关的时钟馈通补偿电路
CN105490677A (zh) * 2014-09-19 2016-04-13 中芯国际集成电路制造(上海)有限公司 源端开关的电荷泵、锁相环电路及抑制馈通效应的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103825616B (zh) * 2014-01-15 2017-05-31 厦门优迅高速芯片有限公司 一种自举时钟采样开关的时钟馈通补偿电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088282A (zh) * 2009-12-03 2011-06-08 Nxp股份有限公司 具有开关本体伪单元的开关本体pmos开关
CN203708222U (zh) * 2014-01-15 2014-07-09 厦门优迅高速芯片有限公司 一种自举时钟采样开关的时钟馈通补偿电路
CN105490677A (zh) * 2014-09-19 2016-04-13 中芯国际集成电路制造(上海)有限公司 源端开关的电荷泵、锁相环电路及抑制馈通效应的方法

Also Published As

Publication number Publication date
CN113225078A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
Wambacq et al. Distortion analysis of analog integrated circuits
US20200350906A1 (en) Rf switch having independently generated gate and body voltages
JP4832965B2 (ja) スイッチ回路装置、スイッチ回路装置を用いた無線回路装置及びサンプリング回路装置
Metin et al. All‐pass filters using DDCC‐and MOSFET‐based electronic resistor
US11942963B2 (en) Follow-hold switch circuit
Gupta et al. Quasi-floating gate MOSFET based low voltage current mirror
US20110115559A1 (en) System for reducing distortion in an electronic circuit using nonlinear feedback
CN113225078B (zh) 一种抗高频干扰差分开关单元
Jindal et al. Class‐AB level shifted flipped voltage follower cell using bulk‐driven technique
CN115189682A (zh) 一种射频开关电路
CN110166035B (zh) 电流补偿电路及模拟开关电路
Park et al. Analysis and optimization of a resistive‐feedback inverter LNA
US7218491B2 (en) Electrostatic discharge protection unit including equalization
US8902004B2 (en) Reducing the effect of parasitic mismatch at amplifier inputs
CN103346794B (zh) 数模转换器
CN113328710B (zh) 一种高线性跨导电路
CN104052459A (zh) 一种采样电路及采样方法
CN109787613B (zh) 一种输出级的驱动电路和电子设备
Yıldız et al. Low frequency active only filters with small chip area
CN106406419B (zh) 一种低敏感度低电压电流镜
Stojanović et al. Butterworth transfer function with the equalised group delay response in the maximally flat sense
EP0606123A1 (en) Electrical circuit arrangement
Filanovsky et al. Fractional harmonic distortion calculation using simplified “reconciliation” model for a MOST operating in moderate inversion
CN116581976B (zh) 电流缓冲电路及线性稳压器
Chaturvedi et al. A novel PMOS transistors based first-order all-pass network

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Building 12, Hard Technology Enterprise Community, No. 3000 Biyuan Second Road, High tech Zone, Xi'an City, Shaanxi Province, 710065

Patentee after: Borui Jixin (Xi'an) Electronic Technology Co.,Ltd.

Address before: 22nd floor, East Building, block B, Tengfei Kehui City, 88 Tiangu 7th Road, Yuhua Street office, high tech Zone, Xi'an, Shaanxi 710000

Patentee before: XI'AN BORUI JIXIN ELECTRONIC TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address