CN113224134B - 一种稳定晶圆级过渡金属硫族化合物的方法、二维材料及其应用 - Google Patents

一种稳定晶圆级过渡金属硫族化合物的方法、二维材料及其应用 Download PDF

Info

Publication number
CN113224134B
CN113224134B CN202110510542.3A CN202110510542A CN113224134B CN 113224134 B CN113224134 B CN 113224134B CN 202110510542 A CN202110510542 A CN 202110510542A CN 113224134 B CN113224134 B CN 113224134B
Authority
CN
China
Prior art keywords
transition metal
layer
metal chalcogenide
wse
dimensional material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110510542.3A
Other languages
English (en)
Other versions
CN113224134A (zh
Inventor
冯晴亮
王肖剑
任思玥
张文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Original Assignee
Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN202110510542.3A priority Critical patent/CN113224134B/zh
Publication of CN113224134A publication Critical patent/CN113224134A/zh
Application granted granted Critical
Publication of CN113224134B publication Critical patent/CN113224134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305Sulfides, selenides, or tellurides
    • C23C16/306AII BVI compounds, where A is Zn, Cd or Hg and B is S, Se or Te
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种稳定晶圆级过渡金属硫族化合物的方法、二维材料及其应用,所述二维材料包括单层过渡金属硫族化合物(TMDs)层以及覆盖在所述过渡金属硫族化合物层表面的硫单质层。本发明提供了一种低成本的普适性方法来固定费米能级以保持其固有特性,即在其表面沉积低k非晶硫材料的超浸润亚纳米层,得到的二维材料在高湿度环境和极性溶液中表现出良好的长期稳定性,同时避免了在集成电路中制造电极的图案光刻造成污染。

Description

一种稳定晶圆级过渡金属硫族化合物的方法、二维材料及其 应用
技术领域
本发明涉及二维材料技术领域,尤其涉及一种稳定晶圆级过渡金属硫族化合物的方法、二维材料及其应用。
背景技术
由于单层过渡金属硫族化合物(TMDs)特殊的原子结构和丰富的种类,导致其具有较高的载流子迁移率、直接能带隙和灵活的结构。为了使其在高性能纳米器件、柔性电子器件、生物传感器和光电探测器等方面具有更大的应用优势,人们在多种衬底上合成了大尺寸和大畴的单层TMDs。然而,基于TMDs的晶体管的制作过程也非常复杂,有许多后续处理步骤,如光刻、剥离、封装等。TMDs在厚度达到单层时表面能显著增加,单分子层TMDs容易发生表面吸附,如空气中的气体和水分子,从而导致电荷掺杂、界面污染和光电性能的改变。造成单层TMDs器件的电子输运性能大大降低,甚至在集成器件制造过程中化学蚀刻、光刻甚至基板清洗都会造成器件烧损,从而限制了其在工业层面的实际应用。因此,迫切需要开发一种有效的方法来保护大面积TMDs单层膜,以保持其固有的物理特性,使其朝着超稳定器件的半导体集成领域发展。
化学和物理的表面保护方法总是伴随着掺杂剂和块体材料之间的电荷转移,被用于修复部位缺陷,调节光学性能,钝化易氧化的TMDs。例如,将2,3,5,6-四氟-7,7,8,8-四氰基喹啉二甲烷(F4TCNQ)分子置于单层MoS2表面,用电荷转移机制增强光致发光(PL)强度;黑磷表面的聚二烯丙基二甲基氯化铵(PDDA)分子中N+与P原子的长对电子发生静电相互作用增强了黑磷片的空气稳定性。另一方面,物理隔离中通常通过原子层沉积(ALD)技术使Al2O3、 ZrO2、HfO2等几十纳米厚度的高介电常数(k)材料作为顶栅材料来获得高性能纳米器件。此外通过人工转移堆叠石墨烯和六方氮化硼(h-BN)在单层TMDs上,提高纳米器件的性能。然而,光刻蚀对于集成电路的器件图案化制作仍然是必需的,这也是实现高k材料在TMDs 单层膜上的厚度控制刻蚀的又一重大技术挑战。
因此,无论是高k材料还是堆叠二维材料都不是超稳定器件在大规模集成电路和实际应用中的最佳解决方案,本领域仍亟待开发一种能够有效保护大面积TMDs单层膜的方案,提高二维材料的界面稳定性,以获得具有稳定光电性能的晶体管。
发明内容
针对现有技术的不足,本发明的目的之一在于提供一种二维材料,特别在于提供一种界面稳定的二维材料。所述二维材料在高湿度环境和极性溶液中表现出良好的长期稳定性,使用其构建的半导体器件的光学性能和电学性能稳定。
为达此目的,本发明采用如下技术方案:
本发明的目的之一在于提供一种二维材料,所述二维材料包括单层过渡金属硫族化合物 (TMDs)层以及覆盖在所述过渡金属硫族化合物层表面的硫单质层。
硫的k值较低,约为3.4,与位于TMDs外表面的硫原子具有相似的电负性和价电子结构,当它们沉积在TMDs表面时,在表面表现出超浸润性。此外,硫的蒸汽压可以很容易地由蒸汽温度控制,在高湿度环境和极性溶液中表现出良好的长期稳定性。并且,本发明提供的二维材料可以避免在集成电路中制造电极的图案光刻造成污染。
本发明中,将在硫单质层称为超浸润亚纳米层(DSSL),沉积超浸润亚纳米层的方法称为DSSL方法,也将本发明的二维材料记为S-TMDs(例如S-MoS2、S-WSe2等)。
本发明研究人员论证了DSSL方法在不同复杂环境下保护晶圆单层TMDs免受界面污染的普适性。并且,本发明提供的二维材料的工作温度较低(低于200℃),还可以适用于柔性聚酰亚胺(PI)薄膜衬底。通过对随时间变化的光致发光(PL)光谱研究发现,长期稳定的单层的S-MoS2和S-WSe2的峰强度在60天内下降了40%,相比之下单层的MoS2和WSe2的峰强度在40天内下降了近95%。由单层S-MoS2和S-WSe2构成的场效应晶体管(FET)在高湿度、丙酮和乙醇环境下表现出长期稳定性。由于亚纳米厚的S保护层3.4的低k值,单层 TMDs的费米能级会被固定住,并且电子会隧穿保护层。因此,DSSL方法在保护大面积TMDs 单层膜方面表现出了巨大的优势,并仍然保持其固有特性,这可以避免在集成电路中构筑图案化电极光刻造成的污染。此外,DSSL方法还可以用于易氧化的少层1T'MoTe2的钝化。
优选地,所述单层过渡金属硫族化合物层的厚度为0.6-0.7nm,例如0.61nm、0.62nm、 0.63nm、0.64nm、0.65nm、0.66nm、0.67nm、0.68nm、0.69nm等;
优选地,所述硫单质层的厚度为0.2-0.3nm,例如0.2nm、0.22nm、0.23nm、0.24nm、0.25nm、0.26nm、0.27nm、0.28nm、0.29nm等。
本发明优选特定亚纳米厚度的硫单质层,以超浸润机制钝化大规模单层TMDs,在该厚度范围内,能够在不影响二维材料本征性质的前提下实现有效钝化,厚度过低,会导致钝化效果差,厚度过高,会导致其本征改变较大。
优选地,所述过渡金属硫族化合物层中的过渡金属硫族化合物包括硫化钼、硒化钨、碲化钼、硫化钨、硒化钼、碲化钨、硫化铼、硒化铼、硫化铂或硒化铂中的任意一种或至少两种组合。
优选地,所述硫单质层中硫原子占所述过渡金属硫族化合物层中硫族原子的百分比为 2%-100%,例如5%、6%、10%、20%、30%、40%、50%、60%、70%、80%、90%等。
本发明优选将硫单质层的浓度控制在上述范围之内,能够在不影响二维材料本征性质的前提下实现有效钝化,占比过低,会导致钝化效果差,占比过高,会导致其本征改变较大。
本发明的目的之二在于提供一种稳定晶圆级过渡金属硫族化合物的方法,即为目的之一所述的二维材料的制备方法,所述方法包括如下步骤:
(1)将硫族单质源与过渡金属氧化物源沿着气流的方向依次放置于管式容器中,通入载气,加热至过渡金属氧化物源放置处的温度达到化学气相沉积温度、硫族单质源放置处达到蒸发温度以上,保温以进行化学气相沉积,得到单层过渡金属硫族化合物层;
(2)在所述过渡金属硫族化合物层上通过物理气相沉积法沉积硫单质层,得到目的之一所述的二维材料。
本发明中,晶圆级指的是半导体工业中使用的半导体衬底的尺寸在四英寸及以下。
优选地,步骤(1)中,所述过渡金属氧化物源上方设置有生长基底。
优选地,所述生长基底包括硅片、聚酰亚胺薄膜、云母片、或蓝宝石衬底中的任意一种。
优选地,所述管式容器包括中心具有加热装置的单温区管式炉。
优选地,所述过渡金属氧化物源置于陶瓷舟中,所述生长基底盖在所述陶瓷舟的上方,并保留缝隙,用于气流进入。
优选地,步骤(1)中,所述载气包括氩气。
优选地,步骤(1)中,所述载气还包括氢气。
优选地,步骤(1)中,所述载气的流量为20-60sccm,例如25sccm、30sccm、35sccm、40sccm、45sccm、50sccm、55sccm等。
优选地,所述氩气的流量为20-60sccm,例如25sccm、30sccm、35sccm、40sccm、45sccm、50sccm、55sccm等。
优选地,所述氢气的流量为10-20sccm,例如11sccm、12sccm、13sccm、14sccm、15sccm、16sccm、17sccm、18sccm、19sccm等。
优选地,步骤(1)中,所述化学气相沉积温度为800-1050℃,例如850℃、900℃、950℃、 1000℃等。
优选地,步骤(1)中,所述蒸发温度为200-450℃,例如250℃、300℃、350℃、400℃等。
优选地,步骤(1)中,所述保温的时间为1-10min,例如2min、3min、4min、5min、6min、7min、8min、9min等。
优选地,步骤(1)中,所述硫族单质源包括硫粉、硒粉或碲粉中的任意一种或至少两种组合。
优选地,步骤(1)中,所述过渡金属氧化物源包括MoO3、WO3、PtO2、或ReO3中的任意一种或至少两种组合。
优选地,步骤(1)具体包括:将硫族单质源与上方设置有生长基底的过渡金属氧化物源沿着气流的方向依次放置于管式容器中,通入载气,加热至过渡金属氧化物源放置处的温度达到800-1050℃、硫族单质源放置处达到蒸发温度以上,保温1-10min以进行化学气相沉积,得到设置在所述生长基底上的单层过渡金属硫族化合物层。
优选地,步骤(2)中具体包括:将硫粉放置于管式容器中,并将步骤(1)得到的过渡金属硫族化合物层置于所述硫粉上方,通入载气,加热至物理气相沉积温度,保温以进行物理气相沉积,冷却,得到所述二维材料。
优选地,步骤(2)中,所述硫粉的质量为10-30mg,例如11mg、12mg、13mg、14mg、15mg、16mg、17mg、18mg、19mg、20mg、21mg、22mg、23mg、24mg、25mg、26mg、 27mg、28mg、29mg等。
优选地,步骤(2)中,所述硫粉的质量占步骤(1)中所述硫族单质源质量的30%-50%,例如31%、32%、33%、34%、35%、36%、37%、38%、39%、40%、41%、42%、43%、44%、 45%、46%、47%、48%、49%等。
优选地,步骤(2)中,所述载气包括氩气。
优选地,步骤(2)中,所述载气的流量为40-50sccm,例如41sccm、42sccm、43sccm、44sccm、45sccm、46sccm、47sccm、48sccm、49sccm等。
优选地,步骤(2)中,所述物理气相沉积温度为200-300℃,例如210℃、220℃、230℃、 240℃、250℃、260℃、270℃、280℃、290℃等。
优选地,步骤(2)中,所述保温的时间为10-20min,例如11min、12min、13min、14min、15min、16min、17min、18min、19min等。
优选地,步骤(2)具体包括:将硫粉放置于管式容器中,并将步骤(1)得到的过渡金属硫族化合物层置于所述硫粉上方,通入流量为40-50sccm的氩气,加热至200-300℃,保温10-20min以进行物理气相沉积,冷却,得到所述二维材料。
本发明的目的之二在于提供一种半导体器件,所述半导体器件中含有目的之一所述的二维材料。
优选地,所述半导体器件包括场效应晶体管。
相较于现有技术,本发明具有如下有益效果:
本发明提供了一种低成本的普适性方法来固定费米能级以保持其固有特性,即在其表面沉积低k非晶硫材料的超浸润亚纳米层,得到的二维材料在高湿度环境和极性溶液中表现出良好的长期稳定性,同时避免了在集成电路中制造电极的图案光刻造成污染。
附图说明
图1是S-WSe2的制备示意图。
图2a是S-WSe2的典型光学显微镜图像。
图2b是S-WSe2的原子力显微镜图像。
图2c是S-WSe2的拉曼光谱图。
图2d是S-WSe2和WSe2单层膜的光致发光光谱图。
图2e是单层WSe2和S-WSe2器件在Vg=-60V室温空气条件下的I-V特性曲线。
图2f是单层WSe2和S-WSe2器件在Vg=-60V室温空气条件下的I-V特性曲线。
图2g是S-WSe2中的W元素的XPS谱图。
图2h是S-WSe2中的Se元素的XPS谱图。
图2i是S-WSe2中的S元素的XPS谱图。
图3a是S-MoS2中S原子吸附在单层MoS2上不同位置的原子模型图。
图3b是单层S-MoS2、S-WSe2、S-MoTe2吸附在如图3a所示的不同位置的Etotal值对比图。
图3c是S-TMDs单层膜的Esurf与吸附S原子浓度从2%到100%的关系图。
图3d是单层MoS2的能带结构图,吸附的S原子浓度分别为0%、6%和100%。
图3e是单层WSe2的能带结构图,吸附的S原子浓度分别为0%、6%和100%。
图4a是2英寸蓝宝石衬底上的单层MoS2的照片。
图4b是2英寸蓝宝石衬底上的单层S-MoS2的照片。
图4c是2英寸蓝宝石衬底上单层MoS2在空气条件下暴露7天后不同位置的PL光谱。
图4d是2英寸蓝宝石衬底上单层S-MoS2在空气条件下暴露7天后不同位置的PL光谱。
图4e是氧化层厚度为300nm的SiO2/Si衬底上单层MoS2和S-MoS2的光学对比度。
图4f是氧化层厚度为300nm的SiO2/Si衬底上单层WSe2和S-WSe2的光学对比度。
图4g是在空气条件下暴露60天后,SiO2/Si衬底上单层MoS2的PL强度映射图。
图4h是在空气条件下暴露60天后,SiO2/Si衬底上单层S-MoS2的PL强度映射图。
图4i是在空气条件下暴露60天后,SiO2/Si衬底上单层WSe2的PL强度映射图。
图4j是在空气条件下暴露60天后,SiO2/Si衬底上单层S-WSe2的PL强度映射图。
图4k是SiO2/Si衬底上单层MoS在空气条件下暴露60天中随时间变化的PL光谱。
图4l是SiO2/Si衬底上单层S-MoS2在空气条件下暴露60天中随时间变化的PL光谱。
图4m是SiO2/Si衬底上单层WSe2在空气条件下暴露60天中随时间变化的PL光谱。
图4n是SiO2/Si衬底上单层S-WSe2在空气条件下暴露60天中随时间变化的PL光谱。
图5a是单层S-TMDs器件在高湿度环境的示意图。
图5b是单层S-TMDs器件在丙酮/酒精浸泡环境的示意图。
图5c是在80%左右湿度下,不同时间的单层MoS2器件的Ids-Vds曲线。
图5d是在80%左右湿度下,不同时间的单层WSe2器件的Ids-Vds曲线。
图5e是在80%左右湿度下,不同时间的单层S-MoS2器件的Ids-Vds曲线。
图5f是在80%左右湿度下,不同时间的单层S-WSe2器件的Ids-Vds曲线。
图5g是MoS2器件S-MoS2器件和在高湿度条件下Ids随时间的变化曲线。
图5h是WSe2器件S-WSe2器件和在高湿度条件下Ids随时间的变化曲线。
图6a是单层MoS2器件在乙醇中浸泡50次以上后的Ids-Vds曲线。
图6b是单层S-MoS2器件在乙醇中浸泡50次以上后的Ids-Vds曲线。
图6c是单层MoS2和S-MoS2器件在乙醇中浸泡50次以上后的Ids-Vds对比图。
图6d是单层MoS2器件在丙酮中浸泡50次以上后的Ids-Vds曲线。
图6e单层S-MoS2器件在丙酮中浸泡50次以上后的Ids-Vds曲线。
图6f是单层MoS2和S-MoS2器件在丙酮中浸泡50次以上后的Ids-Vds对比图。
图6g是单层WSe2器件在乙醇中浸泡50次以上后的Ids-Vds曲线。
图6h是单层S-WSe2器件在乙醇中浸泡50次以上后的Ids-Vds曲线。
图6i是单层WSe2和S-WSe2器件在乙醇中浸泡50次以上后的Ids-Vds对比图。
图6j是单层WSe2器件在丙酮中浸泡50次以上后的Ids-Vds曲线。
图6k单层S-WSe2器件在丙酮中浸泡50次以上后的Ids-Vds曲线。
图6l是单层WSe2和S-WSe2器件在丙酮中浸泡50次以上后的Ids-Vds对比图。
图7a是1T'MoTe2在空气中暴露0天的光学图像。
图7b是1T'MoTe2在空气中暴露15天的光学图像。
图7c是S-1T'MoTe2在空气中暴露0天的光学图像。
图7d是S-1T'MoTe2在空气中暴露15天的光学图像。
图7e是1T'MoTe2和S-1T'MoTe2的Rq值变化对比图。
图7f是S-1T'MoTe2在空气中暴露25天后随时间变化的XPS谱。
图7g是1T'MoTe2和S-1T'MoTe2的峰位变化对比图。
图7h是S-1T'MoTe2器件在空气条件下曝露15天的Ids-Vds曲线。
具体实施方式
为便于理解本发明,本发明列举实施例如下。本领域技术人员应该明了,所述实施例仅仅是帮助理解本发明,不应视为对本发明的具体限制。
对于以实施例和对比例得到的二维材料通过如下方法进行表征:
组分与结构表征:光学图像是在奥林巴斯BX51显微镜上拍摄的。AFM是在BrukerICON 显微镜上拍摄的。XPS测试分析在Axis Ultra系统上完成。使用532nm激光在Renishaw显微拉曼光谱仪上测量拉曼。
器件制造与电学特性测量:利用电子束光刻技术和物理掩模技术在SiO2/Si上制备了采用实施例或对比例的二维材料的器件,利用热蒸发沉积技术制备了Cr/Au(10/50nm)金属电极。电学特性测量在探针站进行,由Keithley 2614b半导体分析仪在室温环境空气下进行不同天数的测量。在室温(300K)下测量了所制备器件的电荷输运行为。
计算方法:使用广义梯度近似(GGA)下的Perdew-Burke-Ernzerhof(PBE)泛函。进行结构弛缓,直到总能量和力分别收敛到10-4eV和表面是使用2×4×1超级晶胞和单层TMDs构建的。在超级晶胞中,考虑了/>的真空层来解耦连续单分子层之间的伪相互作用。本文对二维TMDs的表面能(surface energy,Esurf)计算如下:
Esurf=(Etotal-1/2Ebulk-nES)/2A
其中,Etotal为S掺杂2D TMDs的总能量,Ebulk为由两层TMDs组成的TMDs体的能量,ES为孤立S原子的能量,n为S原子个数,A为表面面积。
实施例1
本实施例提供一种S-MoS2,制备方法如下:
(1)以MoO3(3mg)为Mo源,S粉(80mg)为硫源,Si/SiO2为衬底,采用自制的 CVD系统制备单层MoS2。样品在石英管中合成,生长温度为800℃。MoO3和分子筛混合放置在管式炉中心的陶瓷船中。硫粉放置在距管式炉中心上游12厘米处,供S源使用。载气采用氩气(Ar,60sccm)。25分钟内加热至800℃,保持生长温度10分钟。最后,炉子自然冷却到室温,得到单层MoS2(平均厚度为0.7nm,最大晶畴尺寸为80μm)。
(2)在管式炉中,采用物理气相沉积法将S层沉积在单层MoS2上,具体为:将硫粉(30 mg)置于管式炉温区中心,将步骤(1)得到的带有MoS2的硅片倒置于硫粉的侧面上方,通入氩气(Ar,50sccm),8分钟内加热至200℃,保持生长温度10分钟,最后,管式炉自然冷却到室温,得到S-MoS2(S层的厚度为0.3nm)。
实施例2
本实施例提供一种S-WSe2,制备方法如下:
(1)以WO3(5mg)为W源,Se粉(80mg)为硒源,Si/SiO2为衬底。样品在石英管中合成,温度为1050℃。将WO3和NaCl混合后放入管式炉中心的陶瓷船中。硒粉放置在管式炉中心上游10厘米处,提供硒源。采用混合氢气(H2,10sccm)和氩气(Ar,20sccm) 作为载气。40分钟内加热至1050℃,保持生长温度1分钟。最后,炉子自然冷却到室温,得到单层WSe2(平均厚度为0.7nm,最大晶畴尺寸为120μm)。
(2)在管式炉中,采用物理气相沉积法将S层沉积在单层WSe2上,具体为:将硫粉(30 mg)置于管式炉温区中心,将步骤(1)得到的带有WSe2的硅片倒置于硫粉的侧面上方,通入氩气(Ar,50sccm),8分钟内加热至200℃,保持生长温度10分钟,最后,管式炉自然冷却到室温,得到S-WSe2(S层的厚度为0.3nm)。
图1是本实施例制备S-WSe2的示意图,图中展示了DSSL方法,硫粉放置在石英管的上游,并在200℃下蒸发,生长有单层TMDs的衬底位于炉的中间。在单层WSe2膜表面沉积一层亚纳米厚度的非晶S形成S-WSe2
实施例3
本实施例提供一种S-1T'MoTe2,制备方法如下:
(1)以MoO3(5mg)为Mo源,80mg碲粉为Te源,采用自制的CVD体系合成了单层1T'MoTe2,Si/SiO2为衬底。样品在石英管中合成,温度为800℃。MoO3和分子筛混合放置在管式炉中心的陶瓷船中。碲粉放置在管式炉中心上游12厘米处,以供应Te源。采用混合氢气(H2,10sccm)和氩气(Ar,20sccm)作为载气。25分钟内加热至800℃,保持生长温度10分钟。最后,炉子自然冷却到室温,得到单层1T'MoTe2(平均厚度为0.7nm,最大晶畴尺寸为100μm)。
(2)在自制管式炉中,采用物理气相沉积法将S层沉积在单层1T'MoTe2上,具体为:将硫粉(30mg)置于管式炉温区中心,将步骤(1)得到的带有1T'MoTe2的硅片倒置于硫粉的侧面上方,通入氩气(Ar,50sccm),8分钟内加热至200℃,保持生长温度10分钟,最后,管式炉自然冷却到室温,得到S-1T'MoTe2(S层的厚度为0.3nm)。
对比例1
与实施例1的区别仅在于,不进行步骤(2),得到单层MoS2
对比例2
与实施例2的区别仅在于,不进行步骤(2),得到单层WSe2
对比例3
与实施例3的区别仅在于,不进行步骤(2),得到单层1T'MoTe2
性能测试:
针对上述实施例1-3、对比例1-3的S-MoS2、S-WSe2、S-1T'MoTe2、MoS2、WSe2和1T'MoTe2进行如下性能测试:
(1)二维材料基础性能表征
图2a为单层S-WSe2的典型光学显微镜图像(OM),图2b为单层S-WSe2的原子力显微镜图像(AFM),图中显示,与WSe2表现出类似的光学对比度和厚度(1.12nm)。此外,在 S-WSe2单层膜的OM和AFM图像中均未发现明显的S纳米颗粒。DSSL方法也可以用于其它衬底,如长有单层过渡金属硫族化合物的云母、蓝宝石和柔性聚酰亚胺(PI)衬底。
图2c为单层S-WSe2的拉曼光谱图,图中显示,单层S-WSe2的拉曼光谱中有两个位于239和251cm-1的声子震动模,其分别为典型WSe2的E1 2g和A1 g振动模。
图2d是S-WSe2和WSe2单层膜的光致发光(PL)光谱图,图中显示,在SiO2/Si衬底上获得的S-WSe2和WSe2单层膜的光致发光(PL)光谱在780nm处的两个相似的强发射峰。结果表明,与纯WSe2单层膜相比,S-WSe2单层膜的光学特性没有明显改变。
图2e和图2f是单层WSe2和S-WSe2器件的输出特性曲线,显示了Ids和Vds之间良好的线性关系,表明器件形成了良好的欧姆接触。基于单分子层WSe2和S-WSe2的FET器件的最大驱动电流(Ids)在Vg=-60V时相似,并且单分子层WSe2和S-WSe2器件的空穴迁移率分别在0.34和0.13cm2V-1s-1左右。结果表明,与纯WSe2单层相比,单层S-WSe2的电子性能没有明显变化。
图2g、图2h和图2i分别是S-WSe2中的W、Se和S元素的XPS谱图,利用高分辨率X 射线光电子(XPS)光谱来确认S-WSe2单层膜中的W、Se、S元素的化学价态。三个分别位于32.7eV、34.9eV和38.4eV的峰分别对应W+4元素的4f7/2、4f5/2和5p峰。54.9eV和55.8 eV处发现的Se 3d的两个峰被认为是S-WSe2单层中Se-2的峰。在S-WSe2样品中,只发现了 161.2和162.3eV的一对峰,它们属于元素S的2p3/2和2p1/2,表明吸附的S原子没有与WSe2反应。此外,还对S-WSe2进行了EDS映射测试,测试结果显示S-WSe2晶体中W、Se、S元素
S-WSe2晶体中W、Se、S元素的EDS映射测试中显示了S-WSe2晶体中W、Se、S元素分布均匀。
(2)能带结构与能级测试
为了对实验结果有更深的理解,使用密度泛函理论(DFT)通过VASP计算S-TMDs的Esurf和能带结构。选择单层的n型半导体MoS2、单层的p型半导体WSe2和半金属1T’MoTe2来研究S-TMDs单层膜的Esurf演变和能带结构。单层纯MoS2、WSe2、1T’MoTe2的Esurf分别计算为19.973、9.857和首先,计算了S原子吸附在单层TMDs膜上的位置偏好。
以S-MoS2为例,图3a显示了S原子在MoS2上的几个吸附位点,包括MoS2表面的六边形凹陷位点(1)、Mo顶部位点(2)和S顶部位点(3)。在TMDs中,被吸附的S原子更倾向于位于S原子的顶部,导致被吸附的S原子与TMDs表面的空间距离约为
从图3b中可以看出,不同位置S-MoS2的Etotal是相似的,其它TMDs单层膜也具有相同性质。
图3c显示了S-TMDs单层膜的Esurf与吸附S原子浓度从2%到100%的关系。随着S原子浓度的增加,S-TMDs单层膜的Esurf减小。Esurf越低,纳米材料在空气中的稳定性越高。结果表明,与纯单层TMDs相比,DSSL方法极大地提高了单层S-TMDs的空气稳定性。
如图3d和图3e所示,当S原子浓度较低时,S-MoS2的带隙略有减小。当S原子浓度达到较高时,单层S-MoS2和S-WSe2的带隙都减小了。因此,在吸附S原子浓度合适的情况下,DSSL方法是在不改变TMDs固有物理性质的情况下在单层TMDs表面建立物理隔离层的有效途径。
上述S离子浓度指的是S单质层中的S原子占过渡金属硫族化合物中硫族原子的百分比。
(3)光学性能测试
利用随时间变化的PL光谱研究了单层S-TMDs的稳定性。
在图4a和图4b中,蓝宝石上S-MoS2单层膜的光学对比度与MoS2单层膜相似。在空气条件下暴露7天后,蓝宝石衬底上S-MoS2单层膜的PL光谱峰强度几乎没有变化,而MoS2单层膜的PL明显降低,如图4c和图4d所示,说明了DSSL的无损优势。
虽然单层MoS2和单层WSe2的特异性光学对比度不同,但是在图4e和图4f中单层TMDs 和S-TMDs的圆圈值(R),方块值(G),三角值(B)的统计数据没有明显的差异。
在图4g和4h中,即使在空气条件下暴露60天后,单层的S-MoS2和S-WSe2分别在680nm与765nm处的PL映射仍然均匀且强烈。而单层MoS2在674nm和单层WSe2在770nm 处的PL映射都显示了较弱的强度,如图4i和4j所示。
图4k、4l、4m和4n中还利用了TMDs和S-TMDs单层膜随时间变化的PL光谱,对比研究了在空气条件下TMDs和S-TMDs的发光特性。S-MoS2和S-WSe2单层膜在空气中暴露 60天后,PL峰值强度分别下降约30%和40%。同时,MoS2和WSe2在空气中暴露60天后,单分子层的PL峰值强度均下降了95%以上。结果表明,采用DSSL方法,S-TMDs的光学性质得到了极大的保留。另一方面,单分子层S-MoS2和S-WSe2的峰值位置分别从685到680nm 和780到765nm发生蓝移。单分子层MoS2和WSe2的峰位分别从682到674nm和780到 770nm发生蓝移。
(4)高湿度条件下单层S-TMDs器件的时间依赖性稳定性测试
图5a和5b分别是单层S-TMDs器件在高湿度环境和丙酮/酒精浸泡的的示意图。TMDs 与S-TMDs单层膜输出特性曲线(图5c、5d、5e和5f)显示了Ids和Vds之间良好的线性关系,表明器件有良好的欧姆接触。基于单分子层TMDs和S-TMDs(S-MoS2和S-WSe2)的器件在40天内暴露在80%的高湿度下,测量其随时间变化的Ids-Vds曲线,如图5c、5d、5e和5f所示。如图5g和5h所示,在高湿(80%)条件下,40天内,基于S-TMDs的器件的Ids变化幅度(δIds)在10%以内而单层MoS2器件的Ids甚至在1天后就出现了明显的波动,在40天后发生了超过7次的变化,单层WSe2器件的Ids诱导率几乎下降到2%。结果表明,DSSL方法能有效地隔离水蒸气,且单层TMDs被物理屏蔽后固有性能保持良好
(5)S-TMDs器件在极性溶剂中的时间依赖性稳定性测试
进一步研究了DSSL法的电荷屏蔽效应,将S-TMDs器件单层浸没在酒精和丙酮等极性分子中。
图6a-6b、6d-6e分别为单层MoS2和S-MoS2(n型半导体)器件在沟道上浸泡50次以上后的Ids-Vds曲线。在图6c和6f中可以发现,单层S-TMDs基器件在酒精和丙酮浸渍50次后,所有的Ids都在18%以内波动。此外,单层MoS2器件在浸入酒精或丙酮时,即使是第一次浸入,其Ids也会波动约10倍。图6g、6h和图6j、6k分别显示了单层WSe2和S-WSe2(p 型半导体)为基础的器件在沟道上浸没酒精和丙酮超过50次的Ids-Vds曲线。在图6i和6l中,单层S-WSe2器件在浸入酒精和丙酮50次后,所有的Ids都在8%以内波动。单层WSe2器件在酒精和丙酮浸没时,其Ids分别波动3倍以上和10倍以上。结果表明,沉积的S层阻碍了低k材料表面吸附极性分子的电荷转移,并保持了良好的电输运性能。
(6)增强不稳定1T'MoTe2的空气稳定性测试
如图7a、7b、7c和7d所示,S-1T’MoTe2在空气中暴露15天后仍能清晰地看到其形貌,而1T’MoTe2的形貌几乎看不见。结果表明,即使在10min后,仍有少量1T'MoTe2发生了明显的氧化降解。由于1T’MoTe2的不稳定性,表面暴露在空气中后会变得非常粗糙,而 S-1T’MoTe2的表面由于稳定性的提高会保持了较好的平整度。如图7e所示,1T’MoTe2的Rq 随着暴露时间的延长急剧增加,最终达到0.75nm,这意味着1T’MoTe2已经完全氧化,而S-1T' MoTe2的Rq在暴露4天后略有增加,随后趋于恒定。同时,通过随时间变化的XPS谱图(图 7f)进一步确定了S-1T'MoTe2的钝化过程。MoTe2和MoS2的典型Mo元素3d5/2和3d3/2能级峰分别位于228.3eV、231.2eV和229.6eV、232.7eV处。暴露15天后,在232.4eV和235.6 eV处出现了两个弱峰,这与Mo元素的氧化有关。在161.5eV和162.8eV处出现了S元素 2p3/2和2p1/2的能级峰,其化合价为0,表明吸附的S原子与单层TMDs之间没有发生化学反应。此外,MoTe2的Te元素在572.4和582.8eV附近出现了两个峰,在空气中暴露15天后出现了两个弱峰,分别位于576.2和586.6eV。另一方面,峰位的统计数据如图7g所示,S-MoTe2中Te和Mo元素的峰位略有移动,而MoTe2中Te和Mo元素的峰位明显增加,最终进入Mo 和Te元素的氧化态。然后,我们研究了S-TMDs基FET器件的空气稳定性。采用物理掩模沉积法制备了TMDs和S-TMDs器件。在制备过程中,少量的1T'MoTe2被迅速氧化。而S-1T' MoTe2的化学稳定性得到了足够的提高,可以完成器件的制备。图7h为S-1T'MoTe2在空气条件下暴露15天中随时间变化Ids-Vds曲线。结果表明,DSSL方法是一种简单有效的钝化不稳定二维材料并提高其长期空气稳定性的方法。
综上所述,本发明开发了DSSL方法来钝化晶圆尺寸的TMDs单层膜作为物理屏蔽层。在合适的S浓度下,S-TMDs的光学性能和电学性能都没有明显的变化。S-TMDs的光学性能和电学性能在高湿度(80%)的60天内表现出增强的空气稳定性。此外,基于单层S-TMDs器件在各种恶劣环境下,如在丙酮和酒精中浸渍,也表现出更高的稳定性。DSSL方法还可以增强不稳定的薄层1T'MoTe2的空气稳定性。DFT模拟结果证实了这一结果,在低浓度吸附S原子时,S-TMDs单分子膜的能带隙略有降低,而随着S原子浓度的增加,S-TMDs单分子膜的Esurf显著降低。本研究提供了一种低成本、普适性的方法来保留单层TMDs的固有特性,同时提高其在各种恶劣环境中的稳定性,从而应用于化学蚀刻、光刻和集成电路制造。
申请人声明,本发明通过上述实施例来说明本发明的详细方法,但本发明并不局限于上述详细方法,即不意味着本发明必须依赖上述详细方法才能实施。所属技术领域的技术人员应该明了,对本发明的任何改进,对本发明产品各原料的等效替换及辅助成分的添加、具体方式的选择等,均落在本发明的保护范围和公开范围之内。

Claims (26)

1.一种二维材料,其特征在于,所述二维材料包括单层过渡金属硫族化合物层以及覆盖在所述过渡金属硫族化合物层表面的硫单质层;
所述单层过渡金属硫族化合物层的厚度为0.6-0.7nm;
所述硫单质层的厚度为0.2-0.3nm;
所述硫单质层中硫原子占所述过渡金属硫族化合物层中硫族原子的百分比为2%-100%;
所述过渡金属硫族化合物采用如下方法进行制备:
(1)将硫族单质源与过渡金属氧化物源沿着气流的方向依次放置于管式容器中,通入载气,加热至过渡金属氧化物源放置处的温度达到化学气相沉积温度、硫族单质源放置处达到蒸发温度以上,保温以进行化学气相沉积,得到单层过渡金属硫族化合物层;
(2)在所述过渡金属硫族化合物层上通过物理气相沉积法沉积硫单质层,得到所述二维材料;
所述物理气相沉积的温度为200-300℃。
2.根据权利要求1所述的二维材料,其特征在于,所述过渡金属硫族化合物层中的过渡金属硫族化合物包括硫化钼、硒化钨、碲化钼、硫化钨、硒化钼、碲化钨、硫化铼、硒化铼、硫化铂或硒化铂中的任意一种或至少两种组合。
3.一种稳定晶圆级过渡金属硫族化合物的方法,其特征在于,所述方法包括如下步骤:
(1)将硫族单质源与过渡金属氧化物源沿着气流的方向依次放置于管式容器中,通入载气,加热至过渡金属氧化物源放置处的温度达到化学气相沉积温度、硫族单质源放置处达到蒸发温度以上,保温以进行化学气相沉积,得到单层过渡金属硫族化合物层;
(2)在所述过渡金属硫族化合物层上通过物理气相沉积法沉积硫单质层,得到权利要求1所述的二维材料;
所述物理气相沉积的温度为200-300℃。
4.根据权利要求3所述的方法,其特征在于,步骤(1)中,所述过渡金属氧化物源上方设置有生长基底。
5.根据权利要求4所述的方法,其特征在于,所述生长基底包括硅片、聚酰亚胺薄膜、云母片、或蓝宝石衬底中的任意一种。
6.根据权利要求3所述的方法,其特征在于,所述管式容器包括中心具有加热装置的单温区管式炉。
7.根据权利要求4所述的方法,其特征在于,所述过渡金属氧化物源置于陶瓷舟中,所述生长基底盖在所述陶瓷舟的上方,并保留缝隙,用于气流进入。
8.根据权利要求3所述的方法,其特征在于,步骤(1)中,所述载气包括氩气。
9.根据权利要求3所述的方法,其特征在于,步骤(1)中,所述载气还包括氢气。
10.根据权利要求3所述的方法,其特征在于,步骤(1)中,所述载气的流量为20-60sccm。
11.根据权利要求8所述的方法,其特征在于,所述氩气的流量为20-60sccm。
12.根据权利要求9所述的方法,其特征在于,所述氢气的流量为10-20sccm。
13.根据权利要求3所述的方法,其特征在于,步骤(1)中,所述化学气相沉积温度为800-1050℃。
14.根据权利要求3所述的方法,其特征在于,步骤(1)中,所述蒸发温度为200-450℃。
15.根据权利要求3所述的方法,其特征在于,步骤(1)中,所述保温的时间为1-10min。
16.根据权利要求3所述的方法,其特征在于,步骤(1)中,所述硫族单质源包括硫粉、硒粉或碲粉中的任意一种或至少两种组合。
17.根据权利要求3所述的方法,其特征在于,步骤(1)中,所述过渡金属氧化物源包括MoO3、WO3、PtO2、或ReO3中的任意一种或至少两种组合。
18.根据权利要求3所述的方法,其特征在于,步骤(1)具体包括:将硫族单质源与上方设置有生长基底的过渡金属氧化物源沿着气流的方向依次放置于管式容器中,通入载气,加热至过渡金属氧化物源放置处的温度达到800-1050℃、硫族单质源放置处达到蒸发温度以上,保温1-10min以进行化学气相沉积,得到设置在所述生长基底上的单层过渡金属硫族化合物层。
19.根据权利要求3所述的方法,其特征在于,步骤(2)中具体包括:将硫粉放置于管式容器中,并将步骤(1)得到的过渡金属硫族化合物层置于所述硫粉上方,通入载气,加热至200-300℃,保温以进行物理气相沉积,冷却,得到所述二维材料。
20.根据权利要求19所述的方法,步骤(2)中,所述硫粉的质量为10-30mg。
21.根据权利要求19所述的方法,其特征在于,步骤(2)中,所述载气包括氩气。
22.根据权利要求19所述的方法,其特征在于,步骤(2)中,所述载气的流量为40-50sccm。
23.根据权利要求19所述的方法,其特征在于,步骤(2)中,所述保温的时间为10-20min。
24.根据权利要求3-23中任一项所述的方法,其特征在于,步骤(2)具体包括:将硫粉放置于管式容器中,并将步骤(1)得到的过渡金属硫族化合物层置于所述硫粉上方,通入流量为40-50sccm的氩气,加热至200-300℃,保温10-20min以进行物理气相沉积,冷却,得到所述二维材料。
25.一种半导体器件,其特征在于,所述半导体器件中含有权利要求1或2所述的二维材料。
26.根据权利要求25所述的半导体器件,其特征在于,所述半导体器件包括场效应晶体管。
CN202110510542.3A 2021-05-11 2021-05-11 一种稳定晶圆级过渡金属硫族化合物的方法、二维材料及其应用 Active CN113224134B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110510542.3A CN113224134B (zh) 2021-05-11 2021-05-11 一种稳定晶圆级过渡金属硫族化合物的方法、二维材料及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110510542.3A CN113224134B (zh) 2021-05-11 2021-05-11 一种稳定晶圆级过渡金属硫族化合物的方法、二维材料及其应用

Publications (2)

Publication Number Publication Date
CN113224134A CN113224134A (zh) 2021-08-06
CN113224134B true CN113224134B (zh) 2024-04-12

Family

ID=77094580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110510542.3A Active CN113224134B (zh) 2021-05-11 2021-05-11 一种稳定晶圆级过渡金属硫族化合物的方法、二维材料及其应用

Country Status (1)

Country Link
CN (1) CN113224134B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040752A (ja) * 2017-08-25 2019-03-14 株式会社サムスン日本研究所 全固体型二次電池
CN110257906A (zh) * 2019-07-23 2019-09-20 西北工业大学 一种二维过渡金属硫族化合物晶体及其制备方法和用途

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040752A (ja) * 2017-08-25 2019-03-14 株式会社サムスン日本研究所 全固体型二次電池
CN110257906A (zh) * 2019-07-23 2019-09-20 西北工业大学 一种二维过渡金属硫族化合物晶体及其制备方法和用途

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Selective Electron or Hole Conduction in Tungsten Diselenide (WSe2) Field-Effect Transistors by Sulfur-Assisted Metal-Induced Gap State Engineering";Ansh et al;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;第67卷(第1期);第383-388页 *
Ansh et al."Selective Electron or Hole Conduction in Tungsten Diselenide (WSe2) Field-Effect Transistors by Sulfur-Assisted Metal-Induced Gap State Engineering".《IEEE TRANSACTIONS ON ELECTRON DEVICES》.2020,第67卷(第1期),第383-388页. *

Also Published As

Publication number Publication date
CN113224134A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
Cho et al. Comparative study on performance of IGZO transistors with sputtered and atomic layer deposited channel layer
Jung et al. Effect of ultraviolet-ozone treatment on MoS 2 monolayers: comparison of chemical-vapor-deposited polycrystalline thin films and mechanically exfoliated single crystal flakes
Jung et al. Growth characteristics and electrical properties of SiO 2 thin films prepared using plasma-enhanced atomic layer deposition and chemical vapor deposition with an aminosilane precursor
Yang et al. Enhanced stability in Zr-doped ZnO TFTs with minor influence on mobility by atomic layer deposition
Liu et al. Atomic layer deposited 2D MoS 2 atomic crystals: From material to circuit
US20200357635A1 (en) Large-scale synthesis of 2d semiconductors by epitaxial phase conversion
Hui et al. n-and p-Type modulation of ZnO nanomesh coated graphene field effect transistors
Wang et al. Antimony‐Rich GaAsxSb1− x Nanowires Passivated by Organic Sulfides for High‐Performance Transistors and Near‐Infrared Photodetectors
Zhang et al. Large area growth of few-layer In2Te3 films by chemical vapor deposition and its magnetoresistance properties
CN113224134B (zh) 一种稳定晶圆级过渡金属硫族化合物的方法、二维材料及其应用
CN113088922B (zh) 一种晶圆级绝对单层过渡金属硫族化合物的制备方法和应用
Zalte et al. Passivation of solution-processed a-IGZO thin-film transistor by solution processable zinc porphyrin self-assembled monolayer
KR20190024675A (ko) 금속 칼코겐 화합물 박막의 제조 방법
Kim et al. Influence of annealing on solution-processed indium oxide thin-film transistors under ambient air and wet conditions
Niu et al. Electron energy-loss spectroscopy analysis of interface structure of yttrium oxide gate dielectrics on silicon
Bak et al. In-Zn-Sn-O thin film based transistor with high-k HfO2 dielectric
Samoylov et al. Crystal structure, carrier concentration and IR-sensitivity of PbTe thin films doped with Ga by two different methods
KR20210027893A (ko) 육방정계 질화붕소의 제조 방법
Sanchez-Martinez et al. Morphological, structural, and electrical properties of PbS thin films deposited on HfO2, SiO2, and Al2O3 for TFTs applications
US10236181B2 (en) Manufacturing system and method for forming a clean interface between a functional layer and a two-dimensional layeyed semiconductor
Yu et al. Wafer‐Scale PLD‐Grown High‐κ GCZO Dielectrics for 2D Electronics
Martínez et al. Effect of Thickness and Thermal Treatment on the Electrical Performance of 2D MoS2 Monolayer and Multilayer Field-Effect Transistors
Anutgan et al. Comparison of Chromium-and Aluminum-Gated Nanocrystalline Silicon TFTs
Czarnacka et al. AC measurements and dielectric properties of nitrogen-rich silicon nitride thin films
Wei et al. Twin-free (1 1 1)-oriented epitaxial Nd2Hf2O7 thin films on Ge (1 1 1) for high-k dielectrics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant