CN113224045A - 一种基于折叠线圈的紧凑功分器芯片 - Google Patents
一种基于折叠线圈的紧凑功分器芯片 Download PDFInfo
- Publication number
- CN113224045A CN113224045A CN202110416400.0A CN202110416400A CN113224045A CN 113224045 A CN113224045 A CN 113224045A CN 202110416400 A CN202110416400 A CN 202110416400A CN 113224045 A CN113224045 A CN 113224045A
- Authority
- CN
- China
- Prior art keywords
- coupling coil
- coil
- stage
- stage coupling
- power divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims abstract description 137
- 238000010168 coupling process Methods 0.000 claims abstract description 137
- 238000005859 coupling reaction Methods 0.000 claims abstract description 137
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 238000004804 winding Methods 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 7
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
- H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种基于折叠线圈的紧凑功分器芯片包括:折叠线圈,包括相连接的第一级耦合线圈和第二级耦合线圈;第一级耦合线圈由两个上下完全对称的电感相互缠绕形成,第一级耦合线圈的线圈抽头与功分器芯片的合路端口连接;第二级耦合线圈也由两个上下完全对称的电感相互缠绕形成;第二级耦合线圈翻折进第一级耦合线圈内部;RC串联网络,设置在第一级耦合线圈内部,包括第一级RC串联网络和第二级RC串联网络,第一级RC串联网络连接第一级耦合线圈的功分两路;第二级RC串联网络连接第二级耦合线圈的功分两路;两个谐振电容,连接在第一级耦合线圈和第二级耦合线圈的连接处并接入到地。本发明能够极大的减小功分器芯片的尺寸,并且表现出优异的性能。
Description
技术领域
本发明涉及微波射频集成电路领域,具体而言,涉及一种基于折叠线圈的紧凑功分器芯片。
背景技术
工作带宽是功分器的一个重要指标,其定义为关注指标全部满足使用条件的工作频率范围。通常以相对带宽系数B衡量功分器的带宽,其定义为:
其中,fh为功分器工作的高端截至频率,fl为功分器工作的低端截至频率。
芯片面积则直接关系到芯片成本及上层系统的集成度,是芯片的重要关注对象。
现有一分二功分器产品中对于k<1.5的功分器,为了减小版图面积,通常采用集总参数设计,其芯片面积通常大于1mm2;对于k>1.5的宽带功分器,为了保证全频段范围的插入损耗、反射系数、隔离度等指标满足使用要求,通常采用分布参数设计,其芯片面积通常大于3mm2。
发明内容
本发明旨在提供一种基于折叠线圈的紧凑功分器芯片,以解决芯片面积过大的问题。
本发明提供的一种基于折叠线圈的紧凑功分器芯片,包括:
折叠线圈,所述折叠线圈包括相连接的第一级耦合线圈和第二级耦合线圈;所述第一级耦合线圈由两个上下完全对称的电感相互缠绕形成,并且所述第一级耦合线圈的线圈抽头与功分器芯片的合路端口连接,信号由合路端口到达第一级耦合线圈的线圈抽头后分为两路分别按顺时针和逆时针传输;所述第二级耦合线圈也由两个上下完全对称的电感相互缠绕形成,信号由第一级耦合线圈到达第二级耦合线圈后分也分别按顺时针和逆时针传输至功分器芯片的两路功分端口;并且,所述第二级耦合线圈翻折进第一级耦合线圈内部;
RC串联网络,所述RC串联网络设置在第一级耦合线圈内部,包括第一级RC串联网络和第二级RC串联网络,所述第一级RC串联网络连接第一级耦合线圈的功分两路;所述第二级RC串联网络连接第二级耦合线圈的功分两路;
两个谐振电容,所述两个谐振电容连接在第一级耦合线圈和第二级耦合线圈的连接处并接入到地。
进一步的,所述第一级耦合线圈的内径大于第二级耦合线圈的外径。
进一步的,所述第一级耦合线圈的内圈金属边沿到第二级耦合线圈的外圈金属边沿的距离大于3倍线圈宽度。
进一步的,所述第一级耦合线圈与第二级耦合线圈的中心重合。
进一步的,所述第一级RC串联网络和第二级RC串联网络设置在内,并设置在第二级耦合线圈的左右两侧。
进一步的,所述第一级RC串联网络设置在第二级耦合线圈靠近合路端口侧;所述第二级RC串联网络设置在第二级耦合线圈靠近功分端口侧。
进一步的,所述第一级耦合线圈设计为2N圈;所述第二级耦合线圈设计为2M+1圈;其中M和N均为正整数。
进一步的,所述基于折叠线圈的紧凑功分器芯片,还包括衬底;所述折叠线圈、RC串联网络和两个谐振电容均设置在衬底上。
进一步的,所述衬底采用GaAs。
综上所述,由于采用了上述技术方案,本发明的有益效果是:
本发明能够极大的减小功分器芯片的尺寸,并且表现出优异的性能。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例中功分器芯片的立体结构图。
图2为本发明实施例中功分器芯片的折叠线圈折叠过程示意图。
图3为本发明实施例中功分器芯片的版图。
图4为本发明实施例中功分器芯片的S21、S31幅度仿真图。
图5为本发明实施例中功分器芯片的S21、S31相位仿真图。
图6为本发明实施例中功分器芯片的S11、S22、S33仿真图。
图7为本发明实施例中功分器芯片的S32仿真图。
图标:1-第一级耦合线圈,2-第二级耦合线圈,3-第一级RC串联网络中的电容,4-第一级RC串联网络中的电阻,5-第二级RC串联网络中的电阻,6-第二级RC串联网络中的电容,7-两级线圈公共端接入到地的谐振电容,8-100um厚GaAs衬底,Port1为合路端口,Port2及Port3为功分端口。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例
如图1所示,本实施例提出一种基于折叠线圈的紧凑功分器芯片,包括:
折叠线圈,所述折叠线圈包括相连接的第一级耦合线圈和第二级耦合线圈;所述第一级耦合线圈由两个上下完全对称的电感相互缠绕形成,并且所述第一级耦合线圈的线圈抽头与功分器芯片的合路端口连接,信号由合路端口到达第一级耦合线圈的线圈抽头后分为两路分别按顺时针和逆时针传输;所述第二级耦合线圈也由两个上下完全对称的电感相互缠绕形成,信号由第一级耦合线圈到达第二级耦合线圈后分也分别按顺时针和逆时针传输至功分器芯片的两路功分端口;并且,所述第二级耦合线圈翻折进第一级耦合线圈内部;
RC串联网络,所述RC串联网络设置在第一级耦合线圈内部,包括第一级RC串联网络和第二级RC串联网络,所述第一级RC串联网络连接第一级耦合线圈的功分两路;所述第二级RC串联网络连接第二级耦合线圈的功分两路;
两个谐振电容,所述两个谐振电容连接在第一级耦合线圈和第二级耦合线圈的连接处并接入到地。
本发明将第二级耦合线圈设置在第一级耦合线圈内部,从而达到充分利用版图空间,缩小功分器芯片尺寸的目的。为保证将第二级线圈翻折进第一级耦合线圈内部,同时能够将其余元器件全部放入第一级耦合线圈内部,使得整个功分器芯片的电路面积仅为第一级耦合线圈的面积。所述第一级耦合线圈的内径大于第二级耦合线圈的外径。
此外,第一级耦合线圈与第二级耦合线圈之间的壁间寄生电容是我们不需要的,因此所述第一级耦合线圈的内圈金属边沿到第二级耦合线圈的外圈金属边沿的距离大于3倍线圈宽度。线圈宽度是指第一级耦合线圈或第一级耦合线圈中金属边的宽度。
若第一级耦合线圈与第二级耦合线圈之间存在耦合,系统的4个谐振点将相互靠近,从而缩小功分器芯片的工作带宽。为了不让第一级耦合线圈与第二级耦合线圈之间的耦合影响功分器芯片的工作带宽,应使第一级耦合线圈产生的磁力线穿过第二级耦合线圈的磁通量为0。由于信号在第一级耦合线圈中的流向以及线圈对称的特点,只需要将第二级耦合线圈放置在第一级耦合线圈中心位置,即所述第一级耦合线圈与第二级耦合线圈的中心重合,就能使向上穿过第二级耦合线圈的磁力线与向下穿过第二级耦合线圈的磁力线相互抵消,即第一级耦合线圈对第二级耦合线圈不会产生影响。由于互耦关系,第二级耦合线圈对第一级耦合线圈也将没有影响。
第一级耦合线圈输出两路之间通过串联电阻-电容-电阻相连,第二级线圈输出两路之间通过电容-电阻-电容相连。为保证将电阻、电容器件放入第一级线圈内部,同时第二级耦合线圈在第一级耦合线圈内部的中心位置,所述第一级RC串联网络和第二级RC串联网络设置在内,并设置在第二级耦合线圈的左右两侧。进一步的,为了让功分端口远离合路端口,所述第一级RC串联网络设置在第二级耦合线圈靠近合路端口侧;所述第二级RC 串联网络设置在第二级耦合线圈靠近功分端口侧。这样第一级耦合线圈设计为2N圈,第二级耦合线圈设计为2M+1圈,其中N和M为正整数。
示例:
图1所示为采用GaAsum IPD工艺设计的工作于6GHz~26GHz(相对带宽B≈1.6)功分器芯片示意图,包括第一级耦合线圈1,第二级耦合线圈2,第一级RC串联网络3、4,第二级RC串联网络5、6,两个公共端接入到地的谐振电容7。
信号从合路端口Port1进入功分器芯片,合路端口Port1与第一级耦合线圈1的线圈抽头相连,第一级耦合线圈1的功分两路输出分别连接两个公共电容7以及第二级耦合线圈2的两路输入端。信号继续进入第二级耦合线圈2的两个输入端,第二级耦合线圈2的输出端去往功分器芯片的两个功分端口Port2、Port3。第一级RC串联网络3、4和第二级RC串联网络 5、6用来提高功分端口隔离度。
图2为折叠线圈的折叠过程,首先确定第一级耦合线圈1和第二级耦合线圈2所需电感量,合理设计第一级耦合线圈1和第二级耦合线圈2的尺寸,将第二级耦合线圈2以及其余元器件整体翻转180°进入第一级耦合线圈1内部。最后按如图3所示完成版图设计。
按照如上方法设计布版的功分器芯片最终尺寸为0.7mm*0.72mm。除去焊盘,其电路核心区域面积仅为0.32mm*0.3mm,不到0.1mm2。图4所示为功分器芯片的S21、S31幅度仿真图,反映出功分两路的插入损耗曲线,可以看到6GHz~26GHz频段内,插入损耗小于0.7dB,带内波动极其平坦,为±0.1dB。图5为功分器芯片的S21、S31相位仿真图,反映出功分两路的相位曲线。图6为功分器芯片的S11、S22、S33仿真图,从图中输入输出反射系数曲线可以看出,能够满足全频段反射系数小于-10dB。图7为功分器的S32仿真图,反映出隔离度曲线。
由此可见,本发明能够极大的减小功分器芯片的尺寸,并且表现出优异的性能。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种基于折叠线圈的紧凑功分器芯片,其特征在于,包括:
折叠线圈,所述折叠线圈包括相连接的第一级耦合线圈和第二级耦合线圈;所述第一级耦合线圈由两个上下完全对称的电感相互缠绕形成,并且所述第一级耦合线圈的线圈抽头与功分器芯片的合路端口连接,信号由合路端口到达第一级耦合线圈的线圈抽头后分为两路分别按顺时针和逆时针传输;所述第二级耦合线圈也由两个上下完全对称的电感相互缠绕形成,信号由第一级耦合线圈到达第二级耦合线圈后分也分别按顺时针和逆时针传输至功分器芯片的两路功分端口;并且,所述第二级耦合线圈翻折进第一级耦合线圈内部;
RC串联网络,所述RC串联网络设置在第一级耦合线圈内部,包括第一级RC串联网络和第二级RC串联网络,所述第一级RC串联网络连接第一级耦合线圈的功分两路;所述第二级RC串联网络连接第二级耦合线圈的功分两路;
两个谐振电容,所述两个谐振电容连接在第一级耦合线圈和第二级耦合线圈的连接处并接入到地。
2.根据权利要求1所述的基于折叠线圈的紧凑功分器芯片,其特征在于,所述第一级耦合线圈的内径大于第二级耦合线圈的外径。
3.根据权利要求1所述的基于折叠线圈的紧凑功分器芯片,其特征在于,所述第一级耦合线圈的内圈金属边沿到第二级耦合线圈的外圈金属边沿的距离大于3倍线圈宽度。
4.根据权利要求1所述的基于折叠线圈的紧凑功分器芯片,其特征在于,所述第一级耦合线圈与第二级耦合线圈的中心重合。
5.根据权利要求1所述的基于折叠线圈的紧凑功分器芯片,其特征在于,所述第一级RC串联网络和第二级RC串联网络设置在内,并设置在第二级耦合线圈的左右两侧。
6.根据权利要求5所述的基于折叠线圈的紧凑功分器芯片,其特征在于,所述第一级RC串联网络设置在第二级耦合线圈靠近合路端口侧;所述第二级RC串联网络设置在第二级耦合线圈靠近功分端口侧。
7.根据权利要求1所述的基于折叠线圈的紧凑功分器芯片,其特征在于,所述第一级耦合线圈设计为2N圈;所述第二级耦合线圈设计为2M+1圈;其中M和N均为正整数。
8.根据权利要求1-7任一项所述的基于折叠线圈的紧凑功分器芯片,其特征在于,还包括衬底;所述折叠线圈、RC串联网络和两个谐振电容均设置在衬底上。
9.根据权利要求8所述的基于折叠线圈的紧凑功分器芯片,其特征在于,所述衬底采用GaAs。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110416400.0A CN113224045B (zh) | 2021-04-19 | 2021-04-19 | 一种基于折叠线圈的紧凑功分器芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110416400.0A CN113224045B (zh) | 2021-04-19 | 2021-04-19 | 一种基于折叠线圈的紧凑功分器芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113224045A true CN113224045A (zh) | 2021-08-06 |
CN113224045B CN113224045B (zh) | 2022-04-29 |
Family
ID=77087667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110416400.0A Active CN113224045B (zh) | 2021-04-19 | 2021-04-19 | 一种基于折叠线圈的紧凑功分器芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113224045B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114824721A (zh) * | 2022-04-27 | 2022-07-29 | 中国电子科技集团公司第二十九研究所 | 超宽带小型化功分器 |
CN114944827A (zh) * | 2022-06-09 | 2022-08-26 | 中国电子科技集团公司第二十九研究所 | 一种折叠线圈及分布式放大器 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN86102168A (zh) * | 1985-04-02 | 1986-10-01 | 格特电信公司 | 薄膜功率耦合器 |
CN101621144A (zh) * | 2009-08-11 | 2010-01-06 | 南京理工大学 | 低损耗高阻带抑制多零点微型滤波器 |
US20110074341A1 (en) * | 2009-09-25 | 2011-03-31 | Kla- Tencor Corporation | Non-contact interface system |
CN102832433A (zh) * | 2012-08-21 | 2012-12-19 | 华南理工大学 | 集成带通滤波功能的非等分功率分配器 |
US20150002242A1 (en) * | 2013-07-01 | 2015-01-01 | Rohde & Schwarz Gmbh & Co. Kg | Microwave arrangement for the transmission of high-frequency signals |
US20150214597A1 (en) * | 2014-01-29 | 2015-07-30 | Panasonic Intellectual Property Management Co., Ltd. | Resonance coupler, transmission apparatus, switching system, and directional coupler |
CN105226365A (zh) * | 2015-10-20 | 2016-01-06 | 成都威频通讯技术有限公司 | 一种十六分功分器小型化设计 |
US20170343625A1 (en) * | 2016-05-31 | 2017-11-30 | General Electric Company | Foldable coil array |
CN108832247A (zh) * | 2018-06-07 | 2018-11-16 | 宁波大学 | 一种基于玻璃通孔技术的威尔金森功分器 |
WO2020053141A1 (en) * | 2018-09-11 | 2020-03-19 | The Queen's University Of Belfast | Improvements in and relating to power divider / combiner circuits |
-
2021
- 2021-04-19 CN CN202110416400.0A patent/CN113224045B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN86102168A (zh) * | 1985-04-02 | 1986-10-01 | 格特电信公司 | 薄膜功率耦合器 |
CN101621144A (zh) * | 2009-08-11 | 2010-01-06 | 南京理工大学 | 低损耗高阻带抑制多零点微型滤波器 |
US20110074341A1 (en) * | 2009-09-25 | 2011-03-31 | Kla- Tencor Corporation | Non-contact interface system |
CN102832433A (zh) * | 2012-08-21 | 2012-12-19 | 华南理工大学 | 集成带通滤波功能的非等分功率分配器 |
US20150002242A1 (en) * | 2013-07-01 | 2015-01-01 | Rohde & Schwarz Gmbh & Co. Kg | Microwave arrangement for the transmission of high-frequency signals |
US20150214597A1 (en) * | 2014-01-29 | 2015-07-30 | Panasonic Intellectual Property Management Co., Ltd. | Resonance coupler, transmission apparatus, switching system, and directional coupler |
CN105226365A (zh) * | 2015-10-20 | 2016-01-06 | 成都威频通讯技术有限公司 | 一种十六分功分器小型化设计 |
US20170343625A1 (en) * | 2016-05-31 | 2017-11-30 | General Electric Company | Foldable coil array |
CN108832247A (zh) * | 2018-06-07 | 2018-11-16 | 宁波大学 | 一种基于玻璃通孔技术的威尔金森功分器 |
WO2020053141A1 (en) * | 2018-09-11 | 2020-03-19 | The Queen's University Of Belfast | Improvements in and relating to power divider / combiner circuits |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114824721A (zh) * | 2022-04-27 | 2022-07-29 | 中国电子科技集团公司第二十九研究所 | 超宽带小型化功分器 |
CN114944827A (zh) * | 2022-06-09 | 2022-08-26 | 中国电子科技集团公司第二十九研究所 | 一种折叠线圈及分布式放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN113224045B (zh) | 2022-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10200008B2 (en) | High isolation power combiner/splitter and coupler | |
US9190979B2 (en) | Hybrid coupler | |
CN110537234B (zh) | 三线变压器和陷波滤波器 | |
US10447230B2 (en) | Transformer of the balanced-unbalanced type | |
CN113224045B (zh) | 一种基于折叠线圈的紧凑功分器芯片 | |
US6603383B2 (en) | Multilayer balun transformer structure | |
US8284001B2 (en) | Differential filtering device with coplanar coupled resonators and filtering antenna furnished with such a device | |
US20060087384A1 (en) | Setting of the impedance ration of a balun | |
US8305283B2 (en) | Coplanar differential bi-strip delay line, higher-order differential filter and filtering antenna furnished with such a line | |
WO2020053141A1 (en) | Improvements in and relating to power divider / combiner circuits | |
US6639490B2 (en) | Ninety degree coupler for radio frequency degraded circuits | |
US6952142B2 (en) | Frequency-selective balun transformer | |
US20130181803A1 (en) | Wideband multilayer transmission line transformer | |
CN113659300B (zh) | 宽带四功分器 | |
CN113224492B (zh) | 一种基于互感耦合的超宽带功分器芯片 | |
US7199682B2 (en) | Distributed balun with a non-unity impedance ratio | |
US9859599B2 (en) | Bandstop filters with minimum through-line length | |
JP5518210B2 (ja) | 結合器および増幅器機構 | |
CN103338017A (zh) | 一种集总参数的具有谐波抑制功能的宽带180度耦合器 | |
KR20140023650A (ko) | 적층된 대칭 나선형 인덕터를 이용한 초소형 광대역 발룬 | |
CN110380689B (zh) | 一种侧边耦合蜿蜒结构的硅基片上无源巴伦 | |
CN114499454A (zh) | 一种结构新颖的硅基毫米波差分反射型移相器 | |
KR101977832B1 (ko) | 비대칭 구조의 집중소자 기반 방향성 결합기 | |
US9966646B1 (en) | Coupler with lumped components | |
CN114824721B (zh) | 超宽带小型化功分器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |