CN113221494A - Sram中工艺角分析模型的生成方法及工艺角的确定方法 - Google Patents

Sram中工艺角分析模型的生成方法及工艺角的确定方法 Download PDF

Info

Publication number
CN113221494A
CN113221494A CN202010072716.8A CN202010072716A CN113221494A CN 113221494 A CN113221494 A CN 113221494A CN 202010072716 A CN202010072716 A CN 202010072716A CN 113221494 A CN113221494 A CN 113221494A
Authority
CN
China
Prior art keywords
threshold voltage
pull
sram
transistor
down transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010072716.8A
Other languages
English (en)
Other versions
CN113221494B (zh
Inventor
张欢
方佳斌
王颖倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010072716.8A priority Critical patent/CN113221494B/zh
Publication of CN113221494A publication Critical patent/CN113221494A/zh
Application granted granted Critical
Publication of CN113221494B publication Critical patent/CN113221494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种SRAM中工艺角分析模型的生成方法，包括：建立以下拉晶体管阈值电压和传输栅极晶体管阈值电压的相关σ值分别为横坐标和纵坐标的二维坐标系；在坐标系上通过仿真得出多个对应下拉晶体管阈值电压和传输栅极晶体管阈值电压的电压分布点；取预设σ值范围内的电压分布点，根据电压分布点建立用于工艺角分析的椭圆模型。本发明还公开了一种SRAM中工艺角的确定方法，采用上述方法建立的椭圆模型，能够准确地体现读电流与下拉晶体管阈值电压和传输栅极晶体管阈值电压之间的关系；同时便于寻找SRAM的工艺角；且使得不同的σ值对应的工艺角的计算变得容易；前述工艺角具体可以是最差工艺角。

Description

SRAM中工艺角分析模型的生成方法及工艺角的确定方法
技术领域
本发明涉及半导体技术领域，特别涉及一种SRAM中工艺角分析模型的生成方法及工艺角的确定方法。
背景技术
单端口的静态随机存取存储器(Static Random-Access Memory，SRAM)由六个晶体管(transistor)组成，包括两个上拉晶体管(pull-up，PU)、两个下拉晶体管(pull-down，PD)和两个传输栅极晶体管(pass-gate，PG)。
为减轻电路设计的难度，工艺工程师们需要保证器件的性能维持在某一性能范围内，主要通过报废超出该性能范围的芯片来控制参数变化。通常该性能范围由工艺角(corner)的形式给出，通常工艺角包括FF、SS、FNSP、SNFP和TT，其中，速度快的NMOS晶体管和速度快的PMOS晶体管为FF；速度快的NMOS晶体管和速度慢的PMOS晶体管为FNSP；速度慢的NMOS晶体管和速度快的PMOS晶体管为SNFP；速度慢的NMOS晶体管和速度慢的PMOS晶体管为SS，TT为位于上述四个工艺角(即四个工艺临界点)几何中心的工艺角，通常根据前述5个工艺角所共同确定的四边形区域表示可接受的晶片。
在SRAM读处理中，读电流(Iread)被用来衡量SRAM的读能力，并且读电流受PD和PG的影响。当前确定工艺角的方式中，存在确定的工艺角不准确的问题，比如我们当前是直接认为SS工艺角为最差工艺角，但由于没有考虑PG随阈值电压的影响，使得确定的该最差工艺角是不准确的，这会影响器件的性能。
发明内容
本发明的目的在于解决现有技术中，因工艺角确定不准确而影响器件性能的问题。本发明提供了一种SRAM中工艺角分析模型的生成方法，能够更准确的确定出其工艺角，如最差工艺角，从而提高器件的性能。
为解决上述技术问题，本发明的实施方式公开了一种SRAM中工艺角分析模型的生成方法，包括：
建立以下拉晶体管阈值电压和传输栅极晶体管阈值电压的相关σ值分别为横坐标和纵坐标的二维坐标系；
在所述坐标系上通过仿真得出多个对应下拉晶体管阈值电压和传输栅极晶体管阈值电压的电压分布点；
取预设σ值范围内的电压分布点，根据所述预设σ值范围内的电压分布点建立用于工艺角分析的椭圆模型。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种SRAM中工艺角分析模型的生成方法，还包括：建立关于所述椭圆模型的方程组：
Figure BDA0002377700060000021
其中，x＝VT_PD～N(μ1，σ12)；VT_PD为所述下拉晶体管阈值电压；x＝VT_PD～N(μ1，σ12)为所述下拉晶体管阈值电压分布的正态函数，其中μ1为所述下拉晶体管阈值电压分布的期望值，σ1为所述下拉晶体管阈值电压分布的标准差；
y＝VT_PG～N(μ2，σ22)；VT_PG为所述传输栅极晶体管阈值电压；y＝VT_PG～N(μ2，σ22)为所述传输栅极晶体管阈值电压分布的正态函数，其中μ2为所述下拉晶体管阈值电压分布的期望值，σ2为所述下拉晶体管阈值电压分布的标准差；
r为设定的σ值；
Φ＝arcsinρ，其中ρ表示所述下拉晶体管阈值电压和所述传输栅极晶体管阈值电压的相关度的系数；
θ的取值范围为0～2π。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种SRAM中工艺角分析模型的生成方法，所述r值的取值范围为0至6。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种SRAM中工艺角分析模型的生成方法，所述r值的取值为3。
本发明的实施方式还公开了一种SRAM中工艺角的确定方法，包括：在用于工艺角分析的椭圆模型上选取多个采样点；所述椭圆模型基于上述任一实施方式所述的SRAM中工艺角分析模型的生成方法建立；
确定各所述采样点对应的下拉晶体管阈值电压和传输栅极晶体管阈值电压；
根据仿真得出基于所述下拉晶体管阈值电压和所述传输栅极晶体管阈值电压的所述SRAM的多个读电流；
根据多个所述读电流确定目标工艺角。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种SRAM中工艺角的确定方法，根据多个所述读电流确定所述目标工艺角，包括：将最小的所述读电流对应的所述下拉晶体管阈值电压和所述传输栅极晶体管阈值电压确定为最差工艺角。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种SRAM中工艺角分析模型的生成方法，根据仿真确定出的读电流的值Iread1＝αIread0，其中Iread0为仿真时所述SRAM的实际读电流的值，α为设定的相对系数。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种SRAM中工艺角分析模型的生成方法，在进行读操作时，所述下拉晶体管工作在线性区，所述传输栅极晶体管工作在饱和区；且读电流受所述下拉晶体管阈值电压和所述传输栅极晶体管阈值电压的影响，或读电流受所述下拉晶体管的线性区电流和所述传输栅极晶体管的饱和电流的影响。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种SRAM中工艺角分析模型的生成方法，所述下拉晶体管的线性区电流为：
Figure BDA0002377700060000031
其中，μCox W/L为增益因子，Vgs为栅源电压，VT为阈值电压，Vds为源漏电压。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种SRAM中工艺角分析模型的生成方法，所述传输栅极晶体管的饱和电流为：
Figure BDA0002377700060000032
其中，μCox W/L为增益因子，Vgs为栅源电压，VT为阈值电压。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种SRAM中工艺角的确定方法，通过Hspice仿真方式得到所述读电流。
本发明的有益效果在于：采用上述方法建立的椭圆模型，以下拉晶体管阈值电压和传输栅极晶体管阈值电压的相关σ值分别为横坐标和纵坐标，能够准确地体现读电流与下拉晶体管阈值电压和传输栅极晶体管阈值电压之间的关系，在进行读电流的工艺角分析的时候，由于考虑了下拉晶体管阈值电压和传输栅极晶体管阈值电压，使得工艺角的确定更加准确。进一步地，在椭圆模型上根据每一个电压分布点对应的下拉晶体管阈值电压和传输栅极晶体管阈值电压，就能够确定出读电流，从而便于寻找该SRAM器件的相关工艺角，还可以使得不同的σ值对应的工艺角的确定变得容易，该工艺角具体可以是最差工艺角。
附图说明
图1为一种SRAM器件的电路结构示意图；
图2为一种SRAM中工艺角分析模型的示意图；
图3为本发明实施例提供的SRAM中工艺角分析模型的生成方法流程图；
图4和图5为本发明实施例提供的SRAM中工艺角分析模型的生成方法示意图；
图6为本发明实施例提供的SRAM中工艺角的确定方法流程图。
附图标记：
1.下拉晶体管；2.传输栅极晶体管；3.上拉晶体管。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。
正如背景技术所述，当前确定读电流的工艺角的方式中，存在确定的工艺角不准确的问题，比如我们当前是直接认为SS工艺角为读电流的最差工艺角，但由于没有考虑传输栅极晶体管随阈值电压的影响，使得确定的最差工艺角是不准确的。
现有的一种SRAM器件的电路结构示意图如图1所示，本实施例中示出的SRAM器件为单端口的器件。其中每一个单端口的SRAM器件由六个晶体管组成，其中包括两个上拉晶体管3，两个下拉晶体管1和两个传输栅极晶体管2。具体的，参考图1，两个上拉晶体管3位于电路结构中的最上方，两个下拉晶体管1位于电路结构中的最下方，两个传输栅极晶体管2位于电路结构的两侧。两个传输栅极晶体管2的栅极与字线WL连接，漏极分别与第一位线BL和第二位线BLB连接。
在背景技术中已经有记载，读电流可以用来衡量该SRAM器件的读取能力，而读电流主要由下拉晶体管1和传输栅极晶体管2来控制。SRAM在进行读取操作时，先对第一位线BL和第二位线BLB进行预充电，具体为NI存储为0，N2存储为Vdd，然后打开字线WL。第二位线BLB保持为电源电压Vdd，第一位线BL的电压被位于左侧的下拉晶体管1拉低。在第一位线BL放电后，会与第二位线BLB之间存在一定的电位差。
而当SRAM在进行读操作时，下拉晶体管1是工作在线性区的，传输栅极晶体管2工作在饱和区，由此，如图1所示，下拉晶体管1和传输栅极晶体管2之间的电流即为读电流，且该读电流的流向是从传输栅极晶体管2流向下拉晶体管1的。具体的，图1中虚线框中加粗线部分和带箭头的线所示的为读电流的流向。
根据上述内容，可以判断出，在SRAM读取操作器件，读电流由传输栅极晶体管2和下拉晶体管2同时确定。此外，由于下拉晶体管1工作在线性区，传输栅极晶体管2工作在饱和区，读电流主要是由下拉晶体管1的线性区电流Idlin和传输栅极晶体管2的饱和电流Idsat确定。且线性区电流Idlin和饱和电流Idsat的值与晶体管的阈值电压有关。
工艺角是衡量器件性能的一个重要参数，比如最差工艺角，且最差工艺角是与读电流有关的。当前确定最差工艺角的方法为，根据上拉晶体管3和下拉晶体管1的阈值电压确定出SRAM器件中的五个工艺角，并建立关于该五个工艺角的模型。考虑上拉晶体管3和下拉晶体管1的阈值电压而确定出的SRAM中的工艺角分析模型如图2所示，其形状为平行四边形，且包括TT、SS、FF、FNSP、FPSN五个角。
但是由于SRAM器件的读电流是由下拉晶体管1和传输栅极晶体管2同时决定的，上述SRAM中的工艺角分析模型在确定的时候，不能准确描述下拉晶体管1和传输栅极晶体管2之间阈值电压对读电流的影响。因此采用此种方法确定出的读电流的工艺角会不准确。
为解决上述问题，本实施例提供一种SRAM中工艺角分析模型的生成方法，具体的，如图3所示，包括以下步骤：
步骤S1：建立以下拉晶体管阈值电压和传输栅极晶体管阈值电压的相关σ值分别为横坐标和纵坐标的二维坐标系；
步骤S2:在坐标系上通过仿真得出多个对应下拉晶体管阈值电压和传输栅极晶体管阈值电压的电压分布点；
步骤S3：取预设σ值范围内的电压分布点，根据该电压分布点建立用于读电流工艺角分析的椭圆模型。
采用上述方法建立的椭圆模型，能够准确地体现读电流与下拉晶体管的阈值电压和传输栅极晶体管的阈值电压之间的关系，便于寻找工艺角，且能够使不同的σ值对应的工艺角的计算变得容易，该工艺角具体可以是最差工艺角。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
下面结合图3和图4具体描述本发明实施例提供的SRAM中工艺角分析模型的生成方法。
首先，建立以下拉晶体管的阈值电压和传输栅极晶体管的阈值电压的相关σ值分别为横坐标和纵坐标的二维坐标系。
具体的，该坐标系为极坐标系。建立该极坐标系的方法具体可以是将SRAM器件中的每一对可以确定出读电流的下拉晶体管和传输栅极晶体管的下拉晶体管的阈值电压和传输栅极晶体管的阈值电压确定出来，然后确定该阈值电压的相关σ值，并以下拉晶体管的阈值电压的相关σ值为横坐标，传输栅极晶体管的阈值电压的相关σ值为纵坐标，在该极坐标系中确定出若干个σ值点。建立该坐标系具体可以是根据下拉晶体管的阈值电压和传输栅极晶体管的阈值电压以及其分别对应的正态分布函数通过仿真得到。
然后，在坐标系上通过仿真得出多个对应下拉晶体管的阈值电压和传输栅极晶体管的阈值电压的电压分布点。
最后，取预设的σ值的范围内的电压分布点，根据在该σ值范围内的电压分布点确定出椭圆模型。该椭圆模型能够用于分析读电流的工艺角。
在上述步骤中，通过在预设的σ值范围内的电压分布点确定出的椭圆模型的方程为：
Figure BDA0002377700060000071
其中，x＝VT_PD～N(μ1，σ12)；y＝VT_PG～N(μ2，σ22)；r为设定的σ值；Φ＝arcsinρ，其中ρ表示下拉晶体管和传输栅极晶体管阈值电压的相关度的系数；θ的取值范围为0～2π。
具体的，VT_PD为下拉晶体管的阈值电压，x表示若干SRAM器件的下拉晶体管的阈值电压的正态分布函数，其中μ1为下拉晶体管阈值电压分布的期望值，σ1为下拉晶体管阈值电压分布的标准差。另外，x可以用于表示横坐标。
VT_PG为传输栅极晶体的管阈值电压，y表示若干SRAM器件的传输栅极晶体管的阈值电压的正态分布函数，其中μ2为传输栅极晶体管阈值电压分布的期望值，σ2为传输栅极晶体管阈值电压分布的标准差。另外，y可以用于表示纵坐标。
r表示设定的σ的值。r可以决定椭圆模型的大小，即r越大，椭圆模型也就越大，包括的电压分布点越多，r越小，椭圆模型越小，包括的电压分布点越少。
具体的，r值的取值范围为0至6。具体可以是0、1、2、3等。r值的取值越大，包含的电压分布点越多，同时，性能较差的SRAM器件的读电流被包括在内的概率也就越大。r值的取值越小，包含的电压分布点越少。本实施例中r值的取值可以优选为3。需要注意的是，r可以为任意数。并且，本实施例中，将r带入x＝VT_PD～N(μ1，σ12)；y＝VT_PG～N(μ2，σ22)中时，得到的σ值既有正值也有负值。
Φ＝arcsinρ，其中ρ表示下拉晶体管和传输栅极晶体管阈值电压的相关度的系数，也可以理解为ρ＝sin(Φ)表示下拉晶体管和传输栅极晶体管阈值电压的相关度的系数。其取值由具体器件类型决定。
θ的取值范围为0～2π。
根据上述方式，即可确定出该椭圆模型以及其方程。如图4所示，在椭圆模型中的点就是-3至3范围内的电压分布点。可以看出，根据上拉晶体管和下拉晶体管的阈值电压确定出的SS点并不在该椭圆模型的范围内。
通过本实施例提供的SRAM中工艺角分析模型的生成方法得到的工艺角的分析模型，能够准确地体现读电流与下拉晶体管的阈值电压和传输栅极晶体管的阈值电压之间的关系，在用于读电流额工艺角的确定时，便于寻找读电流的工艺角，且能够使不同的σ值对应的读电流的工艺角的计算变得容易，该工艺角具体可以是最差工艺角。
本实施例还提供一种SRAM中工艺角的确定方法，具体的，如图6所示，包括以下步骤：
步骤S11：在用于工艺角分析的椭圆模型上选取多个采样点；
步骤S12：确定各采样点对应的下拉晶体管阈值电压和传输栅极晶体管阈值电压；
步骤S13:根据仿真得出基于下拉晶体管阈值电压和传输栅极晶体管阈值电压的SRAM的多个读电流；
步骤S14：根据多个读电流确定目标工艺角。
具体的，先在椭圆模型上选取多个采样点，其中，椭圆模型是基于上述实施方式中SRAM中工艺角分析模型的生成方法形成得到的。根据该采样点就可以确定出该采样点对应的下拉晶体管的阈值电压和传输栅极晶体管的阈值电压。具体的，采样点的横坐标可以对应到下拉晶体管的阈值电压，采样点的纵坐标可以对应到传输栅极晶体管的阈值电压。
然后仿真得到SRAM电流。实际就是将这个每个采样点对应的下拉晶体管的阈值电压和传输栅极晶体管的阈值电压加在图所示的SRAM器件中，得到的流经传输栅极晶体管和下拉晶体管的读电流。
最后，根据多个读电流确定目标工艺角，包括：将最小的读电流对应的下拉晶体管阈值电压和传输栅极晶体管阈值电压确定为最差工艺角。也就是说，依照上述方法读出所有的读电流，然后选出最差的读电流值，该读电流对应的下拉晶体管阈值电压和传输栅极晶体管阈值电压即为最差工艺角所对应的晶体管。
通过本实施例提供的SRAM中工艺角的确定方法，可以确定出目标工艺角，以便于使相关人员了解该SRAM器件的整体情况，便于后续处理。
本实施例中，最差工艺角为图5中的WC点。
本实施例中，电压分布点表示的读电流值Iread1＝αIread0，其中Iread0为仿真时SRAM的实际读电流的值，α为设定的相对系数，通过设置相对系数，可以对该实际读电流的值进行保护，避免其他人员通过该实际读电流的值了解该SRAM的性能。其中，α可以根据器件的性能参数确定。
进一步地，Iread的值越大，该读电流对应的点越靠近椭圆的左下角，即图4中的A区域。而Iread的值越小，该读电流对应的点越靠近椭圆的右上角，即图4中的B区域。
本实施例的一种实现方式中，如图5所示，距离SS点远处的位于椭圆模型上的点的αIread0约为1.17-1.18，而在SS点附近的位于椭圆模型上的点的αIread0约为0.92-0.87。即在椭圆模型的左下方，读电流值较大，在椭圆模型的右上方，读电流值较小。
具体的，本实施例的一种实现方式中，σ值为3，下拉晶体管的阈值电压值为1.805，传输栅极晶体管的阈值电压值为2.835，上拉晶体管3的阈值电压为0时，则可以确定读电流的最小值为αIread0为0.878，确定为最差工艺角。
σ值为4时，下拉晶体管的阈值电压值为2.351，传输栅极晶体管的阈值电压值为3.802，上拉晶体管的阈值电压为0时，则可以确定读电流的最小值为αIread0为0.826，确定为最差工艺角。
σ值为5时，下拉晶体管的阈值电压值为2.868，传输栅极晶体管的阈值电压值为4.779，上拉晶体管的阈值电压为0时，则可以确定读电流的最小值为αIread0为0.775，确定为最差工艺角。
σ值为6时，下拉晶体管的阈值电压值为3.441，传输栅极晶体管的阈值电压值为5.734，上拉晶体管的阈值电压为0时，则可以确定读电流的最小值为αIread0为0.725，确定为最差工艺角。
进一步地，在椭圆模型中，越靠近左下角(即图4中的A区域)的αIread0越大，约为1.180-1.125，越靠近右上角(即图4中的B区域)的αIread0越小，约为0.875-0.925。(具体的，图4中的渲染点的大小可以代表其对应的读电流的大小，并且渲染点越大，代表其对应的读电流的值越小)
优选的，本实施例中，是通过Hspice仿真方式得到读电流。
需要说明的是，在本实施例中，SRAM器件在进行读操作时，下拉晶体管工作在线性区，传输栅极晶体管工作在饱和区。而读电流受下拉晶体管的阈值电压和传输栅极晶体管的阈值电压的影响。而下拉晶体管的阈值电压受下拉晶体管的线性区电流的影响，传输栅极晶体管的阈值电压受传输栅极晶体管的饱和电流的影响，也就是说，读电流是受下拉晶体管的线性区电流和传输栅极晶体管的饱和电流的影响的。
具体的，下拉晶体管的线性区电流为：
Figure BDA0002377700060000101
其中，μCox W/L为增益因子，Vgs为栅源电压，VT为阈值电压，Vds为源漏电压，且Cox为氧化层电容，W/L为栅极宽长比，μ为载流子迁移率。
传输栅极晶体管的饱和电流为：
Figure BDA0002377700060000102
其中，μCox W/L为增益因子，Vgs为栅源电压，VT为阈值电压，且Cox为氧化层电容，W/L为栅极宽长比，μ为载流子迁移率。
采用上述方法建立的椭圆模型，以下拉晶体管阈值电压和传输栅极晶体管阈值电压的相关σ值分别为横坐标和纵坐标，能够准确地体现读电流与下拉晶体管阈值电压和传输栅极晶体管阈值电压之间的关系。进一步地，在确定工艺角的时候，在椭圆模型上根据每一个电压分布点对应的下拉晶体管阈值电压和传输栅极晶体管阈值电压，就能够确定出读电流，从而便于寻找工艺角，及使得不同的σ值对应的工艺角的计算变得容易。具体的，该工艺角可以是最差工艺角。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。

Claims (11)

1.一种SRAM中工艺角分析模型的生成方法，其特征在于，包括：
建立以下拉晶体管阈值电压和传输栅极晶体管阈值电压的相关σ值分别为横坐标和纵坐标的二维坐标系；
在所述坐标系上通过仿真得出多个对应下拉晶体管阈值电压和传输栅极晶体管阈值电压的电压分布点；
取预设σ值范围内的电压分布点，根据所述预设σ值范围内的电压分布点建立用于工艺角分析的椭圆模型。
2.如权利要求1所述的SRAM中工艺角分析模型的生成方法，其特征在于，还包括：建立关于所述椭圆模型的方程组：
Figure FDA0002377700050000011
其中，
x＝VT_PD～N(μ1，σ12)；VT_PD为所述下拉晶体管阈值电压；x＝VT_PD～N(μ1，σ12)为所述下拉晶体管阈值电压分布的正态函数，其中μ1为所述下拉晶体管阈值电压分布的期望值，σ1为所述下拉晶体管阈值电压分布的标准差；
y＝VT_PG～N(μ2，σ22)；VT_PG为所述传输栅极晶体管阈值电压；y＝VT_PG～N(μ2，σ22)为所述传输栅极晶体管阈值电压分布的正态函数，其中μ2为所述下拉晶体管阈值电压分布的期望值，σ2为所述下拉晶体管阈值电压分布的标准差；
r为设定的σ值；
Φ＝arcsinρ，其中ρ表示所述下拉晶体管阈值电压和所述传输栅极晶体管阈值电压的相关度的系数；
θ的取值范围为0～2π。
3.如权利要求2所述的SRAM中工艺角分析模型的生成方法，其特征在于，所述r值的取值范围为0至6。
4.如权利要求3所述的SRAM中工艺角分析模型的生成方法，其特征在于，所述r值的取值为3。
5.一种SRAM中工艺角的确定方法，其特征在于，包括：
在用于工艺角分析的椭圆模型上选取多个采样点；所述椭圆模型基于权利要求1-4任一项所述的SRAM中工艺角分析模型的生成方法建立；
确定各所述采样点对应的下拉晶体管阈值电压和传输栅极晶体管阈值电压；
根据仿真得出基于所述下拉晶体管阈值电压和所述传输栅极晶体管阈值电压的所述SRAM的多个读电流；
根据多个所述读电流确定目标工艺角。
6.如权利要求5所述的SRAM中工艺角的确定方法，其特征在于，根据多个所述读电流确定所述目标工艺角，包括：将最小的所述读电流对应的所述下拉晶体管阈值电压和所述传输栅极晶体管阈值电压确定为最差工艺角。
7.如权利要求5所述的SRAM中工艺角分析模型的生成方法，其特征在于，根据仿真确定出的读电流的值Iread1＝αIread0，其中Iread0为仿真时所述SRAM的实际读电流的值，α为设定的相对系数。
8.如权利要求5-7任一项所述的SRAM中工艺角分析模型的生成方法，其特征在于，在进行读操作时，所述下拉晶体管工作在线性区，所述传输栅极晶体管工作在饱和区；且读电流受所述下拉晶体管阈值电压和所述传输栅极晶体管阈值电压的影响，或读电流受所述下拉晶体管的线性区电流和所述传输栅极晶体管的饱和电流的影响。
9.如权利要求8所述的SRAM中工艺角分析模型的生成方法，其特征在于，所述下拉晶体管的线性区电流为：
Figure FDA0002377700050000021
其中，μCox W/L为增益因子，Vgs为栅源电压，VT为阈值电压，Vds为源漏电压。
10.如权利要求8所述的SRAM中工艺角分析模型的生成方法，其特征在于，所述传输栅极晶体管的饱和电流为：
Figure FDA0002377700050000031
其中，μCox W/L为增益因子，Vgs为栅源电压，VT为阈值电压。
11.如权利要求5-7任一项所述的SRAM中工艺角的确定方法，其特征在于，通过Hspice仿真方式得到所述读电流。
CN202010072716.8A 2020-01-21 2020-01-21 Sram中工艺角分析模型的生成方法及工艺角的确定方法 Active CN113221494B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010072716.8A CN113221494B (zh) 2020-01-21 2020-01-21 Sram中工艺角分析模型的生成方法及工艺角的确定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010072716.8A CN113221494B (zh) 2020-01-21 2020-01-21 Sram中工艺角分析模型的生成方法及工艺角的确定方法

Publications (2)

Publication Number Publication Date
CN113221494A true CN113221494A (zh) 2021-08-06
CN113221494B CN113221494B (zh) 2024-02-13

Family

ID=77085404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010072716.8A Active CN113221494B (zh) 2020-01-21 2020-01-21 Sram中工艺角分析模型的生成方法及工艺角的确定方法

Country Status (1)

Country Link
CN (1) CN113221494B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081686A (zh) * 2010-12-21 2011-06-01 上海集成电路研发中心有限公司 Mos晶体管工艺角spice模型的建模方法
CN102394102A (zh) * 2011-11-30 2012-03-28 无锡芯响电子科技有限公司 一种采用虚拟地结构实现的近阈值电源电压sram单元
CN103514943A (zh) * 2012-06-26 2014-01-15 中芯国际集成电路制造(上海)有限公司 Sram存储单元、形成存储单元的电路及形成方法
US8819603B1 (en) * 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
CN105513629A (zh) * 2014-10-17 2016-04-20 中芯国际集成电路制造(上海)有限公司 用于测量sram的上拉或下拉器件的阈值电压的方法和电路
CN106558334A (zh) * 2015-09-24 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种sram存储单元、sram存储器及其控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081686A (zh) * 2010-12-21 2011-06-01 上海集成电路研发中心有限公司 Mos晶体管工艺角spice模型的建模方法
CN102394102A (zh) * 2011-11-30 2012-03-28 无锡芯响电子科技有限公司 一种采用虚拟地结构实现的近阈值电源电压sram单元
US8819603B1 (en) * 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
CN103514943A (zh) * 2012-06-26 2014-01-15 中芯国际集成电路制造(上海)有限公司 Sram存储单元、形成存储单元的电路及形成方法
CN105513629A (zh) * 2014-10-17 2016-04-20 中芯国际集成电路制造(上海)有限公司 用于测量sram的上拉或下拉器件的阈值电压的方法和电路
CN106558334A (zh) * 2015-09-24 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种sram存储单元、sram存储器及其控制方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
周月琳: ""基于六管存储单元的高可靠性SRAM设计"", 《中国优秀硕士学位论文全文数据库信息科技辑》, pages 1 - 53 *
张露漩等: ""一种新型的双阈值4T_SRAM单元的设计"", 《 电子技术应用》, pages 21 - 23 *
杨荣强等: ""NC-FinFET器件的仿真研究"", 《微电子学》, pages 1 - 6 *
陈愿: ""一种工作在亚阈值条件下的低功耗九管SRAM单元的设计"", 《中国优秀硕士学位论文全文数据库》, pages 1 - 54 *

Also Published As

Publication number Publication date
CN113221494B (zh) 2024-02-13

Similar Documents

Publication Publication Date Title
Qazi et al. A 512kb 8T SRAM macro operating down to 0.57 V with an AC-coupled sense amplifier and embedded data-retention-voltage sensor in 45 nm SOI CMOS
Rahma et al. Nanometer variation-tolerant SRAM: circuits and statistical design for yield
US8086917B2 (en) Methods for characterizing device variation in electronic memory circuits
Makino et al. Reexamination of SRAM cell write margin definitions in view of predicting the distribution
US8447547B2 (en) Static noise margin estimation
US9735064B2 (en) Charge dynamics effect for detection of voltage contrast defect and determination of shorting location
Kumar et al. Performance analysis of 6T SRAM cell on planar and FinFET technology
US20120159419A1 (en) Model library implementation and methodology for worst case performance modeling for sram cells
Zheng et al. Read static noise margin decrease of 65-nm 6-T SRAM cell induced by total ionizing dose
Chenouf et al. Sizing of the CMOS 6T‐SRAM cell for NBTI ageing mitigation
CN113221494B (zh) Sram中工艺角分析模型的生成方法及工艺角的确定方法
Rodriguez et al. Oxide breakdown model and its impact on SRAM cell functionality
Khan et al. A comparative performance analysis of 6T & 9T SRAM integrated circuits: SOI vs. bulk
Harutyunyan et al. Impact of parameter variations on FinFET faults
Lin et al. Investigation of gate oxide short in FinFETs and the test methods for FinFET SRAMs
US10121713B1 (en) In-kerf test structure and testing method for a memory array
Karapetyan et al. 20nm FinFET-based SRAM cell: Impact of variability and design choices on performance characteristics
Medeiros et al. Evaluating the impact of temperature on dynamic fault behaviour of FinFET-based SRAMs with resistive defects
Jeong et al. One-sided static noise margin and Gaussian-tail-fitting method for SRAM
Mann et al. Bias-dependent variation in FinFET SRAM
Choi et al. SRAM operational mismatch corner model for efficient circuit design and yield analysis
Ayres et al. Variance analysis in 3-D integration: A statistically unified model with distance correlations
Hu et al. Investigation of BTI reliability for monolithic 3D 6T SRAM with ultra-thin-body GeOI MOSFETs
Li et al. Improved compact model extraction of statistical variability in 5 nm nanosheet transistors and applied to SRAM simulations
Copetti et al. Comparing the impact of power supply voltage on CMOS-and FinFET-based SRAMs in the presence of resistive defects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant