CN113220268A - 光电混合乘累加计算结构 - Google Patents

光电混合乘累加计算结构 Download PDF

Info

Publication number
CN113220268A
CN113220268A CN202110654049.9A CN202110654049A CN113220268A CN 113220268 A CN113220268 A CN 113220268A CN 202110654049 A CN202110654049 A CN 202110654049A CN 113220268 A CN113220268 A CN 113220268A
Authority
CN
China
Prior art keywords
optical
delay
dot
multiply
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110654049.9A
Other languages
English (en)
Other versions
CN113220268B (zh
Inventor
何卫锋
纪鹏飞
裴秉玺
林文淼
毛志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202110654049.9A priority Critical patent/CN113220268B/zh
Publication of CN113220268A publication Critical patent/CN113220268A/zh
Application granted granted Critical
Publication of CN113220268B publication Critical patent/CN113220268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06M—COUNTING MECHANISMS; COUNTING OF OBJECTS NOT OTHERWISE PROVIDED FOR
    • G06M1/00—Design features of general application
    • G06M1/27—Design features of general application for representing the result of count in the form of electric signals, e.g. by sensing markings on the counter drum
    • G06M1/272—Design features of general application for representing the result of count in the form of electric signals, e.g. by sensing markings on the counter drum using photoelectric means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Optical Communication System (AREA)

Abstract

本发明提供了一种光电混合乘累加计算结构，包括：点乘运算单元，用于对输入的多对数值中的每对数值分别进行点乘计算，并且得到多个点乘结果，所述点乘运算单元由电路完成；累加计算单元，对多个所述点乘结果进行累加，所述累加计算单元由光电混合器件在时域上完成。该结构结合了电学器件易于实现点乘逻辑运算，光信号传播速度快、延时短的特点可以实现高运算速度的时域乘累加运算。同时，本发明在光路上实现累加运算，避免了当前光计算技术中需要多次电‑光‑电的转换和需要在电路端完成累加操作的低效率问题，即使用了光电混合集成技术，对输入的数值进行点乘计算和累加计算，并且提高性能和降低功耗。

Description

光电混合乘累加计算结构
技术领域
本发明涉及光电技术领域，尤其是涉及一种光电混合乘累加计算结构。
背景技术
卷积神经网络(CNN)作为一种人工神经网络算法被广泛应用于图像处理、语音识别等最大似然估计的应用中。CNN在推理过程中需要密集的计算和内存资源，伴随着大量能量消耗。这使得在能量受限的边缘设备中如自动驾驶汽车、图像识别和其他物联网设备等平台上运行CNN具有很大的挑战性。而CNN中的主要运算是乘累加(MAC)运算，它是通过执行权重矩阵和特征值矩阵的点积和来计算的。因此提升乘累加运算的能效与速度对降低CNN的功耗和加快CNN计算过程尤为重要。
目前在电路上已经有根据采用不同的信号域的数据表示方法进行于CNN运算加速，包括数字域、频域、模拟电压以及时域计算。同其它信号域相比，采用时域进行乘累加计算可以实现了多位数据信号到单个数据信号的压缩，避免了频域计算采用需要多个时钟源，以及避免了在模拟电压域方法中实现超低压操作所遇到的电压裕量降低的挑战。因此适用于在能量受限的边缘设备中。但是目前时域计算方法因为其顺序操作的特性而导致吞吐量降低，计算速度较慢。
另一方面，随着硅光工艺的不断发展，目前使得可以将光子器件和电器件集成到同一块芯片上。因此出现了基于硅光器件设计的光计算电路，如实现矩阵乘法。但是现有光计算依赖于模拟域，受制于器件插入损耗，有限消光比，噪声以及非线性因素等，存在计算精度低、稳定性差的问题。同时其在计算过程中面临多次电-光、光-电的信号转换，存在转换效率低、转换耗费能量较大的问题。但是可以利用光器件具有的高带宽、低延迟、低功耗的特点以及光信号在波导中具有传播速度快等特点在时域计算方法中。通过光电混合集成技术来设计一个高性能、低功耗的面向时域的光电混合乘累加计算结构。
发明内容
本发明的目的在于提供一种光电混合乘累加计算结构，可以使用光电混合集成技术，对输入的数值进行点乘计算和累加计算，并且提高性能和降低功耗。
为了达到上述目的，本发明提供了一种光电混合乘累加计算结构，包括：
点乘运算单元，用于对输入的多对数值中的每对数值分别进行点乘计算，并且得到多个点乘结果，所述点乘运算单元由电路完成；以及
累加计算单元，对多个所述点乘结果进行累加，所述累加计算单元由光电混合器件在时域上完成。
可选的，在所述的光电混合乘累加计算结构中，所述点乘运算单元包括多个相互独立的点乘模块，一个所述点乘模块对输入的一对数值进行点乘计算。
可选的，在所述的光电混合乘累加计算结构中，所述累加计算单元包括：
光脉冲发射器，用于发射光脉冲；
依次串联的第一级光延时选择器至第n级光延时选择器，所述第一级光延时选择器接收所述光脉冲，所述第一级光延时选择器至第n级光延时选择器依次对所述光脉冲进行延时，所述第n级光延时选择器输出延时后的光脉冲，其中，n为大于或等于2的整数；
光接收器，输入端接收延时后的光脉冲；
计时计数器，用于统计光脉冲信号经过多级光延时选择器的延时累计时间；以及
译码转换器，对所述延时累计时间进行转码。
可选的，在所述的光电混合乘累加计算结构中，每一级所述光延时选择器接收一个所述点乘模块的点乘结果，根据所述点乘结果决定延迟时间。
可选的，在所述的光电混合乘累加计算结构中，所述光延时选择器具有延迟控制端口，每一级所述光延时选择器的延迟控制端口连通一个点乘模块的输出。
可选的，在所述的光电混合乘累加计算结构中，所述光脉冲发射器还与开始运算信号连通，所述光脉冲发射器接收到所述开始运算信号之后发射光脉冲信号到多级所述光延时选择器的光输入口；所述计时计数器与所述开始运算信号连通，所述计时计数器接收到开始运算信号后开始计数。
可选的，在所述的光电混合乘累加计算结构中，所述光接收器在接收光脉冲信号之后发出结束信号给所述计时计数器，所述计时计数器接收到所述结束信号后停止计数。
可选的，在所述的光电混合乘累加计算结构中，所述光脉冲发射器包括：激光器和驱动器，所述激光器提供连续光源，所述驱动器用于驱动所述激光器。
可选的，在所述的光电混合乘累加计算结构中，所述光脉冲发射器还包括：调制器，所述驱动器所述调制器，所述调制器用于将所述驱动器输出的电信号调制到所述激光器输出光信号上。
可选的，在所述的光电混合乘累加计算结构中，所述光延时选择器包括光选通器和合光器，所述光选通器的输入端连接所述光脉冲发射器的输出端，所述光选通器的两个输出端分别输出两个路径的光脉冲，其中一路径实现对光脉冲的延时，延时后与所述合光器的一输入端连通，另一路径的光脉冲与所述合光器的另一输入端连通，所述光选通器还具有延迟控制端口，与所述点乘模块的输出连通，根据所述点乘模块的点乘计算结果决定对光脉冲的延时时间。
在本发明提供的光电混合乘累加计算结构中，包括：点乘运算单元，用于对输入的多对数值中的每对数值分别进行点乘计算，并且得到多个点乘结果，所述点乘运算单元由电路完成；累加计算单元，对多个所述点乘结果进行累加，所述累加计算单元由光电混合器件在时域上完成。该结构结合了电学器件易于实现点乘逻辑运算，光信号传播速度快、延时短的特点可以实现高运算速度的时域乘累加运算。同时，本发明在光路上实现累加运算，避免了当前光计算技术中需要多次电-光-电的转换和需要在电路端完成累加操作的低效率问题，即，使用了光电混合集成技术，对输入的数值进行点乘计算和累加计算，并且提高性能和降低功耗。
附图说明
图1和图2是本发明实施例的光电混合乘累加计算结构的示意图；
图3是本发明实施例的累加计算的流程图；
其中：100-点乘运算单元、110-点乘模块、111-与门装置、200-累加计算单元、210-光脉冲发射器、211-激光器、212-驱动器、213-调制器、220-光延时选择器、221-光选通器、222-合光器、230-光接收器、231-光电探测器、232-跨阻放大器、233-电压放大器、240-计时计数器、250-译码转换器、2201-第一级光延时选择器、1101-第一点乘模块、2202-第二级光延时选择器、1102-第二点乘模块连接、220n-第n级光延时选择器、110n-第n点乘模块、1111-第1与门装置、1112-第2与门装置、111n-第n与门装置。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图1和图2，本发明提供了一种光电混合乘累加计算结构，包括：
点乘运算单元100，用于对输入的多对数值中的每对数值分别进行点乘计算，并且得到多个点乘结果，所述点乘运算单元100由电路完成；以及
累加计算单元200，对多个所述点乘结果进行累加，所述累加计算单元200由光电混合器件在时域上完成。
进一步的，所述点乘运算单元100包括多个相互独立的点乘模块110，一个所述点乘模块110对输入的一对数值进行点乘计算。例如，如果包括n个点乘模块110，可以计算n个乘数和n个乘数的乘积，例如，可以是Xi乘以Wi，i的取值范围为1～n。累加计算单元200将Xi乘以Wi的值进行累加，因此，本发明实施例的光电混合乘累加计算结构可以实现公式
Figure BDA0003113081880000041
的计算。
进一步的，请参照图3，所述累加计算单元200包括：
光脉冲发射器210，用于发射光脉冲；
依次串联的第一级光延时选择器2201至第n级光延时选择器220n，所述第一级光延时选择器2201接收所述光脉冲，所述第一级光延时选择器2201至第n级光延时选择器220n依次对所述光脉冲进行延时，所述第n级光延时选择器220n输出延时后的光脉冲，其中，n为大于或等于2的整数；
光接收器230，输入端接收延时后的光脉冲；
计时计数器240，用于统计光脉冲信号经过多级光延时选择器220的延时累计时间；以及
译码转换器250，对所述延时累计时间进行转码。光脉冲发射器210、光延时选择器220和光接收器230完成了累加计算单元200的光路部分，计时计数器240和译码转换器250完成了累加计算单元200的电路部分，因此，累加计算单元200是光电混合器件在时域上完成的。
进一步的，每一级所述光延时选择器220接收一个所述点乘模块110的点乘结果，根据所述点乘结果决定延迟时间。如果输入n个双数进行乘积运算，则光延时选择器220就为n级，包括第一级～第n级，第一级光延时选择器2201的光输出口连接第二级光延时选择器2202的光输入口，第二级光延时选择器2202的输出连接第三级光延时选择器的输入，依次类推，前一级光延时选择器的光输出口连接后一级光延时选择器的光输入口，第n级光延时选择器220n的输出连接光接收器230的输入。
优选的，所述光延时选择器220具有延迟控制端口，每一级所述光延时选择器220的延迟控制端口连通一个点乘模块110的输出。也就是第一级光延时选择器2201的延迟控制端口与第一点乘模块1101连接，第二级光延时选择器2202的延迟控制端口与第二点乘模块1102连接，依次类推，第n级光延时选择器220n的延迟控制端口与第n点乘模块110n连接。接着，第一点乘模块1101计算X1与W1的乘积，第二点乘模块1102计算X2与W2的乘积，依次类推，第n点乘模块110n计算Xn与Wn的乘积。
优选的，所述光脉冲发射器210还与开始运算信号START连通，所述光脉冲发射器210接收到所述开始运算信号START之后发射光脉冲信号到多级所述光延时选择器220的光输入口；所述计时计数器240与所述开始运算信号连通，所述计时计数器240接收到开始运算信号后开始计数。所述光脉冲发射器210接收到START信号后发射出光脉冲信号到所述多级光延时选择器220的光输入口上；同时的，所述计时计数器240接收到开始运算信号START后开始计数。
优选的，所述光接收器230在接收光脉冲信号后发出结束信号END给所述计时计数器240；所述计时计数器240接收到所述结束信号后停止计数，并将计数结果输出到所述译码转换器250。所述译码转换器250将所述计时计数器240计数结果转化为最后的累加计算结果并输出，输出的结果即为公式中
Figure BDA0003113081880000061
的Y。
本发明实施例中，所述点乘模块110包括与门装置111，所述与门装置111的两个输入端分别输入相乘的两个数值，所述与门装置111的输出端与所述延迟控制端口连通。例如，第一点乘模块1101采用了一个与门装置111，如，第一与门装置1111，第一与门装置1111具有两个输入端，一个输入端输入数值X1，另一个输入端输入数值W1；第二点乘模块1102采用了一个与门装置111，如，第二与门装置1112，第二与门装置1112具有两个输入端，一个输入端输入数值X2，另一个输入端输入数值W2；第n点乘模块110n采用了一个与门装置111，如，第n与门装置111n，第n与门装置111n具有两个输入端，一个输入端输入数值Xn，另一个输入端输入数值Wn。在本发明的其他实施例中，还可以采用其他装置实现点乘计算，例如使用同或门装置。
本发明实施例中，所述光脉冲发射器210包括：驱动器212和激光器211。还可以包括调制器213，所述激光器211提供连续光源；所述驱动器212用于放大电脉冲信号并驱动所述调制器213；所述调制器213用于将所述驱动器212输出的电脉冲信号转化为光脉冲信号；根据实际需要所述驱动器212也可直接驱动所述激光器211，无需所述调制器213。
本发明实施例中，所述光延时选择器220包括光选通器221和合光器222，所述光选通器221的输入端连接所述光脉冲发射器210的输出端，所述光选通器221的两个输出端分别输出两个路径的光脉冲，其中一路径实现对光脉冲的延时，延时后与所述合光器222的一输入端连通，另一路径的光脉冲与所述合光器222的另一输入端连通。所述光选通器221根据点乘模块110(与门装置111)的输出结果选择“0”路径和“1”路径；所述“0”路径与合光器222一输入口直接连通，所述“1”路径与所述光延时选择器的输入口连通，所述光延时选择器的输出口与合光器222另一输入口连通；所光延时选择器实现光信号特定时间τ的延时；所光合光器222实现“0”路径和“1”路径复用一个输出口。光选通器221还具有延迟控制端口，与所述点乘模块的输出连通，根据所述点乘模块的点乘计算结果决定对光脉冲的延时时间。
本发明实施例中，所述光接收器230的一种实现方式是包括光电探测器231、跨阻放大器232、电压放大器233；所述光电探测器231用于将接收到的光脉冲信号转化为电流脉冲信号；所述跨阻放大器232用于将电流脉冲信号转化为电压脉冲信号；所述电压放大器233用于放大电压脉冲信号产生END信号输出到所述计时计数器240。
本发明可适用于多项领域，包括人工神经网络、信号处理、控制系统等领域的加速器设计。具体累加计算方法例如图3，包括：
S1：输入被计算信号Xi与Wi值到对应的点乘装置；
S2：点乘装置的计算结果选择光延时选择器的延时大小；
S3：计时计数器接收到START信号开始计数，同时光脉冲发射器发射出光脉冲信号；
S4：光脉冲信号经过光延时选择器到达光接收器；
S5：光接收器接收到光脉冲信号后，发射END信号给计时计数器；
S6：计时计数器接收到END信号后停止计数，并将结果输出给译码转换器；
S7：译码转换器将计时计数器的数转化为累积计算的结果后输出。
综上，在本发明实施例提供的光电混合乘累加计算结构中，包括：点乘运算单元，用于对输入的多对数值中的每对数值分别进行点乘计算，并且得到多个点乘结果，所述点乘运算单元由电路完成；累加计算单元，对多个所述点乘结果进行累加，所述累加计算单元由光电混合器件在时域上完成。该结构结合了电学器件易于实现点乘逻辑运算，光信号传播速度快、延时短的特点可以实现高运算速度的时域乘累加运算。同时，本发明在光路上实现累加运算，避免了当前光计算技术中需要多次电-光-电的转换和需要在电路端完成累加操作的低效率问题，即使用了光电混合集成技术，对输入的数值进行点乘计算和累加计算，并且提高性能和降低功耗。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种光电混合乘累加计算结构，其特征在于，包括：
点乘运算单元，用于对输入的多对数值中的每对数值分别进行点乘计算，并且得到多个点乘结果，所述点乘运算单元由电路完成；以及
累加计算单元，对多个所述点乘结果进行累加，所述累加计算单元由光电混合器件在时域上完成。
2.如权利要求1所述的光电混合乘累加计算结构，其特征在于，所述点乘运算单元包括多个相互独立的点乘模块，一个所述点乘模块对输入的一对数值进行点乘计算。
3.如权利要求2所述的光电混合乘累加计算结构，其特征在于，所述累加计算单元包括：
光脉冲发射器，用于发射光脉冲；
依次串联的第一级光延时选择器至第n级光延时选择器，所述第一级光延时选择器接收所述光脉冲，所述第一级光延时选择器至第n级光延时选择器依次对所述光脉冲进行延时，所述第n级光延时选择器输出延时后的光脉冲，其中，n为大于或等于2的整数；
光接收器，输入端接收延时后的光脉冲；
计时计数器，用于统计光脉冲信号经过多级光延时选择器的延时累计时间；以及
译码转换器，对所述延时累计时间进行转码。
4.如权利要求3所述的光电混合乘累加计算结构，其特征在于，每一级所述光延时选择器接收一个所述点乘模块的点乘结果，根据所述点乘结果决定延迟时间。
5.如权利要求4所述的光电混合乘累加计算结构，其特征在于，所述光延时选择器具有延迟控制端口，每一级所述光延时选择器的延迟控制端口连通一个点乘模块的输出。
6.如权利要求3所述的光电混合乘累加计算结构，其特征在于，所述光脉冲发射器还与开始运算信号连通，所述光脉冲发射器接收到所述开始运算信号之后发射光脉冲信号到多级所述光延时选择器的光输入口；所述计时计数器与所述开始运算信号连通，所述计时计数器接收到开始运算信号后开始计数。
7.如权利要求3所述的光电混合乘累加计算结构，其特征在于，所述光接收器在接收光脉冲信号之后发出结束信号给所述计时计数器，所述计时计数器接收到所述结束信号后停止计数。
8.如权利要求3所述的光电混合乘累加计算结构，其特征在于，所述光脉冲发射器包括：激光器和驱动器，所述激光器提供连续光源，所述驱动器用于驱动所述激光器。
9.如权利要求8所述的光电混合乘累加计算结构，其特征在于，所述光脉冲发射器还包括：调制器，所述驱动器，所述调制器，所述调制器用于将所述驱动器输出的电信号调制到所述激光器输出光信号上。
10.如权利要求3所述的光电混合乘累加计算结构，其特征在于，所述光延时选择器包括光选通器和合光器，所述光选通器的输入端连接所述光脉冲发射器的输出端，所述光选通器的两个输出端分别输出两个路径的光脉冲，其中一路径实现对光脉冲的延时，延时后与所述合光器的一输入端连通，另一路径的光脉冲与所述合光器的另一输入端连通，所述光选通器还具有延迟控制端口，与所述点乘模块的输出连通，根据所述点乘模块的点乘计算结果决定对光脉冲的延时时间。
CN202110654049.9A 2021-06-11 2021-06-11 光电混合乘累加计算结构 Active CN113220268B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110654049.9A CN113220268B (zh) 2021-06-11 2021-06-11 光电混合乘累加计算结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110654049.9A CN113220268B (zh) 2021-06-11 2021-06-11 光电混合乘累加计算结构

Publications (2)

Publication Number Publication Date
CN113220268A true CN113220268A (zh) 2021-08-06
CN113220268B CN113220268B (zh) 2022-08-02

Family

ID=77081418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110654049.9A Active CN113220268B (zh) 2021-06-11 2021-06-11 光电混合乘累加计算结构

Country Status (1)

Country Link
CN (1) CN113220268B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122238A1 (en) * 2003-10-16 2005-06-09 Canon Kabushiki Kaisha Operation circuit and operation control method thereof
CN101726452A (zh) * 2009-12-08 2010-06-09 华南师范大学 基于现场可编程门阵列(fpga)的光子相关器
CN102798589A (zh) * 2012-05-22 2012-11-28 山东理工大学 一种大动态范围高速光子相关器
CN103677739A (zh) * 2013-11-28 2014-03-26 中国航天科技集团公司第九研究院第七七一研究所 一种可配置的乘累加运算单元及其构成的乘累加运算阵列
CN109661647A (zh) * 2016-09-13 2019-04-19 Arm有限公司 向量乘加指令
CN111208865A (zh) * 2018-11-22 2020-05-29 南京大学 光电计算单元、光电计算阵列及光电计算方法
US20200272891A1 (en) * 2017-08-31 2020-08-27 Tdk Corporation Controller of array including neuromorphic element, method of arithmetically operating discretization step size, and program
CN112506265A (zh) * 2020-11-13 2021-03-16 华为技术有限公司 一种光计算装置以及计算方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122238A1 (en) * 2003-10-16 2005-06-09 Canon Kabushiki Kaisha Operation circuit and operation control method thereof
CN101726452A (zh) * 2009-12-08 2010-06-09 华南师范大学 基于现场可编程门阵列(fpga)的光子相关器
CN102798589A (zh) * 2012-05-22 2012-11-28 山东理工大学 一种大动态范围高速光子相关器
CN103677739A (zh) * 2013-11-28 2014-03-26 中国航天科技集团公司第九研究院第七七一研究所 一种可配置的乘累加运算单元及其构成的乘累加运算阵列
CN109661647A (zh) * 2016-09-13 2019-04-19 Arm有限公司 向量乘加指令
US20200272891A1 (en) * 2017-08-31 2020-08-27 Tdk Corporation Controller of array including neuromorphic element, method of arithmetically operating discretization step size, and program
CN111208865A (zh) * 2018-11-22 2020-05-29 南京大学 光电计算单元、光电计算阵列及光电计算方法
CN112506265A (zh) * 2020-11-13 2021-03-16 华为技术有限公司 一种光计算装置以及计算方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周治平等: "硅基光电计算", 《中国激光》 *

Also Published As

Publication number Publication date
CN113220268B (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
EP2356512B1 (en) Optical analogue to digital converter
EP3931727A1 (en) Hybrid analog-digital matrix processors
CN112232504A (zh) 一种光子神经网络
CN116432726B (zh) 一种光电混合的深度神经网络运算装置和运算方法
CN111208690B (zh) 光学数模转换器、信号处理系统及光子神经网络芯片
US20210264241A1 (en) Optical multiply and accumulate unit
JP2023503444A (ja) 線形フォトニックプロセッサ及び関連する方法
CN115222035B (zh) 一种光子神经网络卷积加速芯片
CN113220268B (zh) 光电混合乘累加计算结构
CN110852431A (zh) 一种光子人工智能计算芯片的数字式信号调制方法
CN113312023B (zh) 光电混合乘法器
JP7323042B2 (ja) 光ｉｑ変調器
CN117436494B (zh) 一种神经网络运算芯片及运算方法
CN113568471B (zh) 光电混合的加法器
CN109856889B (zh) 光模数转换系统并行解复用模块自动偏置控制装置
CN109856890B (zh) 光模数转换系统并行解复用模块自动偏置控制方法
Zohrei et al. Design of a Reconfigurable Receiver for Nanophotonic Interconnects
Zohrei et al. A Method to Reduce the Design Complexity of Nanophotonic Interconnects
CN117498941B (zh) 一种改进型光纤非线性损伤补偿方法、设备及存储设备
KR20040036910A (ko) 곱셈기 회로
US9543984B2 (en) Efficient storage architecture for low-density parity-check decoding
RU2437139C1 (ru) Оптический граничный дизъюнктор нечетких множеств
CN117270625A (zh) 一种位宽可拓展的光学数字乘法器
JP2018138955A (ja) 光アナログ・デジタル変換装置、光アナログ・デジタル変換方法、光量子化回路および光量子化方法
von Hünefeld et al. Neuromorphic reservoir for nonlinear optical signal equalization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant