CN113206657B - Pfc电路的pwm信号生成方法、装置、存储介质及电子设备 - Google Patents

Pfc电路的pwm信号生成方法、装置、存储介质及电子设备 Download PDF

Info

Publication number
CN113206657B
CN113206657B CN202110312796.4A CN202110312796A CN113206657B CN 113206657 B CN113206657 B CN 113206657B CN 202110312796 A CN202110312796 A CN 202110312796A CN 113206657 B CN113206657 B CN 113206657B
Authority
CN
China
Prior art keywords
counter
pwm
threshold value
counting
pwm signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110312796.4A
Other languages
English (en)
Other versions
CN113206657A (zh
Inventor
李建霖
吴亚杰
王乐鹏
郭科
杨钢
韦延清
李庆顺
李政霖
向增
文培浦
黄玉好
廖树龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Taiwei Electronic Co ltd
Original Assignee
Zhuhai Taiwei Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Taiwei Electronic Co ltd filed Critical Zhuhai Taiwei Electronic Co ltd
Priority to CN202110312796.4A priority Critical patent/CN113206657B/zh
Publication of CN113206657A publication Critical patent/CN113206657A/zh
Application granted granted Critical
Publication of CN113206657B publication Critical patent/CN113206657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

本申请实施例公开了一种两相交错图腾柱无桥PFC电路的PWM信号生成方法、装置、存储介质及电子设备，属于信号处理领域。所述方法包括：指示主计数器、第一PWM计数器和第二PWM计数器进行计数操作；在第n个计数区间内，根据所述主计数器的计数波形调整所述第一PWM计数器的计数波形和所述第二PWM计时器的计数波形，根据所述第一PWM计数器的计数波形生成第一PWM信号和第二PWM信号，以及根据所述第二PWM计数器的计数波形生成第三PWM信号和第四PWM信号，实现生成两组相位差为180度的PWM信号，减小开关电源的纹波电压和电流畸变率，提升整个开关电源的功率密度和效率。

Description

PFC电路的PWM信号生成方法、装置、存储介质及电子设备
技术领域
本申请涉及信号处理领域，尤其涉及一种两相交错图腾柱无桥PFC电路的PWM信号生成方法、装置、存储介质及电子设备。
背景技术
功率因素校正(Power Factor Correction，PFC)电路是开关电源中常用的电路，用于调整开关电源的有功功率与视在功率之间的关系，即有功功率除以视在功率的比值。PFC电路根据其电感电流的状态分为：CCM(电流连续模式)PFC电路、CRM(临界传导模式)PFC电路和DCM(电流断续模式)PFC电路；PFC电路是否带有整流桥其又分为有桥PFC电路和无桥PFC电路。随着对开关电源功率密度和功率因数的追求，无桥交错PFC电路成为常用设计，交错PFC电路是指将两路结构相同的PFC电路进行并联，而为了进一步提高开关电源的效率，无桥交错PFC电路通常采用临界传导模式，如何生成CRM模式下无桥交错PFC电路的PWM信号是目前研究的热点。
发明内容
本申请实施例提供了的两相交错图腾柱无桥PFC电路的PWM信号生成方法、装置、存储介质及终端，可以解决相关技术中无桥交错PFC电路。所述技术方案如下：
第一方面，本申请实施例提供了一种两相交错图腾柱无桥PFC电路的PWM信号生成方法，所述方法包括：
指示主计数器、第一PWM计数器和第二PWM计数器进行计数操作；
在第n个计数区间内，根据所述主计数器的计数波形调整所述第一PWM计数器的计数波形和所述第二PWM计数器的计数波形；其中，n为大于或等于1的整数，当所述主计数器的计数值等于所述第n个计数区间对应的第一门限值CMPAn时，指示所述第一PWM计数器进行复位操作；在所述主计数器的计数值等于所述第n个计数区间对应的第二门限值CMPBn时，指示所述第二PWM计数器进行复位操作；在所述主计数器的计数值等于所述第n个计数区间对应的第三门限值CMPCn时，触发数据加载中断，在所述数据加载中断中生成第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn+1、第三门限值CMPCn+1和第四门限值PRDn+1，上述4个更新值是由环路中断经过反馈补偿控制计算得到的；在所述主计数器的计数值等于所述第n个计数区间对应的第四门限值PRDn时，指示所述主计数器进行复位操作；CMPAn<CMPBn<CMPCn<PRDn；
根据所述第一PWM计数器的计数波形生成第一PWM信号和第二PWM信号，以及根据所述第二PWM计数器的计数波形生成第三PWM信号和第四PWM信号；所述第一PWM信号和第二PWM信号的波形是互补的，所述第三PWM信号和所述第四PWM信号的波形是互补的。
第二方面，本申请实施例提供了一种两相交错图腾柱无桥PFC电路的PWM信号生成装置，所述装置包括：
指示单元，用于指示主计数器、第一PWM计数器和第二PWM计数器进行计数操作；
调整单元，用于在第n个计数区间内，根据所述主计数器的计数波形调整所述第一PWM计数器的计数波形和所述第二PWM计数器的计数波形；其中，n为大于或等于1的整数，当所述主计数器的计数值等于所述第n个计数区间对应的第一门限值CMPAn时，指示所述第一PWM计数器进行复位操作；在所述主计数器的计数值等于所述第n个计数区间对应的第二门限值CMPBn时，指示所述第二PWM计数器进行复位操作；在所述主计数器的计数值等于所述第n个计数区间对应的第三门限值CMPCn时，触发数据加载中断，在所述数据加载中断中生成第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn+1、第三门限值CMPCn+1和第四门限值PRDn+1，上述4个更新值是由环路中断经过反馈补偿控制计算得到的；在所述主计数器的计数值等于所述第n个计数区间对应的第四门限值PRDn时，指示所述主计数器进行复位操作；CMPAn<CMPBn<CMPCn<PRDn；
生成单元，用于根据所述第一PWM计数器的计数波形生成第一PWM信号和第二PWM信号，以及根据所述第二PWM计数器的计数波形生成第三PWM信号和第四PWM信号；所述第一PWM信号和第二PWM信号的波形是互补的，所述第三PWM信号和所述第四PWM信号的波形是互补的。
第三方面，本申请实施例提供一种计算机存储介质，所述计算机存储介质存储有多条指令，所述指令适于由处理器加载并执行上述的方法步骤。
第四方面，本申请实施例提供一种电子设备，可包括：处理器和存储器；其中，所述存储器存储有计算机程序，所述计算机程序适于由所述处理器加载并执行上述的方法步骤。
本申请一些实施例提供的技术方案带来的有益效果至少包括：
通过指示主计数器、第一PWM计数器和第二PWM计数器进行计数操作，使用当前计数区间对应的第一门限值、第二门限值、第三门限值和第四门限值，利用主计数器的计数波形对第一PWM计数器和第二PWM计数器的计数波形进行调整，然后利用调整后的第一PWM计数器的计数波形生成两路互补的PWM信号，以及利用调整后的第二PWM计数器的计数波形生成两路互补的PWM信号，解决现有技术中无法准确生成两路180度相位差的PWM信号问题，本申请实施例通过生成两路180°相位差的PWM信号来控制开关管导通和开启，可以增大整个开关电源的功率，在连续传导模式下还能减小开关电源的损耗，提高的系统的性能指标，以及减小开关电源的纹波电压和电流畸变率，提升整个开关电源的功率密度和效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的PFC电路的结构示意图；
图2是本申请实施例提供的两相交错图腾柱无桥PFC电路的PWM信号生成方法的流程示意图；
图3是本申请实施例提供的生成PWM信号的原理示意图；
图4是本申请实施例提供的两组PWM信号边沿不对齐的示意图；
图5是本申请提供的一种装置的结构示意图；
图6是本申请提供的一种装置的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。
图1示出了两相交错图腾柱无桥PFC电路的结构示意图，本申请的生成PWM信号的方法可以应用于图1中的PFC电路。
如图1所示，PFC电路包括交流电源AC、第一电感L1、第二电感L2、第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6和直流电容C1。PFC电路中各个元器件的连接关系如图1所示，此处不再赘述，PFC电路中的开关管可以为MOS管，第一开关管M1、第二开关管M2、第五开关管M5和第六开关管M6的开启时间较短，称为快速开关管；第三开关管M3和第四开关管M4的开启时间较长，称为慢速开关管。本申请生成的第一PWM信号(PWM1A)输入至第五开关管M5的控制端，以控制第五开关管M5的开启或闭合；本申请生成的第二PWM信号(PWM1B)输入至第六开关管M6的控制端，以控制第六开关管M6的开启或闭合；本申请生成的第三PWM信号输入至第一开关管M1的控制端，以控制第一开关管M1的开启或闭合；本申请生成的第四PWM信号输入至第二开关管M2的控制端，以控制第二开关管M2的开启或闭合。另外，第三开关管M3的控制端输入PWM信号PWM3A，第四开关管M4的控制端输入PWM信号PWM3B。
需要说明的是，本申请实施例提供的两相交错图腾柱无桥PFC电路的PWM信号生成方法一般由装置执行。
应理解，图1中的电气器件的数目和连接关系仅是示意性的。根据实现需要，可以是其他数量元器件的和连接关系。
下面将结合附图2-附图3，对本申请实施例提供的两相交错图腾柱无桥PFC电路的PWM信号生成方法进行详细介绍。
请参见图2，为本申请实施例提供了一种两相交错图腾柱无桥PFC电路的PWM信号生成方法的流程示意图。如图2所示，本申请实施例的所述方法可以包括以下步骤：
S201、指示主计数器、第一PWM计数器和第二PWM计数器进行计数操作。
其中，主计数器、第一PWM计数器和第二PWM计数器可以为硬件形式的计数器或软件形式的计数器，本申请不作限制。上述3种计数器在接收到计数的指示时，同时从0开始计数，以1为步长递增进行计数操作。
S202、在第n个计数区间内，根据主计数器的计数波形调整第一PWM计数器的计数波形和第二PWM计数器的计数波形。
其中，计数区间为1个数值区间，计数区间的起点值为0，结束值为PRD，结束值根据实际需求而定，本申请不作限制，即各个计数区间的长度可能相等也可能不相等。每个计数区间关联有第一门限值、第二门限值、第三门限值和第四门限值，上述4个阈值的大小关系为：第一门限值<第二门限值<第三门限值<第四门限值。在第n个计数区间内，根据主计数器的计数波形调整第一PWM计数器的计数波形和第二PWM计数器的计数波形，计数波形的横坐标为时间，纵坐标为计数器的计数值(即累加值)。
在第n个计数区间内，n为大于或等于1的整数，调整的方法为：监测主计数器的计数值，当主计数器的计数值等于第n个计数区间对应的第一门限值CMPAn时，指示第一PWM计数器进行复位操作，即指示第一PWM计时器从0开始计数，此时第二PWM计数器正常计数；当主计数器的计数值等于第n个计数区间对应的第二门限值CMPBn时，指示第二PWM计数器进行复位操作，即指示第二PWM计数器从0开始计数，第一PWM计时器正常开始计数；当主计数器的计数值等于第n个计数区间关联的第三门限值CMPCn时，触发数据加载中断，在所述数据加载中断中生成第n个计数区间(下一个计数区间)关联的生成第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn+1、第三门限值CMPCn+1和第四门限值PRDn+1，上述4个更新值是由环路中断经过反馈补偿控制计算得到的；当主计数器的计数值等于第n个计数区间对应的第四门限值PRDn时，指示所述主计数器进行复位操作，即指示主计数器从0开始计数。
其中，数据加载中断的过程包括：数据中断加载，禁止寄存器生效、更新寄存器比较值和周期值等参数值，加载延时计数器置为2，使能寄存器生效，中断退出。
其中，环路中断过程包括：环路中断，ADC采样，故障判断，若存在故障，中断退出；若不存在故障，进行状态和逻辑的判断，环路计算，加载延时和计数器自减，加载延时计数器是否等于0，若不等于0，则中断退出，若等于0，使能数据加载中断，中断退出。
在一种或多种可能的实施方式中，在第n个计数区间内，CMPAn＝0；和/或CMPBn＝PRDn/2；和/或CMPCn＝CMPBn+3。例如：n＝1时，PRD1＝100，CMPA1＝0，CMPB1＝100/2＝50，CMPC1＝53，那么在第1个计数区间内，当主计数器的计数值等于0时，指示第一PWM计数器从0开始计数；当主计数器的计数值等于50时，指示第二PWM计数器从0开始计数；当主计数器的计数值等于53时，写入第2计数区间关联的第一门限值、第二门限值、第三门限值和第四门限值；当主计数器的计数值等于100时，指示主计数器从0开始计数。
举例来说，参见图3所示的生成PWW信号的原理示意图，t0～t6表示各个计数区间的起始时间或结束时间，例如：第1个计数区间的起始时间为t0，结束时间为t1，第1计数区间记为t0t1。在初始化时，主计数器、第一PWM计数器和第二PWM计数器均从0开始在t0时刻开始计数，各个计数器的计数波形由0开始线性增加，各个计时器的计数间隔相同，例如：计数间隔均为0.1秒。在第4个计数区间t3t4内，监测到主计数器的计数值等于第一门限值CMPA时，指示第一PWM计时器进行复位操作，那么第一PWM计数器的计数波形的幅值下降到0；监测到主计数器的计数值等于第二门限值CMPB时，指示第二PWM计数器进行复位操作，那么第二PWM计数器的计数波形的幅值下降到0；监测到主计数器的计数值等于第三门限值CMPC时，获取第5个计数区间的第一门限值～第四门限值，第一PWM计数器和第二PWM计数器继续正常计数；监测到主计数器的计数值等于第四门限值PRD时，指示主计数器进行复位操作，即主计数器的计数波形的幅值下降到0，依次类推，在不同的计数区间生成调整第一PWM计数器和第二PWM计数器的计数波形。
在一个或多个可能的实施例中，所述指示主计数器、第一PWM计数器和第二PWM计数器进行计数操作之前，还包括：
初始化配置生成第1个计数区间的第一门限值CMPA1、第二门限值CMPB1、第三门限值CMPC1和第四门限值PRD1。
其中，首个计数区间对应的第一门限值、第二门限值、第三门限值和第四门限值的大小可以根据实际需求而定，本申请不作限制。
在一个或多个可能的实施例中，所述生成第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn、第三门限值CMPCn和第四门限值PRDn+1包括：
接收控制指令；
解析所述控制指令得到所述第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn+1、第三门限值CMPCn+1和第四门限值PRDn+1。
其中，控制指令可以是用户触发操作的，也可以是指定的程序中触发生成的，例如：在环路中断中触发生成的。
S203、根据第一PWM计数器的计数波形生成第一PWM信号和第二PWM信号，以及根据第二PWM计数器的计数波形生成第三PWM信号和第四PWM信号。
其中，根据第一PWM计数器的计数波形生成两路互补的PWM信号：第一PWM信号和第二PWM信号，互补表示两路PWM信号的幅值相反；根据第二PWM计数器的计数波形生成两路互补的PWM信号：第三PWM信号和第四PWM信号，互补表示两路PWM信号的幅值相反。互补的两路PWM信号的边沿是对齐的或不对齐的，本申请不作限制。将生成的两组互补的PWM信号分别输入到图1中的4个开关管。
举例来说，参见图3所示，互补的两路PWM信号是对齐的，根据第一PWM计数器的计数波形生成第一PWM信号1A和第二PWM信号1B的方法为：在t0～t1的计数区间内，前面1/2的时间内第一PWM信号保持高电平，后面1/2的时间内第一PWM信号保持低电平；在前面1/2的时间内第二PWM信号保持低电平，后面1/2的时间内第二PWM信号保持高电平。依此类推，所有计数区间内都采用上述规则生成两路互补且边沿对齐的PWM信号。可以理解的是，本实施例的1/2仅为举例说明，可以是其他任意比例值。
同样的，根据第二PWM计数器的计数波形生成第三PWM信号2A和第四PWM信号2B的方法为：在t0～t1的计数区间内，前面1/2的时间内第三PWM信号保持高电平，后面1/2的时间内第三PWM信号保持低电平；在前面1/2的时间内第四PWM信号保持低电平，后面1/2的时间内第四PWM信号保持高电平。依此类推，所有计数区间内都采用上述规则生成两路互补且边沿对齐的PWM信号。可以理解的是，本实施例的1/2仅为举例说明，可以是其他任意比例值。根据本申请生成的PWM信号，第一PWM信号和第三PWM信号的相位差始终保持180度，第二PWM信号和第四PWM信号的相位差始终保持180度。
在一个或多个可能的实施例中，在高电平为有效电平的情况下，所述第一PWM信号和所述第二PWM信号的边沿不对齐，且存在同时为低电平的死区；所述第三PWM信号和第四PWM信号之间的边沿不对齐，且存在同时为低电平的死区；边沿可以是上升沿或下降沿。
其中，死区的持续时间与两个PWM信号之间的时延有关，持续时间可以根据实际需求来定，本申请不作限制。举例来说，参见图4所示，第一PWM信号1A和第四PWM信号2B的上升沿不对齐，下降沿也不对齐，避免两个开关管发生功率直通问题。另外，第二PWM信号1B和第三PWM信号2A之间的上升沿和下降沿也不对齐，同样可以避免两个开关管的功率直通问题。可选的，第一PWM信号1A和第二PWM信号1B的边沿不对齐，第二PWM信号2A和第二PWM信号2B的边沿也不对齐。
本申请实施例的方案在执行时，通过指示主计数器、第一PWM计数器和第二PWM计数器进行计数操作，使用当前计数区间对应的第一门限值、第二门限值、第三门限值和第四门限值，利用主计数器的计数波形对第一PWM计数器和第二PWM计数器的计数波形进行调整，然后利用调整后的第一PWM计数器的计数波形生成两路互补的PWM信号，以及利用调整后的第二PWM计数器的计数波形生成两路互补的PWM信号，解决现有技术中无法准确生成两路180度相位差的PWM信号问题，本申请实施例通过生成两路180°相位差的PWM信号来控制开关管导通和开启，可以增大整个开关电源的功率，在连续传导模式下还能减小开关电源的损耗，提高的系统的性能指标，以及减小开关电源的纹波电压和电流畸变率，提升整个开关电源的功率密度和效率。
下述为本申请装置实施例，可以用于执行本申请方法实施例。对于本申请装置实施例中未披露的细节，请参照本申请方法实施例。
请参见图5，其示出了本申请一个示例性实施例提供的PFC电路的PWM信号生成装置的结构示意图，以下简称装置5。该装置5可以通过软件、硬件或者两者的结合实现成为电子设备的全部或一部分。装置5包括：指示单元501、调整单元502和生成单元503。
指示单元501，用于指示主计数器、第一PWM计数器和第二PWM计数器进行计数操作；
调整单元502，用于在第n个计数区间内，根据所述主计数器的计数波形调整所述第一PWM计数器的计数波形和所述第二PWM计数器的计数波形；其中，n为大于或等于1的整数，当所述主计数器的计数值等于所述第n个计数区间对应的第一门限值CMPAn时，指示所述第一PWM计数器进行复位操作；在所述主计数器的计数值等于所述第n个计数区间对应的第二门限值CMPBn时，指示所述第二PWM计数器进行复位操作；在所述主计数器的计数值等于所述第n个计数区间对应的第三门限值CMPCn时，触发数据加载中断，在所述数据加载中断中生成第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn+1、第三门限值CMPCn+1和第四门限值PRDn+1，上述4个更新值是由环路中断经过反馈补偿控制计算得到的；在所述主计数器的计数值等于所述第n个计数区间对应的第四门限值PRDn时，指示所述主计数器进行复位操作；CMPAn<CMPBn<CMPCn<PRDn；
生成单元503，用于根据所述第一PWM计数器的计数波形生成第一PWM信号和第二PWM信号，以及根据所述第二PWM计数器的计数波形生成第三PWM信号和第四PWM信号；所述第一PWM信号和第二PWM信号的波形是互补的，所述第三PWM信号和所述第四PWM信号的波形是互补的。
在一个或多个实施例中，CMPAn＝0。
在一个或多个实施例中，CMPBn＝PRDn/2。
在一个或多个实施例中，CMPCn＝CMPBn+3。
在一个或多个实施例中，装置5还包括：
配置单元，用于初始化配置生成第1个计数区间的第一门限值CMPA1、第二门限值CMPB1、第三门限值CMPC1和第四门限值PRD1。
在一个或多个实施例中，所述生成第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn、第三门限值CMPCn和第四门限值PRDn+1包括：
接收控制指令；
解析所述控制指令得到所述第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn+1、第三门限值CMPCn+1和第四门限值PRDn+1。
在一个或多个实施例中，在高电平为有效电平的情况下，所述第一PWM信号和所述第二PWM信号的边沿不对齐，且存在同时为低电平的死区；所述第三PWM信号和第四PWM信号之间的边沿不对齐，且存在同时为低电平的死区。
需要说明的是，上述实施例提供的装置4在执行两相交错图腾柱无桥PFC电路的PWM信号生成方法时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的PFC电路的PWM信号生成装置与两相交错图腾柱无桥PFC电路的PWM信号生成方法实施例属于同一构思，其体现实现过程详见方法实施例，这里不再赘述。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请实施例还提供了一种计算机存储介质，所述计算机存储介质可以存储有多条指令，所述指令适于由处理器加载并执行如上述图2-图4所示实施例的方法步骤，具体执行过程可以参见图2-图4所示实施例的具体说明，在此不进行赘述。
本申请还提供了一种计算机程序产品，该计算机程序产品存储有至少一条指令，所述至少一条指令由所述处理器加载并执行以实现如上各个实施例所述的两相交错图腾柱无桥PFC电路的PWM信号生成方法。
请参见图6，为本申请实施例提供了一种装置的结构示意图。如图6所示，所述装置6可以包括：至少一个处理器601，至少一个网络接口604，用户接口603，存储器605，至少一个通信总线602。
其中，通信总线602用于实现这些组件之间的连接通信。
可选的，用户接口603可以包括显示屏(Display)、摄像头(Camera)，可选用户接口603还可以包括标准的有线接口、无线接口。
其中，网络接口604可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。
其中，处理器601可以包括一个或者多个处理核心。处理器601利用各种借口和线路连接整个装置6内的各个部分，通过运行或执行存储在存储器605内的指令、程序、代码集或指令集，以及调用存储在存储器605内的数据，执行装置6的各种功能和处理数据。可选的，处理器601可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、可编程逻辑阵列(ProgrammableLogicArray，PLA)中的至少一种硬件形式来实现。处理器601可集成中央处理器(CentralProcessing Unit，CPU)、图像处理器(Graphics Processing Unit，GPU)和调制解调器等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责显示屏所需要显示的内容的渲染和绘制；调制解调器用于处理无线通信。可以理解的是，上述调制解调器也可以不集成到处理器601中，单独通过一块芯片进行实现。
其中，存储器605可以包括随机存储器(RandomAccess Memory，RAM)，也可以包括只读存储器(Read-Only Memory)。可选的，该存储器605包括非瞬时性计算机可读介质(non-transitory computer-readable storage medium)。存储器605可用于存储指令、程序、代码、代码集或指令集。存储器605可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等)、用于实现上述各个方法实施例的指令等；存储数据区可存储上面各个方法实施例中涉及到的数据等。存储器605可选的还可以是至少一个位于远离前述处理器601的存储装置。如图6所示，作为一种计算机存储介质的存储器605中可以包括操作系统、网络通信模块、用户接口模块以及应用程序。
在图6所示的装置6中，用户接口603主要用于为用户提供输入的接口，获取用户输入的数据；而处理器601可以用于调用存储器605中存储的触摸操作响应应用程序，并具体执行如图2所示的方法。
本申请还提供一种电子设备，包括图5或图6的装置。电子设备可以是硬件，也可以是软件。当电子设备为硬件时，可以是具有显示屏的各种电子设备，包括但不限于智能手机、平板电脑、膝上型便携式计算机和台式计算机等等。当电子设备为软件时，可以是安装上上述所列举的电子设备中。其可以实现呈多个软件或软件模块(例如：用来提供分布式服务)，也可以实现成单个软件或软件模块，在此不作具体限定。
当电子设备为硬件时，其上还可以安装有显示设备和摄像头，显示设备显示可以是各种能实现显示功能的设备，摄像头用于采集视频流；例如：显示设备可以是阴极射线管显示器(Cathode ray tube display，简称CR)、发光二极管显示器(Light-emitting diodedisplay，简称LED)、电子墨水屏、液晶显示屏(Liquid crystal display，简称LCD)、等离子显示面板(Plasma display panel，简称PDP)等。用户可以利用电子设备上的显示设备，来查看显示的文字、图片、视频等信息。
本申请实施例的技术构思和图2的方法实施例的构思相同，其带来的技术效果也相同，具体过程可参照图2实施例的描述，此处不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体或随机存储记忆体等。
以上所揭露的仅为本申请较佳实施例而已，当然不能以此来限定本申请之权利范围，因此依本申请权利要求所作的等同变化，仍属本申请所涵盖的范围。

Claims (8)

1.一种两相交错图腾柱无桥PFC电路的PWM信号生成方法，其特征在于，所述方法包括：
指示主计数器、第一PWM计数器和第二PWM计数器进行计数操作；
在第n个计数区间内，根据所述主计数器的计数波形调整所述第一PWM计数器的计数波形和所述第二PWM计数器的计数波形；其中，n为大于或等于1的整数，当所述主计数器的计数值等于所述第n个计数区间对应的第一门限值CMPAn时，指示所述第一PWM计数器进行复位操作；在所述主计数器的计数值等于所述第n个计数区间对应的第二门限值CMPBn时，指示所述第二PWM计数器进行复位操作；在所述主计数器的计数值等于所述第n个计数区间对应的第三门限值CMPCn时，触发数据加载中断，在所述数据加载中断中生成第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn+1、第三门限值CMPCn+1和第四门限值PRDn+1，上述4个更新值是由环路中断经过反馈补偿控制计算得到的；在所述主计数器的计数值等于所述第n个计数区间对应的第四门限值PRDn时，指示所述主计数器进行复位操作；CMPAn<CMPBn<CMPCn<PRDn；CMPAn＝0，CMPBn＝PRDn/2；
根据所述第一PWM计数器的计数波形生成第一PWM信号和第二PWM信号，以及根据所述第二PWM计数器的计数波形生成第三PWM信号和第四PWM信号；所述第一PWM信号和第二PWM信号的波形是互补的，所述第三PWM信号和所述第四PWM信号的波形是互补的。
2.根据权利要求1所述的方法，其特征在于，CMPCn＝CMPBn+3。
3.根据权利要求1所述的方法，其特征在于，所述指示主计数器、第一PWM计数器和第二PWM计数器进行计数操作之前，还包括：
初始化配置生成第1个计数区间的第一门限值CMPA1、第二门限值CMPB1、第三门限值CMPC1和第四门限值PRD1。
4.根据权利要求1所述的方法，其特征在于，所述生成第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn、第三门限值CMPCn和第四门限值PRDn+1包括：
接收控制指令；
解析所述控制指令得到所述第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn+1、第三门限值CMPCn+1和第四门限值PRDn+1。
5.根据权利要求1所述的方法，其特征在于，在高电平为有效电平的情况下，所述第一PWM信号和所述第二PWM信号的边沿不对齐，且存在同时为低电平的死区；所述第三PWM信号和第四PWM信号之间的边沿不对齐，且存在同时为低电平的死区。
6.一种两相交错图腾柱无桥PFC电路的PWM信号生成装置，其特征在于，所述装置包括：
指示单元，用于指示主计数器、第一PWM计数器和第二PWM计数器进行计数操作；
调整单元，用于在第n个计数区间内，根据所述主计数器的计数波形调整所述第一PWM计数器的计数波形和所述第二PWM计数器的计数波形；其中，n为大于或等于1的整数，当所述主计数器的计数值等于所述第n个计数区间对应的第一门限值CMPAn时，指示所述第一PWM计数器进行复位操作；在所述主计数器的计数值等于所述第n个计数区间对应的第二门限值CMPBn时，指示所述第二PWM计数器进行复位操作；在所述主计数器的计数值等于所述第n个计数区间对应的第三门限值CMPCn时，触发数据加载中断，在所述数据加载中断中生成第n+1个计数区间的第一门限值CMPAn+1、第二门限值CMPBn+1、第三门限值CMPCn+1和第四门限值PRDn+1，上述4个更新值是由环路中断经过反馈补偿控制计算得到的；在所述主计数器的计数值等于所述第n个计数区间对应的第四门限值PRDn时，指示所述主计数器进行复位操作；CMPAn<CMPBn<CMPCn<PRDn；CMPAn＝0，CMPBn＝PRDn/2；
生成单元，用于根据所述第一PWM计数器的计数波形生成第一PWM信号和第二PWM信号，以及根据所述第二PWM计数器的计数波形生成第三PWM信号和第四PWM信号；所述第一PWM信号和第二PWM信号的波形是互补的，所述第三PWM信号和所述第四PWM信号的波形是互补的。
7.一种计算机存储介质，其特征在于，所述计算机存储介质存储有多条指令，所述指令适于由处理器加载并执行如权利要求1～5任意一项的方法步骤。
8.一种电子设备，其特征在于，包括：处理器和存储器；其中，所述存储器存储有计算机程序，所述计算机程序适于由所述处理器加载并执行如权利要求1～5任意一项的方法步骤。
CN202110312796.4A 2021-03-24 2021-03-24 Pfc电路的pwm信号生成方法、装置、存储介质及电子设备 Active CN113206657B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110312796.4A CN113206657B (zh) 2021-03-24 2021-03-24 Pfc电路的pwm信号生成方法、装置、存储介质及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110312796.4A CN113206657B (zh) 2021-03-24 2021-03-24 Pfc电路的pwm信号生成方法、装置、存储介质及电子设备

Publications (2)

Publication Number Publication Date
CN113206657A CN113206657A (zh) 2021-08-03
CN113206657B true CN113206657B (zh) 2022-09-16

Family

ID=77025577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110312796.4A Active CN113206657B (zh) 2021-03-24 2021-03-24 Pfc电路的pwm信号生成方法、装置、存储介质及电子设备

Country Status (1)

Country Link
CN (1) CN113206657B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105530004A (zh) * 2014-09-29 2016-04-27 比亚迪股份有限公司 脉冲宽度调制pwm控制延时时间的获取方法和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049771B2 (en) * 2004-01-27 2006-05-23 Nippon Yusoki Co., Ltd. Multi-phase carrier signal generator and multi-phase carrier signal generation method
JP2005224070A (ja) * 2004-02-09 2005-08-18 Nippon Yusoki Co Ltd インバータ制御装置およびインバータ制御方法
JP2005229760A (ja) * 2004-02-13 2005-08-25 Nippon Yusoki Co Ltd インバータ制御装置およびインバータ制御方法
US8018261B2 (en) * 2008-03-25 2011-09-13 Micron Technology, Inc. Clock generator and methods using closed loop duty cycle correction
JP2010068415A (ja) * 2008-09-12 2010-03-25 Mitsuba Corp パルス幅変調波形発生装置
US8614595B2 (en) * 2008-11-14 2013-12-24 Beniamin Acatrinei Low cost ultra versatile mixed signal controller circuit
US10530344B1 (en) * 2019-04-30 2020-01-07 Texas Instruments Incorporated Multi-phase multi-frequency pulse width modulation
CN111193391B (zh) * 2019-12-23 2021-07-13 深圳市核达中远通电源技术股份有限公司 一种交错并联图腾柱无桥pfc相位控制方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105530004A (zh) * 2014-09-29 2016-04-27 比亚迪股份有限公司 脉冲宽度调制pwm控制延时时间的获取方法和装置

Also Published As

Publication number Publication date
CN113206657A (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
WO2021004489A1 (zh) 显示控制方法及装置
US11166330B2 (en) Data-stream allocation method for link aggregation and related devices
US9338642B2 (en) Method and apparatus for processing application program, and mobile terminal therefor
EP2680123A2 (en) Method and Device of Task Processing of One Screen and Multi-Foreground
CN106648326B (zh) 调整熄屏时间的方法及移动终端
CN103631359A (zh) 一种信息处理方法及电子设备
CN106569758A (zh) 一种无线投屏方法及装置
CN109471626A (zh) 页面逻辑结构、页面生成方法、页面数据处理方法及装置
CN108880700A (zh) 时钟信号的频率跳变方法、频率跳变装置及移动终端
US20230176717A1 (en) Method for Managing Application Icon, Terminal Device, and Storage Medium
CN106406494B (zh) 一种处理器调度的方法及终端
CN109683964A (zh) Bios软件调试控制方法、系统及服务器
CN113206657B (zh) Pfc电路的pwm信号生成方法、装置、存储介质及电子设备
CN102375759B (zh) 利用有限状态机防止代码重入的方法
US10825419B2 (en) Collision avoidance schemes for displays
CN106095541B (zh) 睡眠管理方法及相关装置
WO2022257829A1 (zh) 数据网络上行调度方法、装置及电子设备
CN113965915B (zh) 数据处理方法和电子设备
CN108509125A (zh) 翻页的方法、装置、终端及计算机可读存储介质
CN110413095B (zh) 一种具有动态调整运行频率功能的移动终端
CN117559789A (zh) 两相交错pfc电路crm控制的实现方法、装置、存储介质及电子设备
CN115733473A (zh) 基于过零检测信号校正pwm信号相位差的方法、装置、存储介质及电子设备
CN213305377U (zh) 一种基于分立逻辑器件的复位电路
US11112928B2 (en) Avoiding bad input during user interface layout changes using snapshots
EP4075734A1 (en) Service detection method and apparatus, device, and storage medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant