CN113204370A - 指令缓存方法及装置 - Google Patents

指令缓存方法及装置 Download PDF

Info

Publication number
CN113204370A
CN113204370A CN202110279516.4A CN202110279516A CN113204370A CN 113204370 A CN113204370 A CN 113204370A CN 202110279516 A CN202110279516 A CN 202110279516A CN 113204370 A CN113204370 A CN 113204370A
Authority
CN
China
Prior art keywords
data
tag
instruction
request
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110279516.4A
Other languages
English (en)
Inventor
周亚莉
王吉健
徐红如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Yingruichuang Electronic Technology Co Ltd
Original Assignee
Nanjing Yingruichuang Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Yingruichuang Electronic Technology Co Ltd filed Critical Nanjing Yingruichuang Electronic Technology Co Ltd
Priority to CN202110279516.4A priority Critical patent/CN113204370A/zh
Publication of CN113204370A publication Critical patent/CN113204370A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及一种指令缓存方法，包括：响应访问请求信号，发出第一读取请求；根据所述第一读取请求获取标签数据和有效指示数据，所述标签数据和所述有效指示数据存储于寄存器组中；根据所述标签数据、所述有效指示数据以及访问地址信号判断是否存在目标指令数据；若存在所述目标指令数据，则将所述目标指令数据返回给所述CPU。上述指令缓存方法，从寄存器组中获取标签数据和有效指示数据，替换了缓存中原本用于存储标签数据的TAG_SRAM，解决了CPU同时读取多块SRAM时的高功耗问题。同时，由于CPU与寄存器组的之间的读取速度高于CPU与SRAM之间的读取速度，所以上述指令缓存方法还可以提高CPU指令读取的效率。

Description

指令缓存方法及装置
技术领域
本发明涉及芯片电路设计领域，特别是涉及一种指令缓存方法及装置。
背景技术
由于内存读取速度的限制，内存速度与CPU速度的不匹配成为限制系统性能的瓶颈。而基于CPU访问程序的时间和空间局限性原理，可以采用小容量的指令缓存(Instruction Cache，ICACHE)来弥补CPU和速度之间的差异，从而提高系统的整体性能。缓存(cache)是所有现代计算机发挥高性能的重要基础之一。它一般由SRAM组成，速率很快，可以与CPU进行高速的数据交换。通常情况下，CPU优先在缓存中寻找所需数据，当缓存中没有CPU所需的数据时，CPU再访问。CPU在缓存中找到目标数据被称为cache命中，反之则称为未命中。
缓存与之间数据传输的最小单位是cache line。当缓存中不存在CPU所需数据且需要从中将该数据导入到缓存中时，一般不会只导入单个数据，而是以cache line为单位将该数据附近的数据一同导入缓存。
如果以一个cache line为一行，那么有多少行，就认为缓存中有多少个组。cacheline中存储的是CPU实际需要使用的数据，每个cache line同时都唯一对应一组标签数据，该标签数据用于寻址。
将缓存平均分为N份，每一份称为一路(WAY)。例如，将缓存分为两份后，每一组中存在两个cache line，分属不同的WAY。
传统的ICACHE设计方式是一个WAY对应一块SRAM，多个WAY对应多块SRAM，在CPU进行取指令操作时，同时读取多个WAY对应的SRAM和TAG_SRAM，判断是否命中，如果命中则可以确定当前所需读取的指令处于哪块WAY_SRAM，则可以直接进行指令读取，返回给CPU。
传统的ICACHE虽然可以提高系统的执行效率，但是因为每次取指令操作均需要同时读取多个SRAM，使得CPU的功耗加大。
发明内容
基于此，有必要针对传统的ICACHE设计需要同时读取多块SRAM，导致CPU功耗加大的问题，提供一种新的指令缓存方法及装置。
一种指令缓存方法，其特征在于，包括：响应访问请求信号，发出第一读取请求；根据所述第一读取请求获取标签数据和有效指示数据，所述标签数据和所述有效指示数据存储于寄存器组中；根据所述标签数据、所述有效指示数据以及访问地址信号判断是否存在目标指令数据；若存在所述目标指令数据，则将所述目标指令数据返回给所述CPU。
上述指令缓存方法，在CPU读取指令数据时，从寄存器组中获取标签数据和有效指示数据，将有效的标签数据与访问地址信号中的标签数据部分进行匹配，如果匹配成功，则说明缓存中存储有目标指令数据，进而直接从缓存中读取目标指令数据即可。这种方法替换了缓存中原本用于存储标签数据的TAG_SRAM，解决了CPU同时读取多块SRAM时的高功耗问题。同时，由于CPU与寄存器组的之间的读取速度高于CPU与SRAM之间的读取速度，所以上述指令缓存方法还可以提高CPU指令读取的效率。
在其中一个实施例中，所述响应访问请求信号，发出第一读取请求，包括：判断所述访问请求信号是否属于指令访问；当所述访问请求信号属于指令访问，发出所述第一读取请求。
在其中一个实施例中，根据所述第一读取请求获取标签数据和有效指示数据，包括：响应于所述第一读取请求，对所述访问地址信号进行解析，以获取组索引部分；根据所述组索引部分获取所述第一读取地址；根据所述第一读取地址获取所述标签数据和所述有效指示数据。
在其中一个实施例中，所述标签数据和所述有效指示数据的地址相同。
在其中一个实施例中，所述根据所述标签数据、所述有效指示数据以及所述访问地址信号判断是否存在目标指令数据，包括：判断所述有效指示数据是否处于有效状态；如果所述有效指示数据处于无效状态，则直接判断不存在所述目标指令数据；如果所述有效指示数据处于有效状态，则将所述标签数据与所述访问地址信号的标签部分进行匹配；如果所述标签数据与所述访问地址信号的标签部分匹配成功，则判断存在目标指令数据，并产生命中信号。
在其中一个实施例中，所述将所述目标指令数据返回给所述CPU，包括：根据所述命中信号以及所述访问地址信号，产生第二读取请求和第二读取地址；根据所述第二读取地址获取所述目标指令数据，将所述目标指令数据返回给所述CPU。
在其中一个实施例中，所述第二读取地址的高位由所述命中信号决定，所述第二读取地址的低位由所述访问地址信号的低位决定。
在其中一个实施例中，若不存在所述目标指令数据，则进行访问请求。
在其中一个实施例中，所述进行访问请求，包括：根据所述访问地址信号到进行寻址，以获取所述目标指令数据。
一种指令缓存装置，包括：寄存器组，用于存储标签数据和有效指示数据；寄存器组控制模块，与所述寄存器组连接，用于响应来自CPU的访问请求信号，以向所述寄存器组发送第一读取请求，并根据所述第一读取请求从所述寄存器组中读取目标标签数据和目标有效指示数据；所述寄存器组控制模块还用于，根据所述目标标签数据、所述目标有效指示数据以及访问地址信号判断是否存在目标指令数据，若存在所述目标指令数据，则产生命中信号；静态随机存取存储器控制模块，与所述寄存器组控制模块连接，用于响应所述命中信号，并结合所述访问地址信号，发出第二读取请求和第二读取地址；静态随机存取存储器，与所述静态随机存取存储器控制模块连接，用于存储指令数据，并根据所述第二读取请求和所述第二读取地址获取所述目标指令数据，将所述目标指令数据返回给所述CPU。
上述指令缓存装置，采用寄存器组存储标签数据和有效指示数据，在CPU进行指令数据读取时，具有更快的读取速度，提高了效率，并且，由于采用寄存器组替代了SRAM，CPU无需同时访问多个SRAM，降低了CPU读取数据时的功耗。
附图说明
图1为一实施例中一种指令缓存方法的流程示意图。
图2为一实施例中获取标签数据和有效指示数据的方法流程图。
图3为一实施例中判断是否存在目标指令数据的方法流程图。
图4为一实施例中一种指令缓存装置的结构及信号流图。
附图标号说明：1、访问内存请求信号；2、访问内存地址信号；3、第一读取请求；4、目标标签数据和目标有效指示数据；5、命中信号；6、第二读取请求和第二读取地址；7、目标指令数据；11、寄存器组；12、寄存器组控制模块；13、静态随机存取存储器控制模块；14、静态随机存取存储器。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在描述位置关系时，除非另有规定，否则当一元件例如层、膜或基板被指为在另一膜层“上”时，其能直接在其他膜层上或亦可存在中间膜层。进一步说，当层被指为在另一层“下”时，其可直接在下方，亦可存在一或多个中间层。亦可以理解的是，当层被指为在两层“之间”时，其可为两层之间的唯一层，或亦可存在一或多个中间层。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
如图1所示，本申请的一个实施例提供了一种指令缓存方法，包括：
S1：响应访问请求信号，发出第一读取请求；
S2：根据所述第一读取请求获取标签数据和有效指示数据，所述标签数据和所述有效指示数据存储于寄存器组中；
S3：根据所述标签数据、所述有效指示数据以及访问地址信号判断是否存在目标指令数据；
S4:若存在所述目标指令数据，则将所述目标指令数据返回给所述CPU。
在步骤S1中，具体的，CPU在进行指令数据读取之前，先向缓存发送访问请求信号。缓存接收到该访问请求信号后，会对该信号进行一系列的判断，例如，识别访问请求信号的类型，判断其是否属于指令访问；以及判断该访问请求信号是否需要经过缓存。只有当访问请求信号满足访问缓存的条件时，才会被允许在缓存中进行寻址操作。
在步骤S2中，第一读取请求中还可以包含目标指令数据的地址信息，根据该地址信息可以从寄存器组中获知目标指令数据所在的组，进而获取该组的cache line所对应的标签数据和有效指示数据。作为示例，用于存储标签数据和有效指示数据的寄存器组可以是设置于CPU外部的寄存器组，例如，该寄存器组可以设置于缓存中。采用寄存器组代替传统方案中SRAM，以存储标签数据和有效指示数据，可以在CPU需要在缓存中进行寻址操作时，更快地完成寻址，提高效率。同时，由于将缓存中用于存储标签数据的SRAM替换为寄存器，减少了CPU数据读取时访问的SRAM数量，降低了功耗。
在步骤S3中，可以根据所述标签数据、所述有效指示数据以及访问地址信号判断是否存在目标指令数据。首先，获取标签数据和有效指示数据后，可通过有效指示数据判断标签数据是否有效。其次，当获取多个标签数据时，则需要将获取的多个标签数据挨个与访问地址信号中的标签数据部分进行比对。在标签数据有效的前提下，如果多个标签数据中存在与访问地址信号中的标签数据部分完全一致的标签数据，则可以判断缓存中存在目标指令数据。
缓存可能具有多种形式的划分，例如，如果缓存被划分N个set(组)、M个WAY(路)，每个组中将存在M个cache line，每个cache line对应存在一个标签数据和一个有效指示数据，最终将获得M个标签数据和M个有效指示数据。
在步骤S4中，若判断缓存中存在目标指令数据，则从缓存中读取目标指令数据，返回给CPU。作为示例，为了避免出现CPU同时读取多个RAM的情况，将所有指令数据存储于一块RAM，以降低CPU读取指令数据时的功耗。
上述指令缓存方法，在CPU读取指令数据时，优先从缓存中的寄存器组获取标签数据和有效指示数据，将有效的标签数据与访问地址信号中的标签数据部分进行匹配，如果匹配成功，则说明缓存中存储有目标指令数据，直接从缓存中读取目标指令数据即可。这种方法采用寄存器替换了缓存中原本用于存储标签数据的TAG_SRAM，在一定程度上缓解了CPU同时读取多块SRAM时的高功耗问题。同时，由于CPU与寄存器组的之间的读取速度高于CPU与SRAM之间的读取速度，所以上述指令缓存方法还可以提高CPU指令读取的效率。
在一个实施例中，如图2所示，根据所述第一读取请求获取标签数据和有效指示数据，包括：
S21：响应于所述第一读取请求，对所述访问地址信号进行解析，以获取组索引部分；
S22：根据所述组索引部分获取第一读取地址；
S23：根据所述第一读取地址获取所述标签数据和所述有效指示数据。
访问地址信号包括三部分，标签数据部分(tag)、组索引部分(set-index)以及偏移量部分(offset)。其中，组索引部分用于确定目标指令数据所在的组。在本步骤中，首先对访问地址信号进行解析，以获取组索引部分，确定组地址。此处的组地址即为第一读取地址。根据第一读取地址从寄存器组中获取标签数据及有效指示数据。获取的标签数据及有效指示数据的个数与缓存的WAY的数目相一致。
在一个实施例中，所述标签数据和所述有效指示数据的地址相同。作为示例，有效指示数据占用一个Bit，例如0表示无效，1表示有效。标签数据占用的Bit数目为整个地址位宽减去组索引位宽和偏移量位宽后的剩余部分。因此，通常将有效指示数据置于标签数据的第一位之前，并设置两者地址相同，即，每个标签数据都有一个有效指示数据与之对应，以标识该标签数据是否有效。
在一个实施例中，所述根据所述标签数据、所述有效指示数据以及所述访问地址信号判断是否存在目标指令数据，包括：
S31：判断所述有效指示数据是否处于有效状态；
S32：如果所述有效指示数据处于无效状态，则直接判断不存在所述目标指令数据；
S33：如果所述有效指示数据处于有效状态，则将所述标签数据与所述访问地址信号的标签部分进行匹配；
S34：如果所述标签数据与所述访问地址信号的标签部分匹配成功，则判断存在目标指令数据，并产生命中信号。
当有效指示数据处于无效状态，则无需进行匹配动作。可直接认为缓存中不存在目标指令数据。这样设计可以提高效率，避免在标签数据无效的情况下进行匹配。当从寄存器组中获取到的标签数据均被判定为有效时，将其与访问地址信号的标签部分进行匹配，如果存在相同的标签数据，则说明cache命中，即缓存中存在目标指令数据。因此，步骤S33至步骤S34不仅判断缓存中是否存在目标指令数据，还可以确定目标指令数据所在的基本单元的位置。最后通过访问地址信号中的偏移量部分(offset)可以确定目标指令数据在基本单元的位置，从而实现对目标指令数据的精准定位。标签数据、组索引以及偏移量三者组合，可以唯一确定一个数据的地址。
在判断缓存中存在目标指令数据之后，寄存器组控制模块会发出命中信号。命中信号中包括命中标志和命中WAY信号，用于为后续的目标指令数据读取提供地址信息。
在一个实施例中，将目标指令数据返回给所述CPU的步骤包括：根据所述命中信号以及所述访问地址信号，产生第二读取请求和第二读取地址；根据所述第二读取地址获取所述目标指令数据，将所述目标指令数据返回给所述CPU。
具体的，第二读取地址的高位地址由命中信号中的命中WAY信号决定，第二读取地址的低位地址由访问地址信号中的组索引部分和偏移量部分决定。在CPU的数据读取过程分为地址周期和数据周期。当CPU在地址周期阶段判断cache命中后(即缓存中存在目标指令数据)，可在数据周期阶段根据第二读取地址获得目标指令数据。
如果在地址周期阶段标签数据未匹配成功，则在无法产生命中信号，因此也就不会触发后续的第二读取请求。则CPU直接进行访问请求，即，根据访问地址信号到中进行寻址，以获取目标指令数据。
本申请的另一方面公开了一种指令缓存装置，如图4所示，包括：寄存器组11，用于存储标签数据和有效指示数据；寄存器组控制模块12，与所述寄存器组11连接，用于响应来自CPU的访问内存请求信号1，以向所述寄存器组11发送第一读取请求3，并根据所述第一读取请求3从所述寄存器组11中读取目标标签数据和目标有效指示数据4；所述寄存器组控制模块12还用于，根据所述目标标签数据、所述目标有效指示数据以及访问内存地址信号2判断是否存在目标指令数据7，若存在所述目标指令数据7，则产生命中信号5；静态随机存取存储器控制模块13，与所述寄存器组控制模块12连接，用于响应所述命中信号5，并结合所述访问内存地址信号2，发出第二读取请求和第二读取地址6；静态随机存取存储器14，与所述静态随机存取存储器控制模块13连接，用于存储指令数据，并根据第二读取请求和第二读取地址6获取所述目标指令数据7，将所述目标指令数据7返回给CPU。
传统的缓存装置中，通常是将标签数据和指令数据存储到静态随机存取存储器(SRAM)中。其中，一种方案是将缓存分为多路，每一路存储到一块RAM中，最终需要用到多块RAM。CPU在读取数据时，需要同时读取多个RAM，能耗较大。
本实施例通过两个方面对传统技术方案进行了改进。第一，将标签数据和有效指示数据存储于寄存器组11，而不是SRAM中。与SRAM相比，寄存器具有更高的速度，可以提高CPU读取数据的效率。第二，将所有指令数据存储到一块RAM中，避免CPU同时读取多个RAM的情况，降低了CPU读取数据的功耗。
具体的，请继续参考图4，寄存器组控制模块12响应来自CPU的访问请求信号1，向寄存器组11发送第一读取请求3。作为示例，寄存器组控制模块12还可以接收到来自CPU的访问内存地址信号2，并通过对访问内存地址信号2的解析，得到第一读取地址。第一读取地址跟随第一读取请求3共同发送到寄存器组11。寄存器组控制模块12根据第一读取地址，从寄存器组11中获得目标标签数据和目标有效指示数据4。
寄存器组控制模块12在接收到目标标签数据和目标有效指示数据4后，先根据目标有效指示数据判断目标标签数据中是否存在无效数据，将其剔除。然后将剩下的有效的目标标签数据与访问内存地址信号2中的标签数据部分做比对，如果存在与访问内存地址信号2中的标签数据部分相同的目标标签数据，则说明cache命中，即静态随机存取存储器14中存在目标指令数据7。寄存器组控制模块12由此产生命中信号5。
静态随机存取存储器控制模块13在接收到命中信号5后，向静态随机存取存储器14发送第二读取请求和第二读取地址6。其中，命中信号5保护命中标志和命中WAY信号。第二读取地址的高位由命中WAY信号确定，第二读取地址的低位由访问内存地址信号2的组索引部分和偏移量部分确定。
静态随机存取存储器14中存储有指令数据。在cache命中的情况下，可以确定静态随机存取存储器14中存储有目标指令数据7。静态随机存取存储器14将会接收到第二读取请求和第二读取地址6，然后根据第二读取地址进行寻址以得到目标指令数据7，最后将目标指令数据7返回至CPU。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种指令缓存方法，其特征在于，包括：
响应访问内存请求信号，发出第一读取请求；
根据所述第一读取请求获取标签数据和有效指示数据，所述标签数据和所述有效指示数据存储于寄存器组中；
根据所述标签数据、所述有效指示数据以及访问内存地址信号判断是否存在目标指令数据；
若存在所述目标指令数据，则将所述目标指令数据返回给所述CPU。
2.根据权利要求1所述的指令缓存方法，其特征在于，所述响应访问内存请求信号，发出第一读取请求，包括：
判断所述访问内存请求信号是否属于指令访问；
当所述访问内存请求信号属于指令访问，发出所述第一读取请求。
3.根据权利要求1所述的指令缓存方法，其特征在于，根据所述第一读取请求获取标签数据和有效指示数据，包括：
响应于所述第一读取请求，对所述访问内存地址信号进行解析，以获取组索引部分；
根据所述组索引部分获取第一读取地址；
根据所述第一读取地址获取所述标签数据和所述有效指示数据。
4.根据权利要求1所述的指令缓存方法，其特征在于，所述标签数据和所述有效指示数据的地址相同。
5.根据权利要求1所述的指令缓存方法，其特征在于，所述根据所述标签数据、所述有效指示数据以及所述访问内存地址信号判断是否存在目标指令数据，包括：
判断所述有效指示数据是否处于有效状态；
如果所述有效指示数据处于无效状态，则直接判断不存在所述目标指令数据；
如果所述有效指示数据处于有效状态，则将所述标签数据与所述访问内存地址信号的标签部分进行匹配；
如果所述标签数据与所述访问内存地址信号的标签部分匹配成功，则判断存在目标指令数据，并产生命中信号。
6.根据权利要求5所述的指令缓存方法，其特征在于，所述将所述目标指令数据返回给所述CPU，包括：
根据所述命中信号以及所述访问内存地址信号，产生第二读取请求和第二读取地址；
根据所述第二读取地址获取所述目标指令数据，将所述目标指令数据返回给所述CPU。
7.根据权利要求6所述的指令缓存方法，其特征在于，所述第二读取地址的高位由所述命中信号决定，所述第二读取地址的低位由所述访问内存地址信号的低位决定。
8.根据权利要求1所述的指令缓存方法，其特征在于，还包括：
若不存在所述目标指令数据，则进行内存访问请求。
9.根据权利要求8所述的指令缓存方法，其特征在于，所述进行内存访问请求，包括：
根据所述访问内存地址信号到内存进行寻址，以获取所述目标指令数据。
10.一种指令缓存装置，其特征在于，包括：
寄存器组，用于存储标签数据和有效指示数据；
寄存器组控制模块，与所述寄存器组连接，用于响应来自CPU的访问内存请求信号，以向所述寄存器组发送第一读取请求，并根据所述第一读取请求从所述寄存器组中读取目标标签数据和目标有效指示数据；所述寄存器组控制模块还用于，根据所述目标标签数据、所述目标有效指示数据以及访问内存地址信号判断是否存在目标指令数据，若存在所述目标指令数据，则产生命中信号；
静态随机存取存储器控制模块，与所述寄存器组控制模块连接，用于响应所述命中信号，并结合所述访问内存地址信号，发出第二读取请求和第二读取地址；
静态随机存取存储器，与所述静态随机存取存储器控制模块连接，用于存储指令数据，并根据所述第二读取请求和所述第二读取地址获取所述目标指令数据，将所述目标指令数据返回给所述CPU。
CN202110279516.4A 2021-03-16 2021-03-16 指令缓存方法及装置 Pending CN113204370A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110279516.4A CN113204370A (zh) 2021-03-16 2021-03-16 指令缓存方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110279516.4A CN113204370A (zh) 2021-03-16 2021-03-16 指令缓存方法及装置

Publications (1)

Publication Number Publication Date
CN113204370A true CN113204370A (zh) 2021-08-03

Family

ID=77025455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110279516.4A Pending CN113204370A (zh) 2021-03-16 2021-03-16 指令缓存方法及装置

Country Status (1)

Country Link
CN (1) CN113204370A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023066124A1 (zh) * 2021-10-18 2023-04-27 上海壁仞智能科技有限公司 缓存管理方法、缓存管理装置、处理器
WO2024045586A1 (zh) * 2022-09-02 2024-03-07 北京登临科技有限公司 支持simt架构的高速缓冲存储器及相应处理器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047398A (ko) * 2002-11-30 2004-06-05 엘지전자 주식회사 캐쉬 메모리를 이용한 데이터 억세스 방법
US20040148464A1 (en) * 2003-01-21 2004-07-29 Jang Ho-Rang Cache memory device and method of controlling the cache memory device
CN103207844A (zh) * 2013-04-18 2013-07-17 上海云间半导体科技有限公司 缓存系统及缓存访问方法
CN108427647A (zh) * 2017-02-15 2018-08-21 三星电子株式会社 读取数据的方法以及混合存储器模块
US20190012177A1 (en) * 2017-07-04 2019-01-10 Arm Limited Apparatus and method for controlling use of a register cache
CN109918131A (zh) * 2019-03-11 2019-06-21 中电海康无锡科技有限公司 一种基于非阻塞指令cache的指令读取方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047398A (ko) * 2002-11-30 2004-06-05 엘지전자 주식회사 캐쉬 메모리를 이용한 데이터 억세스 방법
US20040148464A1 (en) * 2003-01-21 2004-07-29 Jang Ho-Rang Cache memory device and method of controlling the cache memory device
CN103207844A (zh) * 2013-04-18 2013-07-17 上海云间半导体科技有限公司 缓存系统及缓存访问方法
CN108427647A (zh) * 2017-02-15 2018-08-21 三星电子株式会社 读取数据的方法以及混合存储器模块
US20190012177A1 (en) * 2017-07-04 2019-01-10 Arm Limited Apparatus and method for controlling use of a register cache
CN109918131A (zh) * 2019-03-11 2019-06-21 中电海康无锡科技有限公司 一种基于非阻塞指令cache的指令读取方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
傅麒麟等著: "现代计算机体系结构教程", 31 August 2002, 北京希望电子出版社, pages: 122 *
沈秀红;赵朝君;孟建熠;项晓燕;: "基于基地址寄存器映射的数据缓存研究", 计算机工程, no. 05, 15 May 2013 (2013-05-15) *
田志祥著: "计算机与网络插图辞典", 31 January 2002, 化学工业出版社, pages: 586 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023066124A1 (zh) * 2021-10-18 2023-04-27 上海壁仞智能科技有限公司 缓存管理方法、缓存管理装置、处理器
WO2024045586A1 (zh) * 2022-09-02 2024-03-07 北京登临科技有限公司 支持simt架构的高速缓冲存储器及相应处理器

Similar Documents

Publication Publication Date Title
CN109582214B (zh) 数据访问方法以及计算机系统
US8127184B2 (en) System and method including built-in self test (BIST) circuit to test cache memory
CN109983536B (zh) 响应标签匹配命令的存储电路
US4807110A (en) Prefetching system for a cache having a second directory for sequentially accessed blocks
US5125085A (en) Least recently used replacement level generating apparatus and method
US11467966B2 (en) Cache memory having a programmable number of ways
CN101361049B (zh) 用于高级高速缓存驱逐候选对象标识的巡查窥探
JP2004530995A (ja) 高速かつ正確なキャッシュウェイの選択
CN113204370A (zh) 指令缓存方法及装置
CN115168248B (zh) 支持simt架构的高速缓冲存储器及相应处理器
CN114860627B (zh) 基于地址信息动态生成页表的方法
US20240289275A1 (en) Data processing method and apparatus, and cache, processor and electronic device
US5953747A (en) Apparatus and method for serialized set prediction
US20080016282A1 (en) Cache memory system
US6785770B2 (en) Data processing apparatus with a cache memory and method of using such an apparatus
CN117331853B (zh) 缓存处理方法、装置、电子设备及介质
US7007135B2 (en) Multi-level cache system with simplified miss/replacement control
US7424576B2 (en) Parallel cachelets
US20090292857A1 (en) Cache memory unit
US6820170B1 (en) Context based cache indexing
CN113934364A (zh) 数据访问的方法和处理器系统
US7302530B2 (en) Method of updating cache state information where stores only read the cache state information upon entering the queue
US6401171B1 (en) Method and device for storing an IP header in a cache memory of a network node
US5966737A (en) Apparatus and method for serialized set prediction
US20040015669A1 (en) Method, system, and apparatus for an efficient cache to support multiple configurations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination