CN113192829A - 动态调整晶片抛光时间的方法、装置、设备和存储介质 - Google Patents

动态调整晶片抛光时间的方法、装置、设备和存储介质 Download PDF

Info

Publication number
CN113192829A
CN113192829A CN202110523028.3A CN202110523028A CN113192829A CN 113192829 A CN113192829 A CN 113192829A CN 202110523028 A CN202110523028 A CN 202110523028A CN 113192829 A CN113192829 A CN 113192829A
Authority
CN
China
Prior art keywords
wafer
nth
butterfly
polishing
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110523028.3A
Other languages
English (en)
Other versions
CN113192829B (zh
Inventor
黄清波
周雪梅
潘代强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Core Technology Co ltd
Original Assignee
Shanghai Core Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Core Technology Co ltd filed Critical Shanghai Core Technology Co ltd
Priority to CN202110523028.3A priority Critical patent/CN113192829B/zh
Publication of CN113192829A publication Critical patent/CN113192829A/zh
Application granted granted Critical
Publication of CN113192829B publication Critical patent/CN113192829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明公开了一种动态调整晶片抛光时间的方法、装置、设备和存储介质，方法包括以下步骤：以第n片晶片的抛光时间和第n片晶片的抛光速率对第n片晶片进行抛光；获取第n片晶片中最大线宽的蝶形区域的第n蝶形深度；根据第n片晶片的抛光时间和第n蝶形深度拟合获取第n+1次的抛光速率；获取第n蝶形深度与目标蝶形深度的第n差值；根据第n片晶片的抛光时间、第n差值和第n+1次的抛光速率确定第n+1片晶片的抛光时间；以第n+1片晶片的抛光时间和第n+1次的抛光速率对第n+1片晶片进行抛光，以实现平坦化的晶片的最大蝶形区域的蝶形深度与目标蝶形深度相同，避免抛光设备本身的误差，以及固定抛光时间带来的蝶形深度比目标蝶形深度深。

Description

动态调整晶片抛光时间的方法、装置、设备和存储介质
技术领域
本发明实施例涉及半导体抛光技术领域，尤其涉及一种动态调整晶片抛光 时间的方法、装置、设备和存储介质。
背景技术
在背照式COMS(Complementary Metal Oxide Semiconductor，互补金属氧 化物半导体)图像传感器制造工艺中，绑定晶片之前，需要对包括有金属层的 氧化物层进行抛光工艺，使得包括有金属层的氧化物层的表面平坦化，其中， 平坦化的程度直接相应后续绑定晶片间气泡的数量及大小，气泡的数量及大小 直接影响COMS图像传感器晶片的产量，因此，抛光平坦化工艺尤其重要。
现有技术中，在背照式COMS图像传感器绑定晶片之前的抛光工艺中，通 常是一次性沉积氧化物薄膜，然后通过抛光工艺一次研磨到工艺需求的厚度。 但是这种工艺一方面沉积的氧化物薄膜偏厚，需要抛光工艺一次研磨量过多， 最终的晶片表面的平整度降低；另一方面这种方法对于晶片内的蝶形凹陷修复 能力偏弱，使得最终的晶片表面受前层蝶形区域的叠加影响较大。
发明内容
本发明提供一种动态调整晶片抛光时间的方法、装置、设备和存储介质， 以实现平坦化的晶片的最大蝶形区域的蝶形深度与目标蝶形深度相同，避免抛 光设备本身的误差，以及固定抛光时间带来的蝶形深度比目标蝶形深度深。
为实现上述目的，本发明第一方面实施例提出了一种动态调整晶片抛光时 间的方法，包括以下步骤：
以第n片晶片的抛光时间和第n片晶片的抛光速率对第n片晶片进行抛光；
获取第n片晶片中最大线宽的蝶形区域的第n蝶形深度，所述第n蝶形深 度为所述蝶形区域中心垂直指向第一平面的距离，所述第一平面为晶片中钝化 层的上表面所在的平面；
根据所述第n片晶片的抛光时间和所述第n蝶形深度拟合获取第n+1次的 抛光速率；
获取所述第n蝶形深度与目标蝶形深度的第n差值；
根据所述第n片晶片的抛光时间、所述第n差值和所述第n+1次的抛光速 率确定第n+1片晶片的抛光时间；
以第n+1片晶片的抛光时间和第n+1次的抛光速率对第n+1片晶片进行抛 光，其中，n≥1，n为正整数，每个晶片为同一系列的晶片。
根据本发明的一个实施例，根据所述第n片晶片的抛光时间、所述第n差 值和所述第n+1次的抛光速率确定第n+1片晶片的抛光时间包括：
获取所述第n差值与所述第n+1次的抛光速率的比值；
所述第n+1片晶片的抛光时间等于所述第n片晶片的抛光时间与所述比值 的和。
根据本发明的一个实施例，根据所述第n片晶片的抛光时间和所述第n蝶 形深度拟合获取第n+1次的抛光速率包括：
所述第n+1次的抛光速率为所述第n蝶形深度与所述第n片晶片的抛光时 间的比值。
根据本发明的一个实施例，在获取第n片晶片中最大线宽的蝶形区域的第 n蝶形深度之前，还包括：
获取第n片晶片中最大线宽的蝶形区域的第一厚度；
获取第n片晶片的第二厚度；
获取所述第二厚度与所述第一厚度的差值，为所述第n片晶片中最大线宽 的蝶形区域的第n蝶形深度。
根据本发明的一个实施例，当n＝1时，第一片晶片的抛光时间和第一片晶 片的抛光速率根据经验值设定。
为实现上述目的，本发明第二方面实施例提出了一种动态调整晶片抛光时 间的装置，包括：
第n抛光模块，用于以第n片晶片的抛光时间和第n片晶片的抛光速率对 第n片晶片进行抛光；
第n蝶形深度获取模块，用于获取第n片晶片中最大线宽的蝶形区域的第 n蝶形深度，所述第n蝶形深度为所述蝶形区域中心垂直指向第一平面的距离， 所述第一平面为晶片中钝化层的上表面所在的平面；
第n+1次的抛光速率获取模块，用于根据所述第n片晶片的抛光时间和所 述第n蝶形深度拟合获取第n+1次的抛光速率；
第n差值获取模块，用于获取所述第n蝶形深度与目标蝶形深度的第n差 值；
第n+1片晶片的抛光时间确定模块，用于根据所述第n片晶片的抛光时间、 所述第n差值和所述第n+1次的抛光速率确定第n+1片晶片的抛光时间；
第n+1抛光模块，用于以第n+1片晶片的抛光时间和第n+1次的抛光速率 对第n+1片晶片进行抛光，其中，n≥1，n为正整数，每个晶片为同一系列的晶 片。
根据本发明的一个实施例，所述第n+1片晶片的抛光时间确定模块包括：
第一比值获取模块，用于获取所述第n差值与所述第n+1次的抛光速率的 比值；
所述第n+1片晶片的抛光时间确定模块用于确定所述第n+1片晶片的抛光 时间，等于所述第n片晶片的抛光时间与所述比值的和。
根据本发明的一个实施例，所述第n+1次的抛光速率获取模块用于获取所 述第n+1次的抛光速率为所述第n蝶形深度与所述第n片晶片的抛光时间的比 值。
根据本发明的一个实施例，还包括：
第一厚度获取模块，用于获取第n片晶片中最大线宽的蝶形区域的第一厚 度；
第二厚度获取模块，用于获取第n片晶片的第二厚度；
第n蝶形深度获取模块用于获取所述第二厚度与所述第一厚度的差值，为 所述第n片晶片中最大线宽的蝶形区域的第n蝶形深度。
根据本发明的一个实施例，当n＝1时，第一片晶片的抛光时间和第一片晶 片的抛光速率根据经验值设定。
为实现上述目的，本发明第三方面实施例提出了一种动态调整晶片抛光时 间的设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如前所述的动态调整晶片抛光时 间的方法。
为实现上述目的，本发明第四方面实施例提出了一种计算机可读存储介质， 其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序 被处理器执行时实现如前所述的动态调整晶片抛光时间的方法的步骤。
根据本发明实施例提出的动态调整晶片抛光时间的方法、装置、设备和存 储介质，其中，方法包括以下步骤：以第n片晶片的抛光时间和第n片晶片的 抛光速率对第n片晶片进行抛光；获取第n片晶片中最大线宽的蝶形区域的第 n蝶形深度；根据第n片晶片的抛光时间和第n蝶形深度拟合获取第n+1次的 抛光速率；获取第n蝶形深度与目标蝶形深度的第n差值；根据第n片晶片的 抛光时间、第n差值和第n+1次的抛光速率确定第n+1片晶片的抛光时间；以 第n+1片晶片的抛光时间和第n+1次的抛光速率对第n+1片晶片进行抛光，其中，n≥1，n为正整数，每个晶片为同一系列的晶片，以实现平坦化的晶片的最 大蝶形区域的蝶形深度与目标蝶形深度相同，避免抛光设备本身的误差，以及 固定抛光时间带来的蝶形深度比目标蝶形深度深。
附图说明
图1是现有技术中的晶片的结构示意图；
图2是本发明实施例提出的动态调整晶片抛光时间的方法的流程图；
图3是不同CD的蝶形深度随着抛光时间增加的变化关系图；
图4是本发明一个实施例提出的动态调整晶片抛光时间的方法的流程图；
图5是本发明另一个实施例提出的动态调整晶片抛光时间的方法的流程图；
图6是本发明又一个实施例提出的动态调整晶片抛光时间的方法的流程图；
图7是本发明实施例提出的动态调整晶片抛光时间的装置的方框示意图；
图8是本发明一个实施例提出的动态调整晶片抛光时间的装置的方框示意 图；
图9是本发明另一个实施例提出的动态调整晶片抛光时间的装置的方框示 意图；
图10是本发明实施例提出的动态调整晶片抛光时间的设备的方框示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此 处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需 要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结 构。
现有技术中，通常设置固定的抛光时间和抛光速率来对晶片表面进行抛光， 这样，当机械设备本身工况有损失等误差时，虽然每次设置的抛光速率是固定 的，但是实际的抛光速率与设置的抛光速率并不相同，另外，为了保证晶片钝 化层上的金属可以完全被研磨掉，一般设置晶片的抛光时间和抛光速率抛光晶 片之后，蝶形区域的深度一般要比目标蝶形深度要深，导致最终的晶片表面受 前层蝶形区域的叠加影响较大。如图1所示，该晶片包括第一层111，第二层 109和第三层112，其中，第二层109为钝化层，第二层109中设置有金属层110， 当在第二层109上沉积或蒸镀金属层110之后，需要研磨使得第二层109上的金属都研磨掉，只剩下凹槽中的金属，当抛光时间越长，蝶形区域的深度越大， 晶片沉积的层数越多，蝶形区域叠加的深度(h)越大。
图2是本发明实施例提出的动态调整晶片抛光时间的方法的流程图。如图 2所示，该方法包括以下步骤：
S101，以第n片晶片的抛光时间和第n片晶片的抛光速率对第n片晶片进 行抛光；
S102，获取第n片晶片中最大线宽的蝶形区域的第n蝶形深度，第n蝶形 深度为蝶形区域中心垂直指向第一平面的距离，第一平面为晶片中钝化层的上 表面所在的平面；(如图1中的h所表示)。
S103，根据第n片晶片的抛光时间和第n蝶形深度拟合获取第n+1次的抛 光速率；
S104，获取第n蝶形深度与目标蝶形深度的第n差值；
S105，根据第n片晶片的抛光时间、第n差值和第n+1次的抛光速率确定 第n+1片晶片的抛光时间；
S106，以第n+1片晶片的抛光时间和第n+1次的抛光速率对第n+1片晶片 进行抛光，其中，n≥1，n为正整数，每个晶片为同一系列的晶片。
需要说明的是，每个晶片为同一系列的晶片，也就是说，每个晶片均是相 同的，上面存在的蝶形区域也相同。
根据本发明的一个实施例，当n＝1时，第一片晶片的抛光时间和第一片晶 片的抛光速率根据经验值设定。比如可以通过查表的方式获取，最终的目标蝶 形深度是多少，那么就设置相应的抛光时间和抛光速率。其中，表格中的数据 可以根据芯片的设计，在晶圆切割道是哪个设计不同的pattern lane CD(不同蝶 形尺寸的模板)的量测模块来模拟蝶形区域的深度，通过设置不同的抛光时间， 以及不同尺寸的pattern lane CD，可以得到前述表格(如表1所示)。其中，表1中，T表示蝶形深度，CD表示不同的蝶形区域。
表1不同的抛光时间与不同尺寸的pattern lane CD的关系表格
Figure BDA0003064817800000081
进而，可以根据上述表格得到不同抛光时间下不同CD的蝶形深度的变化 关系图(如图3所示，图3中仅示出了三种不同的CD的蝶形深度随着抛光时 间的增加的变化曲线，由下至上CD的尺寸越来越大，可以看出CD的尺寸越 小，随着抛光时间的增加，蝶形区域的深度变化越缓慢，反之，变化越大，其 中，CD的尺寸是指蝶形区域的开口大小)。由此，当n＝1时，可以根据表1 或者图3中的关系曲线获取对应的蝶形区域的大小的蝶形深度下的相应的抛光 时间。
当n＝2时，第二片晶片的抛光时间和第二片晶片的抛光速率由第一片晶片 的抛光时间、第一片晶片抛光之后的最大蝶形区域的第一蝶形深度、以及目标 蝶形深度决定。需要理解的是，只通过最大蝶形区域的蝶形深度来与目标蝶形 深度作对比，是因为晶片中只要最大蝶形区域的蝶形深度合适，那么其他比最 大蝶形区域小的蝶形区域的蝶形深度一定合适。进而，只关注最大蝶形区域的 蝶形深度。
其中，目标蝶形深度一般设置为0-10nm之间的一个数值，优选为8nm。如 果设置太小了，晶片中蝶形区域的边缘钝化区上的金属研磨不干净。具体值设 置的大小视晶片实际的蝶形区域的大小以及工艺要求而定。
当以经验值给定第一片晶片的抛光时间和第一片晶片的抛光速率对第一片 晶片进行抛光之后，获取第一片晶片的最大蝶形区域的第一蝶形深度，并根据 第一蝶形深度与第一片晶片的抛光时间拟合，获取第二片晶片的抛光速率。接 着获取第一蝶形深度与目标深度的差值，并获取该差值与第二片晶片的抛光速 率的比值，该比值与第一片晶片的抛光时间相加，获取第二片晶片的抛光时间。
举例来说，第一片晶片的抛光时间为t1，抛光速率为v1，第一蝶形深度为 y1，目标蝶形深度为y0，第二晶片的抛光时间为t2，抛光速率为v2，那么，
t2＝t1+(y0-y1)/v2；v2＝y1/t1；
当第一片晶片的第一蝶形深度y1大于目标蝶形深度y0时，(y0-y1)/v2 为负值，从而t2<t1，进而，使得第二片晶片的抛光时间t2减小，并且通过使用 抛光速率v2，更贴近当下设备的工况，从而使得第二片晶片抛光之后的最大区 域的第二蝶形深度更加接近于目标蝶形深度。
当第一片晶片的第一蝶形深度y1等于目标蝶形深度y0时，(y0-y1)/v2 为0，从而t2＝t1，由于第一片晶片的第一蝶形深度y1与目标蝶形深度y0相同， 说明当下设置的抛光时间和抛光速率与设备工况匹配，进而，在第二片晶片抛 光时，抛光时间与第一片晶片的抛光时间相同，但抛光速率仍要以第一片晶片 的第一蝶形深度y1和第一片晶片的抛光时间t1获取。
当第一片晶片的第一蝶形深度y1小于目标蝶形深度y0时，(y0-y1)/v2 为正值，从而t2>t1，其中，由于第一片晶片的第一蝶形深度y1小于目标蝶形 深度y0，可能第一片晶片的最大蝶形区域的边缘的钝化层上表面的金属层未研 磨干净，由此，需要在第二片晶片抛光时，需要增加抛光时间，使得第二片晶 片降低研磨不干净的风险。
由此，依次类推，第三片晶片的抛光时间和抛光速率由第二片晶片的最大 蝶形区域的第二蝶形深度、第二抛光速率和第二抛光时间决定……，第n片晶 片的抛光时间和抛光速率由第n-1片晶片的最大蝶形区域的第n-1蝶形深度、第 n-1抛光速率和第n-1抛光时间决定，第n+1片晶片的抛光时间和抛光速率由第 n片晶片的最大蝶形区域的第n蝶形深度、第n抛光速率和第n抛光时间决定。
其中，以第n片晶片的抛光时间为tn和抛光速率为vn来说，第n+1片晶片 的抛光时间tn+1＝tn+(y0-yn)/vn+1；vn+1＝yn/tn。
总之，通过每一片晶片的迭代，后续晶片的抛光时间和抛光速率更接近设 备实际工况，并且抛光后的晶片的蝶形深度与目标蝶形深度更加接近，避免抛 光设备本身每次的工艺误差，以及固定抛光时间带来的蝶形深度比目标蝶形深 度深，导致最终的晶片表面受前层蝶形区域的叠加影响较大。
可以理解的是，实际操作过程中，可以抛光一片晶片，将该晶片对应的抛 光时间与蝶形深度均添加至图3中，从而可以给抛光后续晶片时一个指示，进 而使得图3中的曲线种类等更加丰富。
根据本发明的一个实施例，如图4所示，步骤S103根据第n片晶片的抛光 时间和第n蝶形深度拟合获取第n+1次的抛光速率包括：
S1031，第n+1次的抛光速率为第n蝶形深度与第n片晶片的抛光时间的比 值。通过将第n+1次的抛光速率设置为第n蝶形深度与第n片晶片的抛光时间 的比值，更加接近当下设备的实际工况，减小因设备每次工艺造成的误差。
根据本发明的一个实施例，如图5所示，在步骤S102获取第n片晶片中最 大线宽的蝶形区域的第n蝶形深度之前，还包括：
S1021，获取第n片晶片中最大线宽的蝶形区域的第一厚度；
S1022，获取第n片晶片的第二厚度；
S1023，获取第二厚度与第一厚度的差值，为第n片晶片中最大线宽的蝶形 区域的第n蝶形深度。
需要说明的是，一般不直接测量抛光后的晶片的最大蝶形区域的深度，而 是通过测量厚度的方式来获取深度值，厚度的获取可以通过晶片厚度测量装置 (比如光谱仪)等来测量，在获取第n片晶片中最大线宽的蝶形区域的第一厚 度之后，获取第n片晶片的整体的第二厚度，接着获取第二厚度与第一厚度的 差值，为第n片晶片中最大线宽的蝶形区域的第n蝶形深度。由此，获取的第 n片晶片中最大线宽的蝶形区域的第n蝶形深度更加精准。
根据本发明的一个实施例，如图6所示，步骤S105根据第n片晶片的抛光 时间、第n差值和第n+1次的抛光速率确定第n+1片晶片的抛光时间包括：
S1051，获取第n差值与第n+1次的抛光速率的比值；
S1052，第n+1片晶片的抛光时间等于第n片晶片的抛光时间与比值的和。 前述示例已经详述，此处不再赘述。
图7是本发明实施例提出的动态调整晶片抛光时间的装置的方框示意图。
如图7所示，该装置100包括：
第n抛光模块101，用于以第n片晶片的抛光时间和第n片晶片的抛光速 率对第n片晶片进行抛光；
第n蝶形深度获取模块102，用于获取第n片晶片中最大线宽的蝶形区域 的第n蝶形深度，第n蝶形深度为蝶形区域中心垂直指向第一平面的距离，第 一平面为晶片中钝化层的上表面所在的平面；
第n+1次的抛光速率获取模块103，用于根据第n片晶片的抛光时间和第n 蝶形深度拟合获取第n+1次的抛光速率；
第n差值获取模块104，用于获取第n蝶形深度与目标蝶形深度的第n差 值；
第n+1片晶片的抛光时间确定模块105，用于根据第n片晶片的抛光时间、 第n差值和第n+1次的抛光速率确定第n+1片晶片的抛光时间；
第n+1抛光模块106，用于以第n+1片晶片的抛光时间和第n+1次的抛光 速率对第n+1片晶片进行抛光，其中，n≥1，n为正整数，每个晶片为同一系列 的晶片。
根据本发明的一个实施例，当n＝1时，第一片晶片的抛光时间和第一片晶 片的抛光速率根据经验值设定。比如可以通过查表的方式获取，最终的目标蝶 形深度是多少，那么就设置相应的抛光时间和抛光速率。
当n＝2时，第二片晶片的抛光时间和第二片晶片的抛光速率由第一片晶片 的抛光时间、第一片晶片抛光之后的最大蝶形区域的第一蝶形深度、以及目标 蝶形深度决定。需要理解的是，只通过最大蝶形区域的蝶形深度来与目标蝶形 深度作对比，是因为晶片中只要最大蝶形区域的蝶形深度合适，那么其他比最 大蝶形区域小的蝶形区域的蝶形深度一定合适。进而，只关注最大蝶形区域的 蝶形深度。
其中，目标蝶形深度一般设置为0-10nm之间的一个数值，优选为8nm。如 果设置太小了，晶片中蝶形区域的边缘钝化区上的金属研磨不干净。具体值设 置的大小视晶片实际的蝶形区域的大小以及工艺要求而定。
当以经验值给定第一片晶片的抛光时间和第一片晶片的抛光速率对第一片 晶片进行抛光之后，获取第一片晶片的最大蝶形区域的第一蝶形深度，并根据 第一蝶形深度与第一片晶片的抛光时间拟合，获取第二片晶片的抛光速率。接 着获取第一蝶形深度与目标深度的差值，并获取该差值与第二片晶片的抛光速 率的比值，该比值与第一片晶片的抛光时间相加，获取第二片晶片的抛光时间。
举例来说，第一片晶片的抛光时间为t1，抛光速率为v1，第一蝶形深度为 y1，目标蝶形深度为y0，第二晶片的抛光时间为t2，抛光速率为v2，那么，
t2＝t1+(y0-y1)/v2；v2＝y1/t1；
当第一片晶片的第一蝶形深度y1大于目标蝶形深度y0时，(y0-y1)/v2 为负值，从而t2<t1，进而，使得第二片晶片的抛光时间t2减小，并且通过使用 抛光速率v2，更贴近当下设备的工况，从而使得第二片晶片抛光之后的最大区 域的第二蝶形深度更加接近于目标蝶形深度。
当第一片晶片的第一蝶形深度y1等于目标蝶形深度y0时，(y0-y1)/v2 为0，从而t2＝t1，由于第一片晶片的第一蝶形深度y1与目标蝶形深度y0相同， 说明当下设置的抛光时间和抛光速率与设备工况匹配，进而，在第二片晶片抛 光时，抛光时间与第一片晶片的抛光时间相同，但抛光速率仍要以第一片晶片 的第一蝶形深度y1和第一片晶片的抛光时间t1获取。
当第一片晶片的第一蝶形深度y1小于目标蝶形深度y0时，(y0-y1)/v2 为正值，从而t2>t1，其中，由于第一片晶片的第一蝶形深度y1小于目标蝶形 深度y0，可能第一片晶片的最大蝶形区域的边缘的钝化层上表面的金属层未研 磨干净，由此，需要在第二片晶片抛光时，需要增加抛光时间，使得第二片晶 片降低研磨不干净的风险。
由此，依次类推，第三片晶片的抛光时间和抛光速率由第二片晶片的最大 蝶形区域的第二蝶形深度、第二抛光速率和第二抛光时间决定……，第n片晶 片的抛光时间和抛光速率由第n-1片晶片的最大蝶形区域的第n-1蝶形深度、第 n-1抛光速率和第n-1抛光时间决定，第n+1片晶片的抛光时间和抛光速率由第 n片晶片的最大蝶形区域的第n蝶形深度、第n抛光速率和第n抛光时间决定。
其中，以第n片晶片的抛光时间为tn和抛光速率为vn来说，第n+1片晶片 的抛光时间tn+1＝tn+(y0-yn)/vn+1；vn+1＝yn/tn。
总之，通过每一片晶片的迭代，后续晶片的抛光时间和抛光速率更接近设 备实际工况，并且抛光后的晶片的蝶形深度与目标蝶形深度更加接近，避免抛 光设备本身的误差，以及固定抛光时间带来的蝶形深度比目标蝶形深度深，导 致最终的晶片表面受前层蝶形区域的叠加影响较大。
根据本发明的一个实施例，如图8所示，第n+1片晶片的抛光时间确定模 块105包括：
第一比值获取模块1051，用于获取第n差值与第n+1次的抛光速率的比值；
第n+1片晶片的抛光时间确定模块用于确定第n+1片晶片的抛光时间，等 于第n片晶片的抛光时间与比值的和。
根据本发明的一个实施例，第n+1次的抛光速率获取模块103用于获取第 n+1次的抛光速率为第n蝶形深度与第n片晶片的抛光时间的比值。通过将第 n+1次的抛光速率设置为第n蝶形深度与第n片晶片的抛光时间的比值，更加 接近当下设备的实际工况，减小因设备每次工艺造成的误差。
根据本发明的一个实施例，如图9所示，该装置100还包括：
第一厚度获取模块107，用于获取第n片晶片中最大线宽的蝶形区域的第 一厚度；
第二厚度获取模块108，用于获取第n片晶片的第二厚度；
第n蝶形深度获取模块102用于获取第二厚度与第一厚度的差值，为第n 片晶片中最大线宽的蝶形区域的第n蝶形深度。
需要说明的是，一般不直接测量抛光后的晶片的最大蝶形区域的深度，而 是通过测量厚度的方式来获取深度值，厚度的获取可以通过晶片厚度测量装置 (比如光谱仪)等来测量，在获取第n片晶片中最大线宽的蝶形区域的第一厚 度之后，获取第n片晶片的整体的第二厚度，接着获取第二厚度与第一厚度的 差值，为第n片晶片中最大线宽的蝶形区域的第n蝶形深度。由此，获取的第 n片晶片中最大线宽的蝶形区域的第n蝶形深度更加精准。
图10是本发明实施例提出的动态调整晶片抛光时间的设备的方框示意图。 如图10所示，该设备200包括：
存储器201，用于存储计算机程序；
其中，存储器可能包含内存，例如高速随机存取存储器(Random-Access Memory，RAM)，也可能还包括非易失性存储器(non-volatile memory)，例如至 少1个磁盘存储器等。当然，该接地刀闸的无压检测设备还可能包括其他业务 所需要的硬件。
处理器202，用于执行计算机程序时实现如前的动态调整晶片抛光时间的 方法。
处理器、存储器可以通过内部总线相互连接，该内部总线可以是ISA(IndustryStandard Architecture，工业标准体系结构)总线、 PCI(PeripheralComponentInterconnect，外设部件互连标准)总线或EISA(Extended IndustryStandardArchitecture，扩展工业标准结构)总线等。总线可以分为地址总 线、数据总线、控制总线等。为便于表示，图8中仅用一条直线表示，但并不 表示仅有一根总线或一种类型的总线。
存储器201，用于存放程序。具体地，程序可以包括程序代码，程序代码 包括计算机操作指令。存储器201可以包括内存和非易失性存储器，并向处理 器202提供指令和数据。
处理器202从非易失性存储器中读取对应的计算机程序到内存中然后运行， 在逻辑层面上形成设备监测装置。处理器202，执行存储器201所存放的程序， 并具体用于执行以下操作：
S101，以第n片晶片的抛光时间和第n片晶片的抛光速率对第n片晶片进 行抛光；
S102，获取第n片晶片中最大线宽的蝶形区域的第n蝶形深度，第n蝶形 深度为蝶形区域中心垂直指向第一平面的距离，第一平面为晶片中钝化层的上 表面所在的平面；
S103，根据第n片晶片的抛光时间和第n蝶形深度拟合获取第n+1次的抛 光速率；
S104，获取第n蝶形深度与目标蝶形深度的第n差值；
S105，根据第n片晶片的抛光时间、第n差值和第n+1次的抛光速率确定 第n+1片晶片的抛光时间；
S106，以第n+1片晶片的抛光时间和第n+1次的抛光速率对第n+1片晶片 进行抛光，其中，n≥1，n为正整数，每个晶片为同一系列的晶片。
上述如本申请图1所示实施例揭示的的动态调整晶片抛光时间的方法可以 应用于处理器202中，或者由处理器202实现。处理器202可能是一种集成电 路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处 理器202中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器202 可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理 器(Network Processor，NP)等；还可以是数字信号处理器(Digital SignalProcessor， DSP)、专用集成电路(Application SpecificIntegrated Circuit，ASIC)、现场可编程 门阵列(Field－Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分 立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请一个或多 个实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或 者该处理器也可以是任何常规的处理器等。结合本申请一个或多个实施例所公 开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器 中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只 读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成 熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合 其硬件完成上述方法的步骤。
本发明实施例还提出了一种计算机可读存储介质，计算机可读存储介质上 存储有计算机程序，计算机程序被处理器执行时实现如前的动态调整晶片抛光 时间的方法的步骤。具体执行以下操作：
S101，以第n片晶片的抛光时间和第n片晶片的抛光速率对第n片晶片进 行抛光；
S102，获取第n片晶片中最大线宽的蝶形区域的第n蝶形深度，第n蝶形 深度为蝶形区域中心垂直指向第一平面的距离，第一平面为晶片中钝化层的上 表面所在的平面；
S103，根据第n片晶片的抛光时间和第n蝶形深度拟合获取第n+1次的抛 光速率；
S104，获取第n蝶形深度与目标蝶形深度的第n差值；
S105，根据第n片晶片的抛光时间、第n差值和第n+1次的抛光速率确定 第n+1片晶片的抛光时间；
S106，以第n+1片晶片的抛光时间和第n+1次的抛光速率对第n+1片晶片 进行抛光，其中，n≥1，n为正整数，每个晶片为同一系列的晶片。
综上所述，根据本发明实施例提出的动态调整晶片抛光时间的方法、装置、 设备和存储介质，其中，方法包括以下步骤：以第n片晶片的抛光时间和第n 片晶片的抛光速率对第n片晶片进行抛光；获取第n片晶片中最大线宽的蝶形 区域的第n蝶形深度；根据第n片晶片的抛光时间和第n蝶形深度拟合获取第 n+1次的抛光速率；获取第n蝶形深度与目标蝶形深度的第n差值；根据第n 片晶片的抛光时间、第n差值和第n+1次的抛光速率确定第n+1片晶片的抛光 时间；以第n+1片晶片的抛光时间和第n+1次的抛光速率对第n+1片晶片进行抛光，其中，n≥1，n为正整数，每个晶片为同一系列的晶片，以实现平坦化的 晶片的最大蝶形区域的蝶形深度与目标蝶形深度相同，避免抛光设备本身的误 差，以及固定抛光时间带来的蝶形深度比目标蝶形深度深。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员 会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进 行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽 然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以 上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例， 而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种动态调整晶片抛光时间的方法，其特征在于，包括以下步骤：
以第n片晶片的抛光时间和第n片晶片的抛光速率对第n片晶片进行抛光；
获取第n片晶片中最大线宽的蝶形区域的第n蝶形深度，所述第n蝶形深度为所述蝶形区域中心垂直指向第一平面的距离，所述第一平面为晶片中钝化层的上表面所在的平面；
根据所述第n片晶片的抛光时间和所述第n蝶形深度拟合获取第n+1次的抛光速率；
获取所述第n蝶形深度与目标蝶形深度的第n差值；
根据所述第n片晶片的抛光时间、所述第n差值和所述第n+1次的抛光速率确定第n+1片晶片的抛光时间；
以第n+1片晶片的抛光时间和第n+1次的抛光速率对第n+1片晶片进行抛光，其中，n≥1，n为正整数，每个晶片为同一系列的晶片。
2.根据权利要求1所述的动态调整晶片抛光时间的方法，其特征在于，根据所述第n片晶片的抛光时间、所述第n差值和所述第n+1次的抛光速率确定第n+1片晶片的抛光时间包括：
获取所述第n差值与所述第n+1次的抛光速率的比值；
所述第n+1片晶片的抛光时间等于所述第n片晶片的抛光时间与所述比值的和。
3.根据权利要求1所述的动态调整晶片抛光时间的方法，其特征在于，根据所述第n片晶片的抛光时间和所述第n蝶形深度拟合获取第n+1次的抛光速率包括：
所述第n+1次的抛光速率为所述第n蝶形深度与所述第n片晶片的抛光时间的比值。
4.根据权利要求1所述的动态调整晶片抛光时间的方法，其特征在于，在获取第n片晶片中最大线宽的蝶形区域的第n蝶形深度之前，还包括：
获取第n片晶片中最大线宽的蝶形区域的第一厚度；
获取第n片晶片的第二厚度；
获取所述第二厚度与所述第一厚度的差值，为所述第n片晶片中最大线宽的蝶形区域的第n蝶形深度。
5.根据权利要求1所述的动态调整晶片抛光时间的方法，其特征在于，当n＝1时，第一片晶片的抛光时间和第一片晶片的抛光速率根据经验值设定。
6.一种动态调整晶片抛光时间的装置，其特征在于，包括：
第n抛光模块，用于以第n片晶片的抛光时间和第n片晶片的抛光速率对第n片晶片进行抛光；
第n蝶形深度获取模块，用于获取第n片晶片中最大线宽的蝶形区域的第n蝶形深度，所述第n蝶形深度为所述蝶形区域中心垂直指向第一平面的距离，所述第一平面为晶片中钝化层的上表面所在的平面；
第n+1次的抛光速率获取模块，用于根据所述第n片晶片的抛光时间和所述第n蝶形深度拟合获取第n+1次的抛光速率；
第n差值获取模块，用于获取所述第n蝶形深度与目标蝶形深度的第n差值；
第n+1片晶片的抛光时间确定模块，用于根据所述第n片晶片的抛光时间、所述第n差值和所述第n+1次的抛光速率确定第n+1片晶片的抛光时间；
第n+1抛光模块，用于以第n+1片晶片的抛光时间和第n+1次的抛光速率对第n+1片晶片进行抛光，其中，n≥1，n为正整数，每个晶片为同一系列的晶片。
7.根据权利要求6所述的动态调整晶片抛光时间的装置，其特征在于，所述第n+1片晶片的抛光时间确定模块包括：
第一比值获取模块，用于获取所述第n差值与所述第n+1次的抛光速率的比值；
所述第n+1片晶片的抛光时间确定模块用于确定所述第n+1片晶片的抛光时间，等于所述第n片晶片的抛光时间与所述比值的和。
8.根据权利要求6所述的动态调整晶片抛光时间的装置，其特征在于，所述第n+1次的抛光速率获取模块用于获取所述第n+1次的抛光速率为所述第n蝶形深度与所述第n片晶片的抛光时间的比值。
9.一种动态调整晶片抛光时间的设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1-5任一项所述的动态调整晶片抛光时间的方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1-5中任一项所述的动态调整晶片抛光时间的方法的步骤。
CN202110523028.3A 2021-05-13 2021-05-13 动态调整晶片抛光时间的方法、装置、设备和存储介质 Active CN113192829B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110523028.3A CN113192829B (zh) 2021-05-13 2021-05-13 动态调整晶片抛光时间的方法、装置、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110523028.3A CN113192829B (zh) 2021-05-13 2021-05-13 动态调整晶片抛光时间的方法、装置、设备和存储介质

Publications (2)

Publication Number Publication Date
CN113192829A true CN113192829A (zh) 2021-07-30
CN113192829B CN113192829B (zh) 2023-04-18

Family

ID=76981604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110523028.3A Active CN113192829B (zh) 2021-05-13 2021-05-13 动态调整晶片抛光时间的方法、装置、设备和存储介质

Country Status (1)

Country Link
CN (1) CN113192829B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023024869A1 (zh) * 2021-08-23 2023-03-02 上海芯物科技有限公司 一种半导体表面平坦化的方法及制得的半导体和用途

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710888B1 (en) * 2000-05-23 2004-03-23 Nanometrics Incorporated Method of measuring dishing
CN1620357A (zh) * 2002-02-26 2005-05-25 先进微装置公司 计算过度抛光时间和/或最后抛光步骤的抛光时间以控制衬底化学机械式抛光工艺的方法及系统
US20050112997A1 (en) * 2003-11-26 2005-05-26 Lin Chun H. Advanced process control approach for Cu interconnect wiring sheet resistance control
CN101081488A (zh) * 2006-06-02 2007-12-05 联华电子股份有限公司 混合式化学机械抛光工艺的线上控制方法
CN101356628A (zh) * 2005-08-05 2009-01-28 高级技术材料公司 用于对金属膜进行平坦化的高通量化学机械抛光组合物
WO2017077691A1 (ja) * 2015-11-06 2017-05-11 信越半導体株式会社 ウェーハの研磨方法及び研磨装置
TW201801165A (zh) * 2016-06-22 2018-01-01 盛美半導體設備（上海）有限公司 優化金屬平坦化工藝的方法
TW201927473A (zh) * 2017-12-25 2019-07-16 日商Ｓｕｍｃｏ股份有限公司 晶圓的兩面研磨方法
CN110561201A (zh) * 2019-09-24 2019-12-13 天津华海清科机电科技有限公司 一种控制抛光工艺的方法和化学机械抛光装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710888B1 (en) * 2000-05-23 2004-03-23 Nanometrics Incorporated Method of measuring dishing
CN1620357A (zh) * 2002-02-26 2005-05-25 先进微装置公司 计算过度抛光时间和/或最后抛光步骤的抛光时间以控制衬底化学机械式抛光工艺的方法及系统
US20050112997A1 (en) * 2003-11-26 2005-05-26 Lin Chun H. Advanced process control approach for Cu interconnect wiring sheet resistance control
CN101356628A (zh) * 2005-08-05 2009-01-28 高级技术材料公司 用于对金属膜进行平坦化的高通量化学机械抛光组合物
CN101081488A (zh) * 2006-06-02 2007-12-05 联华电子股份有限公司 混合式化学机械抛光工艺的线上控制方法
WO2017077691A1 (ja) * 2015-11-06 2017-05-11 信越半導体株式会社 ウェーハの研磨方法及び研磨装置
TW201801165A (zh) * 2016-06-22 2018-01-01 盛美半導體設備（上海）有限公司 優化金屬平坦化工藝的方法
TW201927473A (zh) * 2017-12-25 2019-07-16 日商Ｓｕｍｃｏ股份有限公司 晶圓的兩面研磨方法
CN110561201A (zh) * 2019-09-24 2019-12-13 天津华海清科机电科技有限公司 一种控制抛光工艺的方法和化学机械抛光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023024869A1 (zh) * 2021-08-23 2023-03-02 上海芯物科技有限公司 一种半导体表面平坦化的方法及制得的半导体和用途

Also Published As

Publication number Publication date
CN113192829B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
US7421358B2 (en) Method and system for measurement data evaluation in semiconductor processing by correlation-based data filtering
JP2017515097A (ja) 射影画像を用いた自動インライン検査及び計測
CN108231645B (zh) 一种晶圆级倒装视觉系统中的高精度定位方法和装置
CN113192829B (zh) 动态调整晶片抛光时间的方法、装置、设备和存储介质
US11728172B2 (en) Wafer thinning apparatus having feedback control
CN103377960B (zh) 晶圆缺陷检测方法
US8394719B2 (en) System and method for implementing multi-resolution advanced process control
CN102318036A (zh) 用于减少微划痕和提高合格率的在氧化物化学机械抛光(cmp)之前的洗涤器清洁
US8000519B1 (en) Method of metal pattern inspection verification
CN114202578A (zh) 一种晶圆的对准方法和装置
CN113013049B (zh) 半导体制程及其制程设备与控制装置
KR100774826B1 (ko) 웨이퍼 결함 검출방법
CN109904087A (zh) 一种半导体晶圆表面颗粒度的检测方法和装置
US20090020849A1 (en) Electronic device including a capacitor and a process of forming the same
CN110514461B (zh) 一种化学机械研磨机台缺陷检测方法
US20170062289A1 (en) At least partially balancing out thickness variations of a substrate
CN103887198A (zh) 对没有重复分界的存储区域进行扫描的方法
US6274396B1 (en) Method of manufacturing calibration wafers for determining in-line defect scan tool sensitivity
KR102287796B1 (ko) 디포커스 검출 방법
KR101966017B1 (ko) 반도체소자의 불량분석을 위한 그라인딩 제어 방법 및 장치
KR100818420B1 (ko) 오버레이 계측 방법
US20230043696A1 (en) Method and apparatus for manufacturing semiconductor device and method and system for exposing semiconductor
US7153711B2 (en) Method for improving a drive current for semiconductor devices on a wafer-by-wafer basis
CN107908854B (zh) 用于化学机械研磨工艺模型建模的测试图形
TWI640051B (zh) 半導體製程及其製程設備與控制裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant