CN113190492A - 一种基于PCIe的高速数据采集传输系统 - Google Patents

Abstract

本发明公开了一种基于PCIe的高速数据采集传输系统，涉及PCIe数据传输技术领域，包括服务端和采集端，所述服务端和所述采集端通过PCIe总线进行信息传输，所述采集端包括数据采集模块、数据缓存模块和数据传输模块，其中；所述数据采集模块，包括双通道模拟通道，所述双通道模拟通道连接ADC电路和时钟电路；所述数据缓存模块，包括DDR3存储器、DDR3控制器和FIFO模块。本发明通过对AXIe总线标准结合PCIe总线高传输带宽、高抗干扰能力、低功耗等优势，实现基于PCIe总线的高速数据采集传输，不仅采集速度快，且对硬件缓存与处理兼容性好。

Description

一种基于PCIe的高速数据采集传输系统

技术领域

本发明涉及PCIe数据传输技术领域，具体来说，涉及一种基于PCIe的高速数据采集传输系统。

背景技术

随着现代信息技术的发展，对测试系统的要求越来越高，如何实现更高速的数据采集与传输是测试技术的难点。测试总线作为自动测试系统中“神经中枢”，承担着传输数据和操作控制的重要功能，它的每一次变革，都推动着仪器仪表领域技术迈向新的台阶。AXIe总线标准是最新一代测试总线标准，对比其他总线标准，AXIe总线支持高功耗，数据吞吐量大、数据延迟低，且兼容性良好，可以很好的兼容LXI和PXI等总线标准仪器。AXIe仪器具有满足复杂环境测试需求的能力。因此，展开AXIe总线架构与高速数据采集技术相结合的研究，以助力测试仪器的发展。

PCIe总线作为AXIe总线架构中两种总线接口技术之一，是AXIe总线架构中不可缺少的一部分，是AXIe机箱中模块与模块，模块与计算机进行数据高速传输的关键，具有数据传输速率高，抗干扰能力强，传输距离远，功耗低等优点。与AXIe总线架构中的另一种总线接口技术—LAN总线相比，PCIe 总线在一定距离内传输优势更大，不仅带宽比LAN总线更大，在数据传输的过程中也比LAN总线更加稳定，便于现场的维护，所以展开PCIe总线为基础的高速数据传输系统的研究有助于促进高速数据采集仪器的发展。

现今，许多仪器都向着软件化发展，实现软件即仪器的目标。其主要原因有以下几点：一是以软件为控制核心的测试仪器系统，开发者可以根据测试需求来自定义仪器的功能与指标，以满足不断变化的测量要求；二是在一些数据处理的应用上，软件处理方式在一定程度上能节约硬件开销，且利于算法的升级与维护；三是测试平台的通用化、结构的模块化及系统的智能化使得用户在改变测量要求时可以在软件上只做一小部分的变化；四是数据采集端的缓存空间不足以支持海量数据存储，对于海量数据接收后往往由高性能计算机等设备完成缓存功能。

针对相关技术中的问题，目前尚未提出有效的解决方案。

发明内容

针对相关技术中的问题，本发明提出一种基于PCIe的高速数据采集传输系统，以克服现有相关技术所存在的上述技术问题。

本发明的技术方案是这样实现的：

一种基于PCIe的高速数据采集传输系统，包括服务端和采集端，所述服务端和所述采集端通过PCIe总线进行信息传输，所述采集端包括数据采集模块、数据缓存模块和数据传输模块，其中；

所述数据采集模块，包括双通道模拟通道，所述双通道模拟通道连接 ADC电路和时钟电路；

所述数据缓存模块，包括DDR3存储器、DDR3控制器和FIFO模块，所述FIFO模块和所述DDR3存储器分别与所述DDR3控制器连接，所述 FIFO模块连接数据同步拼接模块；

且所述ADC电路连接差分接收电路，所述差分接收电路通过数据重组加头模块与所述数据同步拼接模块连接；

所述数据传输模块，包括与所述DDR3控制器连接的USER IP CORE 模块，所述USERIP CORE模块连接Pae控制器。

其中，所述数据采集模块、所述数据缓存模块和所述数据传输模块还连接有Axle背板。

其中，所述USER IP CORE模块与所述Pae控制器还连接有TX FIFO 模块和RX FIFO模块。

其中，所述采集端包括PCIe固件和SCPI解析器，所述SCPI解析器引脚分别与所述PCIe固件引脚和所述PCIe总线引脚连接。

其中，所述服务端包括VISA架构，所述VISA架构包括PCIe驱动模块。

其中，所述服务端和所述采集端通过PCIe总线进行信息传输，还包括以下步骤：

预先采用两通道对模拟信号进行高速时域交织采样，模拟信号经过两片ADC电路交替采集、保持、量化和编码操作后输出并叠加；

通过PCIe总线传递给服务端进行数据分析和处理，并将波形数据还原显示。

其中，包括以下步骤：

标定TIADC误差估计：

预先选择TIADC系统的通道1为参考通道，时间误差ΔT₁＝0，偏置误差o_k设为0，则通道1和k的输出分别为：

y₁[n]＝G₁sin(2πf₁(nM)T_s+φ)

y_k[n]＝G_ksin(2πf₁(nM+k+Δt_k)T_s+φ)

这两个输出的乘积设为G_1K(n)，用公式表示为：

G_1K(n)＝y₁[n]y_k[n]

若采样点个数为N个，则输出的乘积G_1K(n)的平均值为：

其中

若上式为零，则M[G_1K]可用式，表示：

M[G_1K]＝Kcos(2πf₁T_s(k+Δt_k))

为了满足这一条件，需要想办法使R_1k为零，这个参数与采样点数N和采样频率f₁有关，所以可以控制采样点数N和采样频率f₁来使R_1k无限趋近于零，采样点数N足够大可满足条件，要降低采样频率f₁，可以使R_1k的角频率为2nπ，此时R_1k足够小但不会太小甚至接近零，即f₁满足：

两个通道输出乘积的平均值M[G_1K]与时间误差Δt_k息息相关，表示时间误差Δt_k的公式：

时间误差Δt_k的值与M[C_1k]和K相关，然而K在实际操作中难以求得，为了避免求这一步，可以利用通道k的输出y_k[n-1]，y_k[n-1]与y_k[n]相似，可用公式表示为：

y_k[n-1]＝G_Ksin(2πf₁(nM+k+Δt_k-M)T_s+φ)

则y_k[n-1]与参考通道y0(n)的乘积用

表示：

乘积平均值表达式为：

则有

这里2πf₁T_s用参数w₀表示，则上式可以化简为：

上式右边用m_k表示，若TIADC信号采集系统输入频率已知，则m_k中的参数均为已知量，则时间误差Δt_k可推导为：

其中p_k是一个整数，由m_k决定，而tan^-1在周期内单调递增，所以当m_k增加时函数值也随之增加，为了使结果满足条件，在式中加上限制条件p_kπ。

其中，还包括以下步骤：

标定TIADC误差校正，表示为：

预先标定TIADC采样脉冲通常设为：

其中，δ(t)是单位冲激函数，T_s是系统子ADC内部系统设定好的信号采样周期，它的实际输出信号则表示成：

其中，Δo_k与Δg_k分别代表偏置误差与增益误差，再将采样脉冲与输入信号分别进行傅里叶变换，得到以下公式：

再对实际输出信号进行傅里叶变换为，

其中，Ω_s＝2π/T_S，

预设偏置误差与增益误差均为0，即Δo_k＝0，Δg_k＝0，得到只包含时间误差的输出信号频谱表达式，表示为：

因此，当输入信号为一般正弦信号时，TIADC系统的输出信号频谱表达式则为：

再将该输出信号转换为数字谱，表示为：

该数字谱公式，表示为：

其中，

获取误差谱的幅度公式为：

预先TIADC系统为双通道，即M＝2时，显然Y(e^jω)是一个周期为2π的周期函数，分析n＝1时，ω＝π±ω₀的两个误差谱幅度，此时，将n＝1，M＝2 代入上述公式，得到：

得到π-ω₀处的误差谱幅度为：

求得π+ω₀处的误差谱幅度为：

本发明的有益效果：

本发明基于PCIe的高速数据采集传输系统，通过对AXIe总线标准结合PCIe总线高传输带宽、高抗干扰能力、低功耗等优势，实现基于PCIe 总线的高速数据采集传输，不仅采集速度快，且对硬件缓存与处理兼容性好，其依据TIADC输出信号的频谱特点，并结合时间误差引入的误差谱分量，对采样时钟的相位进行自适应调节，从而使误差谱的幅度值降到最小，对提高测试测量领域的发展水平具有重要意义。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例的一种基于PCIe的高速数据采集传输系统的原理框图一；

图2是根据本发明实施例的一种基于PCIe的高速数据采集传输系统的原理框图二；

图3是根据本发明实施例的一种基于PCIe的高速数据采集传输系统的原理框图三；

图4是根据本发明实施例的一种基于PCIe的高速数据采集传输系统的原理框图四；

图5是根据本发明实施例的一种基于PCIe的高速数据采集传输系统的场景示意图一；

图6是根据本发明实施例的一种基于PCIe的高速数据采集传输系统的场景示意图二。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

根据本发明的实施例，提供了一种基于PCIe的高速数据采集传输系统。

如图1-图6所示，根据本发明实施例的基于PCIe的高速数据采集传输系统，包括服务端和采集端，所述服务端和所述采集端通过PCIe总线进行信息传输，所述采集端包括数据采集模块、数据缓存模块和数据传输模块，其中；

所述数据采集模块，包括双通道模拟通道，所述双通道模拟通道连接 ADC电路和时钟电路；

所述数据缓存模块，包括DDR3存储器、DDR3控制器和FIFO模块，所述FIFO模块和所述DDR3存储器分别与所述DDR3控制器连接，所述 FIFO模块连接数据同步拼接模块；

且所述ADC电路连接差分接收电路，所述差分接收电路通过数据重组加头模块与所述数据同步拼接模块连接；

所述数据传输模块，包括与所述DDR3控制器连接的USER IP CORE 模块，所述USERIP CORE模块连接Pae控制器。

其中，所述数据采集模块、所述数据缓存模块和所述数据传输模块还连接有Axle背板。

其中，所述USER IP CORE模块与所述Pae控制器还连接有TX FIFO 模块和RX FIFO模块。

其中，所述采集端包括PCIe固件和SCPI解析器，所述SCPI解析器引脚分别与所述PCIe固件引脚和所述PCIe总线引脚连接。

其中，所述服务端包括VISA架构，所述VISA架构包括PCIe驱动模块。

其中，所述服务端和所述采集端通过PCIe总线进行信息传输，还包括以下步骤：

预先采用两通道对模拟信号进行高速时域交织采样，模拟信号经过两片ADC电路交替采集、保持、量化和编码操作后输出并叠加；

通过PCIe总线传递给服务端进行数据分析和处理，并将波形数据还原显示。

其中，包括以下步骤：

标定TIADC误差估计：

预先选择TIADC系统的通道1为参考通道，时间误差ΔT₁＝0，偏置误差o_k设为0，则通道1和k的输出分别为：

y₁[n]＝G₁sin(2πf₁(nM)T_s+φ)

y_k[n]＝G_ksin(2πf₁(nM+k+Δt_k)T_s+φ)

这两个输出的乘积设为G_1K(n)，用公式表示为：

G_1K(n)＝y₁[n]y_k[n]

若采样点个数为N个，则输出的乘积G_1K(n)的平均值为：

其中

若上式为零，则M[G_1K]可用式，表示：

M[G_1K]＝Kcos(2πf₁T_s(k+Δt_k))

为了满足这一条件，需要想办法使R_1k为零，这个参数与采样点数N和采样频率f₁有关，所以可以控制采样点数N和采样频率f₁来使R_1k无限趋近于零，采样点数N足够大可满足条件，要降低采样频率f₁，可以使R_1k的角频率为2nπ，此时R_1k足够小但不会太小甚至接近零，即f₁满足：

两个通道输出乘积的平均值M[G_1K]与时间误差Δt_k息息相关，表示时间误差Δt_k的公式：

时间误差Δt_k的值与M[C_1k]和K相关，然而K在实际操作中难以求得，为了避免求这一步，可以利用通道k的输出y_k[n-1]，y_k[n-1]与y_k[n]相似，可用公式表示为：

y_k[n-1]＝G_Ksin(2πf₁(nM+k+Δt_k-M)T_s+φ)

则y_k[n-1]与参考通道y0(n)的乘积用

表示：

乘积平均值表达式为：

则有

这里2πf₁T_s用参数w₀表示，则上式可以化简为：

上式右边用m_k表示，若TIADC信号采集系统输入频率已知，则m_k中的参数均为已知量，则时间误差Δt_k可推导为：

其中p_k是一个整数，由m_k决定，而tan^-1在周期内单调递增，所以当m_k增加时函数值也随之增加，为了使结果满足条件，在式中加上限制条件p_kπ。

其中，还包括以下步骤：

标定TIADC误差校正，表示为：

预先标定TIADC采样脉冲通常设为：

其中，δ(t)是单位冲激函数，T_s是系统子ADC内部系统设定好的信号采样周期，它的实际输出信号则表示成：

其中，Δo_k与Δg_k分别代表偏置误差与增益误差，再将采样脉冲与输入信号分别进行傅里叶变换，得到以下公式：

再对实际输出信号进行傅里叶变换为，

其中，Ω_s＝2π/T_S，

预设偏置误差与增益误差均为0，即Δo_k＝0，Δg_k＝0，得到只包含时间误差的输出信号频谱表达式，表示为：

因此，当输入信号为一般正弦信号时，TIADC系统的输出信号频谱表达式则为：

再将该输出信号转换为数字谱，表示为：

该数字谱公式，表示为：

其中，

获取误差谱的幅度公式为：

预先TIADC系统为双通道，即M＝2时，显然Y(e^jω)是一个周期为2π的周期函数，分析n＝1时，ω＝π±ω₀的两个误差谱幅度，此时，将n＝1，M＝2 代入上述公式，得到：

得到π-ω₀处的误差谱幅度为：

求得π+ω₀处的误差谱幅度为：

借助于上述技术方案，通过对AXIe总线标准结合PCIe总线高传输带宽、高抗干扰能力、低功耗等优势，实现基于PCIe总线的高速数据采集传输，不仅采集速度快，且对硬件缓存与处理兼容性好，其依据TIADC输出信号的频谱特点，并结合时间误差引入的误差谱分量，对采样时钟的相位进行自适应调节，从而使误差谱的幅度值降到最小，对提高测试测量领域的发展水平具有重要意义。

具体的，如图5所示，功能测试界面分成4个页面，分别是IVI-COM类驱动器调试页面、IVI-COM专用驱动器调试页面、SCPI命令集解析页面、仪器状态检测页面。功能测试界面不仅提供用户对仪器的功能性检测、故障检测等功能，还为用户设计仪器程控界面提供了IVI-COM驱动器的接口调试页面。

IVI-COM驱动器的接口调试：IVI-COM驱动器的接口调试主要给用户提供一个调试IVI-COM驱动器功能接口函数的页面，它分为类驱动调试页面和专用驱动调试页面。页面中将IVI-COM驱动器的类驱动器和专用驱动器的所有接口函数分别用两个LIST控件罗列出来。单击列表中某个功能接口函数就会在右上角的列表显示控件中出现相应的函数代码原型、参数个数与参数介绍。双击右上角的列表显示控件中同一个功能接口函数会弹出参数配置窗口，配置参数完毕后点击测试，就会运行该接口函数。将这些接口函数配合使用就能看到相应的接口函数测试效果。由于MFC框架中不支持运行时动态执行代码的功能，所以IVI-COM驱动器接口调试页面中使用了lua脚本的方式嵌入 MFC工程，从而实现应用程序在运行状态下还能进行动态编译代码的功能。

SCPI命令集解析页面：SCPI命令集解析页面提供开发者一个验证SCPI 解析器功能的页面，通过IVI-COM驱动器的一个发送指令函数Send直接向 VISA发送SCPI命令，仪器接收到这个函数发送的指令，不会去执行SCPI 命令具体的功能，仅仅会将SCPI的解析过程返回上位机，开发者可以通过返回的信息来验证SCPI命令解析器的性能好坏。SCPI命令集解析页面使用了 MFC的消息机制与EDIT控件实现，虽然界面简单，却为SCPI命令解析器的验证提供了便利。

仪器状态检测页面：仪器状态检测页面实现对仪器状态进行检测，其是通过调用IVI-COM驱动器的功能接口实现的，与程控界面相似。与程控界面不同的是程控界面面向的是用户，仪器状态检测页面面向开发者。仪器状态检测页面与SCPI命令集解析页面实现方法一致，使用了MFC的消息机制与 EDIT控件实现，为器状态检测提供了便利。

具体的，包括以下步骤：

仪器识别成功后进入功能测试界面，点击连接开始连接仪器。

在界面中选择类驱动器或专用驱动器进行测试。

在左侧列表展开的功能子接口中选择需要测试的功能接口函数，被选中的功能接口函数的函数模型、函数类型、参数个数和参数格式都会在右上角的表格中显示，点击表格中的函数会弹出参数输入界面，参数填写完毕将在下方生成程序调用形式的函数代码。

点击测试按钮，程序将通过lua脚本运行该函数，同时返回结果。功能接口函数分为两种，一是配置函数，二是查询函数。配置函数返回的结果是仪器配置是否成功与配置的属性值，查询函数返回的是查询信息。

以采集功能配置接口为例，假设将采集组数配置为500组，采样率为2MSa/s，每组样本数为1024个采样点，按照上述步骤对采集功能配置接口进行测试，如图6所示为采集功能配置接口测试结果显示。

根据图6采集配置功能接口测试结果所示，AXIe高速数据采集传输模块能够对IVI-COM驱动程序进行正确的响应，且返回的配置属性值与上位机软件配置的一致。通过对其他功能接口一一测试，其PCIe总线驱动程序能够正常的驱动AXIe高速数据采集传输模块。

综上所述，借助于本发明的上述技术方案，通过对AXIe总线标准结合 PCIe总线高传输带宽、高抗干扰能力、低功耗等优势，实现基于PCIe总线的高速数据采集传输，不仅采集速度快，且对硬件缓存与处理兼容性好，其依据TIADC输出信号的频谱特点，并结合时间误差引入的误差谱分量，对采样时钟的相位进行自适应调节，从而使误差谱的幅度值降到最小，对提高测试测量领域的发展水平具有重要意义。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于PCIe的高速数据采集传输系统，其特征在于，包括服务端和采集端，所述服务端和所述采集端通过PCIe总线进行信息传输，所述采集端包括数据采集模块、数据缓存模块和数据传输模块，其中；

所述数据采集模块，包括双通道模拟通道，所述双通道模拟通道连接ADC电路和时钟电路；

所述数据缓存模块，包括DDR3存储器、DDR3控制器和FIFO模块，所述FIFO模块和所述DDR3存储器分别与所述DDR3控制器连接，所述FIFO模块连接数据同步拼接模块；

且所述ADC电路连接差分接收电路，所述差分接收电路通过数据重组加头模块与所述数据同步拼接模块连接；

所述数据传输模块，包括与所述DDR3控制器连接的USER IP CORE模块，所述USER IPCORE模块连接Pae控制器。

2.根据权利要求1所述的基于PCIe的高速数据采集传输系统，其特征在于，所述数据采集模块、所述数据缓存模块和所述数据传输模块还连接有Axle背板。

3.根据权利要求2所述的基于PCIe的高速数据采集传输系统，其特征在于，所述USERIP CORE模块与所述Pae控制器还连接有TX FIFO模块和RX FIFO模块。

4.根据权利要求3所述的基于PCIe的高速数据采集传输系统，其特征在于，所述采集端包括PCIe固件和SCPI解析器，所述SCPI解析器引脚分别与所述PCIe固件引脚和所述PCIe总线引脚连接。

5.根据权利要求4所述的基于PCIe的高速数据采集传输系统，其特征在于，所述服务端包括VISA架构，所述VISA架构包括PCIe驱动模块。

6.根据权利要求5所述的基于PCIe的高速数据采集传输系统，其特征在于，所述服务端和所述采集端通过PCIe总线进行信息传输，还包括以下步骤：

预先采用两通道对模拟信号进行高速时域交织采样，模拟信号经过两片ADC电路交替采集、保持、量化和编码操作后输出并叠加；

通过PCIe总线传递给服务端进行数据分析和处理，并将波形数据还原显示。

7.根据权利要求6所述的基于PCIe的高速数据采集传输系统，其特征在于，包括以下步骤：

标定TIADC误差估计：

预先选择TIADC系统的通道1为参考通道，时间误差ΔT₁＝0，偏置误差o_k设为0，则通道1和k的输出分别为：

y₁[n]＝G₁sin(2πf₁(nM)T_s+φ)

y_k[n]＝G_ksin(2πf₁(nM+k+Δt_k)T_s+φ)

这两个输出的乘积设为G_1K(n)，用公式表示为：

G_1K(n)＝y₁[n]y_k[n]

若采样点个数为N个，则输出的乘积G_1K(n)的平均值为：

其中

若上式为零，则M[G_1K]可用式，表示：

M[G_1Kl＝kcos(2πf₁T_s(k+Δt_k))

为了满足这一条件，需要想办法使R_1k为零，这个参数与采样点数N和采样频率f₁有关，所以可以控制采样点数N和采样频率f₁来使R_1k无限趋近于零，采样点数N足够大可满足条件，要降低采样频率f₁，可以使R_1k的角频率为2nπ，此时R_1k足够小但不会太小甚至接近零，即f₁满足：

两个通道输出乘积的平均值M[G_1K]与时间误差Δt_k息息相关，表示时间误差Δt_k的公式：

时间误差Δt_k的值与M[C_1k]和K相关，然而K在实际操作中难以求得，为了避免求这一步，可以利用通道k的输出y_k[n-1]，y_k[n-1]与y_k[n]相似，可用公式表示为：

y_k[n-1]＝G_Ksin(2πf₁(nM+k+Δt_k-M)T_s+φ)

则y_k[n-1]与参考通道y0(n)的乘积用

表示：

乘积平均值表达式为：

则有

这里2πf₁T_s用参数w₀表示，则上式可以化简为：

上式右边用m_k表示，若TIADC信号采集系统输入频率已知，则m_k中的参数均为已知量，则时间误差Δt_k可推导为：

其中p_k是一个整数，由m_k决定，而tan^-1在周期内单调递增，所以当m_k增加时函数值也随之增加，为了使结果满足条件，在式中加上限制条件p_kπ。

8.根据权利要求7所述的基于PCIe的高速数据采集传输系统，其特征在于，还包括以下步骤：

标定TIADC误差校正，表示为：

预先标定TIADC采样脉冲通常设为：

其中，δ(t)是单位冲激函数，T_s是系统子ADC内部系统设定好的信号采样周期，它的实际输出信号则表示成：

其中，Δo_k与Δg_k分别代表偏置误差与增益误差，再将采样脉冲与输入信号分别进行傅里叶变换，得到以下公式：

再对实际输出信号进行傅里叶变换为，

其中，Ω_s＝2π/T_S，

预设偏置误差与增益误差均为0，即Δo_k＝0，Δg_k＝0，得到只包含时间误差的输出信号频谱表达式，表示为：

因此，当输入信号为一般正弦信号时，TIADC系统的输出信号频谱表达式则为：

再将该输出信号转换为数字谱，表示为：

该数字谱公式，表示为：

其中，

获取误差谱的幅度公式为：

预先TIADC系统为双通道，即M＝2时，显然Y(e^jω)是一个周期为2π的周期函数，分析n＝1时，ω＝π±ω₀的两个误差谱幅度，此时，将n＝1，M＝2代入上述公式，得到：

得到π-ω₀处的误差谱幅度为：

求得π+ω₀处的误差谱幅度为：

Images