CN113163540B - 调光器接口电路及其中的缓冲级电路 - Google Patents

Abstract

本发明涉及一种调光器接口电路及其中的缓冲级电路。该调光器接口电路包含缓冲级电路以及脉宽调制控制电路。缓冲级电路用以将调光输入信号转换为调光缓冲信号。缓冲级电路包括：电力轨产生电路，用以根据调光输入信号而适应性产生电力轨，使得调光输入信号介于电力轨的高位电压及低位电压之间；以及放大电路，用以接收调光输入信号，而产生调光缓冲信号。其中，电力轨用以供应电源给放大电路，且放大电路完全操作于高位电压与低位电压之间。脉宽调制控制电路与缓冲级电路耦接，用以将调光缓冲信号转换为脉宽调制调光信号，进而调整LED模块的亮度。

Description

调光器接口电路及其中的缓冲级电路

技术领域

本发明涉及一种调光器接口电路，特别是指一种其中的缓冲级电路具有适应性调整电力轨的调光器接口电路。本发明还涉及用于调光器接口电路中的缓冲级电路。

背景技术

请参阅图1，图中所示为一种典型的返驰式调光电路1的示意图。返驰式调光电路1用以根据调光输入信号DIM，提供调光电流ILED给LED模块16，以调整LED模块16的亮度。一般而言，返驰式调光电路1包含整流电路11、变压器12，一次侧开关13、一次侧控制电路14、调光器接口电路15、耦合电路17以及电流感测电路18。交流电压Vac经由整流电路11整流后，产生输入电压Vin。整流电路11例如为桥式整流电路。返驰式调光电路1中，变压器12包括以电磁感应(electromagnetic induction)彼此耦接的一次侧绕组W1以及二次侧绕组W2。其中，一次侧绕组W1耦接并接收输入电压Vin。一次侧开关13耦接于一次侧绕组W1，用以切换一次侧绕组W1而控制一次侧绕组W1的导通时间，以在二次侧绕组W2的节点N21与节点N22(节点N22电连接接地电位GND)间，产生输出电压Vout，且提供调光电流ILED。

一次侧控制电路14位于变压器12的一次侧，用以根据PWM调光信号DRV所产生的耦合PWM调光信号DIM1，产生切换信号GATE以操作一次侧开关13。一次侧控制电路14除了根据耦合PWM调光信号DIM1，可还根据电流感测电路18感测流经一次侧开关13的电流，所产生的电流感测信号CS，而产生切换信号GATE。当然，一次侧控制电路14可还根据相关于输出电压Vout的反馈信号而产生切换信号GATE。

调光器接口电路15位于变压器12的二次侧，其接收调光输入信号DIM，以产生PWM调光信号DRV。耦合电路17耦接于一次侧控制电路14与调光器接口电路15之间，以非接触方式将PWM调光信号DRV转换为耦合PWM调光信号DIM1，以输入一次侧电路14，进而控制LED模块16的亮度。耦合电路17例如为如图所示的光耦合电路，此外，耦合电路17也可为变压器，只要具有非接触传输信号功能即可。其中，内部供应电压VCC供应电源给调光器接口电路15。

一般而言，调光输入信号DIM有三种不同的形式，如图1所示，调光输入信号DIM可以为最上方小图的脉宽调制(pulse width modulation，PMW)信号形式、电压位准信号形式、或是一个可变电阻VR。这些不同的调光输入信号DIM形式，其电压范围往往高于一般低压电子元件可耐受的范围。调光输入信号DIM，通常为介于电压范围0到10V的信号。而调光器接口电路15一般包括一个微程序控制器(Microprogrammed Control Unit，MCU)，为了处理前述电压范围0到10V的调光输入信号DIM，调光器接口电路15必须可耐受电压范围0到10V的电压。若调光器接口电路15所有的电子元件都采用可耐受电压范围0到10V，制造成本非常高。

需说明的是，在本领域内，在一实施例中，所谓的低压或低电压指的是不高于5V的电压，而高于5V的电压则指高电压或高压。

为了解决上述的问题，图2显示一种现有技术的调光器接口电路15。如图2所示，调光器接口电路15包括电流源Is与分压电路151。其中，内部供应电压VCC提供10V电压(或其它位准的电压，可涵盖调光输入信号DIM的电压范围即可)，接地电位GND的电压位准为0V。调光器接口电路15接收电压范围为0到10V的调光输入信号DIM，分压电路151将0到10V的调光输入信号DIM，转换为例如电压范围为0到3V或0到5V的较低电压范围的调光输入信号DIM’。如此一来，调光器接口电路15中其它的电子元件，即可不需要采用成本较高的耐高压元件。

这种现有技术调光器接口电路15有许多缺点。举例而言，分压电路151会在调光输入信号DIM的输入引脚，产生负载效应。此负载效应在上述输入引脚外电连接可变电阻的情况下，将影响调光输入信号DIM，使得转换后的调光输入信号DIM’与调光输入信号DIM的关系产生偏移误差，且校正困难，而造成调光不准确。又如，调光输入信号DIM经过分压电路151降压之后，造成较高的输入偏移电压效应。经过转换后的调光输入信号DIM’相较于调光输入信号DIM，变化的范围较小，调光器接口电路15在处理范围较小的调光输入信号DIM’，输入偏移电压相对的比例就提高。因此所造成的误差也会放大，进而造成LED模块16调光误差提高。特别是当调光输入信号DIM’输入运算放大器电路时，由于运算放大器的输入偏移电压相对于电压范围为0到3或5V的输入电压自然相对于电压范围为0到10V的输入电压而言，比例较高，所造成的误差也会放大。

需说明的是，变压器12的一次侧表示与变压器12的一次侧绕组W1同侧，位于变压器12的一次侧的电路共同电连接至参考电位REF；变压器12的二次侧表示与变压器12的二次侧绕组W2同侧，位于变压器12的二次侧的电路共同电连接至接地电位GND；而耦合电路17则是耦接于一次侧与二次侧之间。

因此，本发明针对现有技术的不足，提出一种调光器接口电路，以采用较低制造成本的电子元件，即可实现对LED模块精确的调光操作。本发明还涉及用于调光器接口电路中的缓冲级电路。

发明内容

就其中一个观点言，本发明提供了一种调光器接口电路，包含：一缓冲级电路，用以将一调光输入信号转换为一调光缓冲信号，其中，该缓冲级电路包括：一电力轨(powerrail)产生电路，于一接地电位基础上，接收一内部供应电压作为电源，该电力轨产生电路用以根据该调光输入信号而适应性产生一电力轨，该电力轨具有一高位电压及一低位电压，该电力轨产生电路适应性调整该电力轨，使得该调光输入信号介于该高位电压及该低位电压之间；以及一放大电路，用以接收该调光输入信号，而产生该调光缓冲信号；其中，该电力轨用以供应电源给该放大电路，且该放大电路完全操作于该高位电压与该低位电压之间，且该高位电压不高于该内部供应电压，该低位电压不低于该接地电压，其中该高位电压与该低位电压的电压差形成该电力轨的压降；以及一脉宽调制(pulse width modulation，PWM)控制电路，与该缓冲级电路耦接，用以将该调光缓冲信号转换为一PWM调光信号，进而调整一LED模块的亮度。

就另一个观点言，本发明还提供了一种用于调光器接口电路中的缓冲级电路，用于一调光器接口电路中，用以将一调光输入信号转换为一调光缓冲信号，以输入一脉宽调制(pulse width modulation，PWM)控制电路，而产生一PWM调光信号，进而调整一LED模块的亮度；该缓冲级电路包含：一电力轨(power rail)产生电路，于一接地电位基础上，接收一内部供应电压作为电源，该电力轨产生电路用以根据该调光输入信号而适应性产生一电力轨，该电力轨具有一高位电压及一低位电压，该电力轨产生电路适应性调整该电力轨，使得该调光输入信号介于该高位电压及该低位电压之间；以及一放大电路，用以接收该调光输入信号，而产生该调光缓冲信号；其中，该电力轨用以供应电源给该放大电路，且该放大电路完全操作于该高位电压与该低位电压之间，且该高位电压不高于该内部供应电压，该低位电压不低于该接地电压，其中该高位电压与该低位电压的电压差形成该电力轨的压降。

在一较佳实施例中，该调光输入信号的电压范围大于该放大电路的耐压范围，且该电力轨的压降不大于该耐压范围。

在一较佳实施例中，该电力轨产生电路包括：一上升偏移(level shift up)电路，用以适应性上升偏移该调光输入信号，而产生该高位电压，其中，该高位电压高于该调光输入信号一预设上升偏移位准；以及一下降偏移(level shift down)电路，用以适应性下降偏移该调光输入信号，而产生该低位电压，其中该低位电压低于该调光输入信号一预设下降偏移位准。

在一较佳实施例中，该电力轨产生电路还包括一箝位(clamp)电路，与该上升偏移电路耦接，用以于该高位电压下降至一内部电压时，将该高位电压箝位于该内部电压，使该高位电压不低于该内部电压。

在一较佳实施例中，该电力轨产生电路还包括一下拉(pull down)电路，与该下降偏移电路耦接，用以于该高位电压或该低位电压下降至一设定电压时，将该低位电压下拉至该接地电位，使该高位电压或该低位电压不高于该设定电压时，保持该低位电压于该接地电位。

在一较佳实施例中，该放大电路包括一运算放大器；其中该高位电压作为该运算放大器的正电压，该低位电压作为该运算放大器的负电压；其中该运算放大器的正输入端接收该调光输入信号，且该运算放大器的负输入端电连接该运算放大器的输出端，以形成一单位增益缓冲器(unit gain buffer)。

在一较佳实施例中，该上升偏移电路包括：一上升偏移电流源，用以提供一上升偏移电流；以及一上升偏移二极管串，包括一或多个彼此顺向串接的二极管结构，其中该上升偏移二极管串具有一输入端，用以接收该调光输入信号，且该上升偏移电流自该上升偏移二极管串的一顺向端至一反向端，流经该上升偏移二极管串而适应性上升偏移该调光输入信号，以产生该高位电压。

在一较佳实施例中，该下降偏移电路包括一下降偏移齐纳二极管，耦接于该高位电压与该低位电压之间，以保持该电力轨的压降为一下降偏移齐纳电压。

在一较佳实施例中，该二极管结构包括一金属氧化物半导体(metal oxidesemiconductor，MOS)元件，且其栅极电连接其漏极。

在一较佳实施例中，该上升偏移二极管串包括一上升偏移源极随耦器，且该上升偏移源极随耦器的栅极用以作为该输入端以接收该调光输入信号。

在一较佳实施例中，该下降偏移电路包括：一下降偏移电流源，用以提供一下降偏移电流；以及一下降偏移二极管串，包括一或多个彼此顺向串接的二极管结构，其中该下降偏移二极管串具有一输入端，用以接收该调光输入信号，且该下降偏移电流自该下降偏移二极管串的一顺向端至一反向端，流经该下降偏移二极管串而适应性下降偏移该调光输入信号，以产生该低位电压。

在一较佳实施例中，该上升偏移电路包括一上升偏移齐纳二极管，耦接于该高位电压与该低位电压之间，以保持该电力轨的压降为一上升偏移齐纳电压。

在一较佳实施例中，该二极管结构包括一金属氧化物半导体(metal oxidesemiconductor，MOS)元件，且其栅极电连接其漏极。

在一较佳实施例中，该下降偏移二极管串包括一下降偏移源极随耦器，且该下降偏移源极随耦器的栅极用以作为该输入端以接收该调光输入信号。

在一较佳实施例中，该上升偏移电路包括：一上升偏移电流源，用以提供一上升偏移电流；一上升偏移电阻，与上升偏移电流源耦接，以接收该上升偏移电流；以及一上升偏移源极随耦器，与该上升偏移电阻耦接，该上升偏移源极随耦器的输入端用以接收该调光输入信号，且其输出端电连接该上升偏移电阻；其中该上升偏移电流流经该上升偏移电阻与该上升偏移源极随耦器，而适应性上升偏移该调光输入信号，以产生该高位电压。

在一较佳实施例中，该下降偏移电路包括一下降偏移齐纳二极管，耦接于该高位电压与该低位电压之间，以保持该电力轨的压降为一下降偏移齐纳电压。

在一较佳实施例中，该上升偏移电路还包括一上升偏移箝位电路，耦接于该上升偏移源极随耦器的栅极与源极之间，用以提供一上升偏移箝位电压，使该栅极与源极之间的电压差不超过该上升偏移箝位电压。

已发下通过具体实施例详加说明，应当更容易了解本发明的目的、技术内容、特点及其所实现的功效。

附图说明

图1显示一种典型的返驰式调光电路1的示意图。

图2显示一种现有技术的调光器接口电路15。

图3A-3C显示本发明第一个实施例。

图4显示本发明第二个实施例。

图5显示本发明第三个实施例。

图6显示本发明第四个实施例。

图7显示本发明第五个实施例。

图8显示本发明第六个实施例。

图9显示本发明第七个实施例。

图10显示本发明第八个实施例。

图11显示本发明第九个实施例。

图中符号说明

1 返驰式调光电路

11 整流电路

12 变压器

13 一次侧开关

14 一次侧控制电路

15 调光器接口电路

16 LED模块

17 耦合电路

18 电流感测电路

25 调光器接口电路

151 分压电路

251，551 缓冲级电路

252 PWM控制电路

2511，3511，4511，5511电力轨产生电路

2512，3512，4512，5512上升偏移电路

2513，3513，4513，5513下降偏移电路

2514，5514 箝位电路

2515，5515 下拉电路

2516，3516 上升偏移二极管串

2521，3521 放大电路

3516 下降偏移二极管串

5516 下拉控制电路

CS 电流感测信号

DIM，DIM’ 调光输入信号

DIM1 耦合PWM调光信号

DIMBF 调光缓冲信号

DRV PWM调光信号

GATE 切换信号

GND 接地电位

ILED 调光电流

Is，Is8 电流源

Is1，Is4，Is5，Is7上升偏移电流源

Is2，Is3，Is6，Is9下降偏移电流源

LSD 预设下降偏移位准

LSU 预设上升偏移位准

LVH 高位电压

LVL 低位电压

N1～Nm N型金属氧化物半导体元件

N21，N2 节点

P1～Pn P型金属氧化物半导体元件

R1 上升偏移电阻

SET，SET’设定电压

SF1，SF5，SF7 上升偏移源极随耦器

SF2，SF6，SF8 上升输出源极随耦器

SF3 下降偏移源极随耦器

SF4 下降输出源极随耦器

SW1 下拉开关

SW2 下降偏移开关

Vac 交流电压

VCC 内部供应电压

VDD 内部电压

Vin 输入电压

W1 一次侧绕组

W2 二次侧绕组

XEN 断开下降偏移信号

ZD1，ZD2，ZD3，ZD4，ZD5齐纳二极管

ZD6齐纳二极管

具体实施方式

涉及本发明的前述及其他技术内容、特点与功效，在以下配合参考附图的较佳实施例的详细说明中，将可清楚地呈现。本发明中的附图均属示意，主要意在表示各电路间的耦接关系，以及各信号波形之间的关系，至于电路、信号波形与频率则并未依照比例绘制。

请参阅图3A-3C，其显示本发明的第一个实施例。图3A显示显示根据本发明的一种调光器接口电路实施例的示意图。图3B显示对应于本发明的调光器接口电路，相对于时间轴的操作波形图，图3C显示对应于本发明的调光器接口电路，相对于调光输入信号DIM的特性曲线图。如图3A所示，调光器接口电路25包含缓冲级电路251以及脉宽调制(pulse widthmodulation，PWM)控制电路252。其中，内部供应电压VCC提供例如但不限于10V电压(或其它位准的电压，可涵盖调光输入信号DIM的电压范围即可)，接地电位GND例如为0V。缓冲级电路251用以将调光输入信号DIM转换为调光缓冲信号DIMBF。缓冲级电路251包括电力轨(power rail)产生电路2511以及放大电路2521。电力轨产生电路2511用以根据调光输入信号DIM而适应性产生电力轨(如图3B与3C图所示意)，其中电力轨具有高位电压LVH及低位电压LVL(如图3B与3C图中粗黑折线所示意)。电力轨产生电路2511根据调光输入信号DIM，适应性调整电力轨，也就是适应性调整高位电压LVH及低位电压LVL，使得调光输入信号DIM介于高位电压LVH及低位电压LVL之间。放大电路2521用以接收调光输入信号DIM，而产生调光缓冲信号DIMBF。其中，电力轨产生电路2511所产生的电力轨用以供应电源给放大电路2521，且放大电路2521完全操作于高位电压LVH与低位电压LVL之间，即高位电压LVH用以作为放大电路2521的正电压(亦即，电源供应电压)，低位电压LVL用以作为放大电路2521的负电压(亦即，接地参考电压)。PWM控制电路252与缓冲级电路251耦接，用以将调光缓冲信号DIMBF转换为PWM调光信号，用以输入如图1所示的一次侧控制电路14，进而调整LED模块16的亮度。

本发明在许多方面优于现有技术，举例而言，高位电压LVH与低位电压LVL形成电力轨的压降，根据本发明，在一实施例中，预先设定好电力轨的压降，使电力轨的压降不超过放大电路2521的耐压范围；如此一来，放大电路2521可以选择操作于较低压(例如5V或3V)的电路元件，而非选择操作于较高压(例如10V或20V)的电路元件。就一般的情况而言，一方面操作于较高压的电路元件制造成本较高，一方面操作于较高压的电路元件对于信号处理的精确度相对较低。因此，应用本发明，不仅可以降低制造成本，也可以提高信号处理的精确度。此外，根据本发明，调光输入信号DIM不需要经过分压电路(如图2所示现有技术分压电路151)，即可直接输入放大电路2521，解决了现有技术因为负载效应所产生的偏移误差校正问题，并降低调光误差。也就是说，应用本发明，解决了现有技术中，调光输入信号DIM输入调光器接口电路的负载效应问题。

在一较佳实施例中，调光输入信号DIM的电压范围大于放大电路2521的耐压范围。在此种情况下，更可显示出本发明的优点。相对于现有技术，利用本发明，可选择耐压范围小于调光输入信号DIM的电压范围的放大电路2521，而得到放大电路2521制作成本较低且调光缓冲信号DIMBF准确度较高的优点。需说明的是，“耐压范围”是指，放大电路2521的正电压与负电压之间的电压差在“耐压范围”之内时，可确保放大电路2521能正常操作，而若超出了“耐压范围”之外，则放大电路2521的内部元件可能因过高的电压而不正常操作，甚至毁损。

请同时参阅图3B-3C与图4，图4显示本发明的第二个实施例。本实施例显示根据本发明的一种电力轨产生电路实施例。如图4所示，电力轨产生电路2511包括上升偏移(levelshift up)电路2512以及下降偏移(level shift down)电路2513。上升偏移电路2512用以适应性上升偏移调光输入信号DIM，而产生高位电压LVH，其中，高位电压LVH高于调光输入信号DIM一预设上升偏移位准LSU。下降偏移电路2513用以适应性下降偏移调光输入信号DIM，而产生低位电压LVL，其中低位电压LVL低于调光输入信号DIM一预设下降偏移位准LSD。

上升偏移电路2512与下降偏移电路2513接收调光输入信号DIM，且都共同电连接至接地电位GND，因此上升偏移电路2512与下降偏移电路2513需要选择可处理调光输入信号DIM位准变化范围(也就是需要耐受较高的电压)的电路。上升偏移电路2512例如将调光输入信号DIM上升偏移预设上升偏移位准LSU，而产生高位电压LVH。下降偏移电路2513例如将调光输入信号DIM下降偏移预设下降偏移位准LSD，而产生低位电压LVL。当然，产生高位电压LVH与低位电压LVL的方式并不限于此，只要能够使高位电压LVH高于调光输入信号DIM预设上升偏移位准LSU，低位电压LVL低于调光输入信号DIM预设下降偏移位准LSD的电路，都属本发明的范围。其它产生高位电压LVH与低位电压LVL的实施例将于后详述。

请同时参阅图3B-3C与图5，图5显示本发明的第三个实施例。本实施例显示根据本发明的一种电力轨产生电路实施例。如图5所示，电力轨产生电路2511包括上升偏移电路2512、下降偏移电路2513以及箝位(clamp)电路2514。相较于第二个实施例，本实施例的电力轨产生电路2511还包括箝位电路2514。箝位电路2514与上升偏移电路2512耦接，用以于高位电压LVH下降至一内部电压VDD时，将高位电压LVH箝位于内部电压VDD，使高位电压LVH不低于内部电压VDD。将高位电压LVH箝位于内部电压VDD的目的在于，为了保证电力轨的高位电压LVH与低位电压LVL的压降不低于预设值，例如但不限于5V，这是因为一般放大电路原本预设的工作电压范围是固定的(例如0到5V)。举例而言，请参照图3B与3C，当高位电压LVH下降至内部电压VDD后，即被箝位电路2514箝位于内部电压VDD，即使调光输入信号DIM继续下降，高位电压LVH也不再低于内部电压VDD，如图3B与3C所示。

请同时参阅图3B-3C与图6，图6显示本发明的第四个实施例。本实施例显示根据本发明的一种电力轨产生电路实施例。如图6所示，电力轨产生电路2511包括上升偏移电路2512、下降偏移电路2513、箝位(clamp)电路2514以及下拉电路2515。相较于第三个实施例，本实施例的电力轨产生电路2511还包括下拉电路2515。下拉电路2515与下降偏移电路2513耦接，用以于高位电压LVH下降至设定电压SET时，将低位电压LVL下拉至接地电位GND，使高位电压LVH不高于设定电压SET时，保持低位电压LVL于接地电位GND；或是，于低位电压LVL下降至设定电压SET’时，将低位电压LVL下拉至接地电位GND；使低位电压LVL不高于设定电压SET’时，保持低位电压LVL于接地电位GND。

将低位电压LVL下拉至接地电位GND的目的在于，为了保证电力轨的高位电压LVH与低位电压LVL的压降不低于预设值，例如但不限于5V，这是因为一般放大电路原本预设的工作电压范围是固定的，且最低电压不致低于接地电位GND。举例而言，请参照图3B与3C，当高位电压LVH下降至设定电压SET后，低位电压LVL即被下拉电路2515下拉并保持在接地电位GND，即使调光输入信号DIM或/及高位电压LVH继续下降，低位电压LVL也维持在接地电位GND，而不致继续下降，如图3B与3C所示。又如，请参照图3B与3C，当低位电压LVL下降至设定电压SET’后，低位电压LVL即被下拉电路2515下拉并保持在接地电位GND，即使调光输入信号DIM继续下降，低位电压LVL也维持在接地电位GND，而不致继续下降，如图3B与3C所示。当然，设定电压SET与SET’不必需发生在相同的调光信号DIM，也可以不同。在一种较佳的实施方式中，发生低位电压LVL开始被下拉电路2515下拉并保持在接地电位GND时的调光输入信号DIM，高于高位电压LVH开始被箝位电路2514箝位于内部电压VDD时的调光输入信号DIM。

请参阅图7，其显示本发明的第五个实施例。本实施例显示根据本发明的一种调光器接口电路较具体的实施例。如图7所示，调光器接口电路25包含缓冲级电路251以及PWM控制电路252。其中放大电路2521包括运算放大器。其中高位电压LVH作为运算放大器的正电压，低位电压LVL作为运算放大器的负电压。本实施例中，运算放大器的正输入端接收调光输入信号DIM，且运算放大器的负输入端电连接运算放大器的输出端，以形成单位增益缓冲器(unit gain buffer)。

需说明的是，本实施例所示的运算放大器完全操作于高位电压LVH与低位电压LVL之间，根据本发明，本实施例的运算放大器例如操作于范围较小的高位电压LVH与低位电压LVL之间，但却可以处理电压范围较大的调光输入信号DIM。此外，由于调光输入信号DIM不经过分压电路，而直接输入理想上输入阻抗无限大的运算放大器，将解决现有技术中输入偏移电压效应与调光误差问题。此外，在运算放大器中，正电压与负电压为供应运算放大器操作所需的电源，此为本领域技术人员所熟知，在此不予赘述。

另外需说明的是，放大电路2521不限于配置为单位增益缓冲器，在其他实施例中，放大电路2521也可以配置为其他类型的放大电路，例如但不限于增益电路、加减法电路、微分/积分电路等。在这些放大电路2521的型态中，都可采用操作于范围较小的高位电压LVH与低位电压LVL之间的电路元件。

请参阅图8，其显示本发明的第六个实施例。本实施例显示根据本发明的一种电力轨产生电路较具体的实施例。如图8所示，电力轨产生电路2511包括上升偏移电路2512以及下降偏移电路2513。其中，上升偏移电路2512包括上升偏移电流源Is1、上升偏移二极管串2516以及上升输出源极随耦器SF2。其中，上升偏移二极管串2516除包括多个彼此顺向串接的二极管结构之外，还包括上升偏移源极随耦器SF1。上升偏移电流源Is1提供上升偏移电流，在本实施例中，上升偏移电流例如由内部供应电压VCC端，流经上升偏移二极管串2516，至接地电位GND端。上升偏移二极管串2516包括上升偏移源极随耦器SF1与多个彼此顺向串接的二极管结构。在本实施例中，上升偏移二极管串2516中彼此顺向串接的多个二极管结构，例如但不限于包括如图所示的P型金属氧化物半导体(metal oxide semiconductor，MOS)元件P1到Pn，且其栅极电连接其漏极。当然，也可以采用N型MOS元件，作为二极管结构，其中n为正整数。

其中，上升偏移二极管串2516具有顺向端(如图所示最顶端的P型MOS元件Pn的源极)，与上升偏移电流源Is1耦接，以接收上升偏移电流，且上升偏移二极管串2516具有反向端(如图所示上升偏移源极随耦器SF1的漏极)，与接地电位GND耦接。其中上升偏移二极管串具有输入端(如图所示上升偏移源极随耦器SF1的栅极)，用以接收该调光输入信号DIM。通过安排二极管结构的数量及其顺向导通电压、上升偏移源极随耦器SF1的栅-源极电压，以及上升输出源极随耦器SF2的栅-源极电压，可决定预设上升偏移位准LSU。其中上升偏移电流流经上升偏移二极管串2516而适应性上升偏移调光输入信号DIM。上升偏移电路2512中，上升偏移源极随耦器SF1与上升偏移二极管串2516串接，上升偏移源极随耦器SF1的输入端接收调光输入信号DIM，且其输出端(如图所示的上升偏移源极随耦器SF1的源极)电连接P型MOS元件P1的漏极。上升输出源极随耦器SF2与上升偏移二极管串2516耦接，以根据上升偏移二极管串2516的顺向端电压，产生高位电压LVH。

需说明的是，上升偏移电路2512也可以采用其他类型的元件来取代上升偏移二极管串2515，例如齐纳二极管等，只要能够上升偏移调光输入信号DIM固定的电压(上升偏移位准LSU)，产生高位电压LVH即可。在以齐纳二极管取代上升偏移二极管串2515的实施例中，齐纳二极管的顺向端与逆向端的耦接方式可以与前述上升偏移二极管串2515的耦接方式相反，以获得齐纳二极管的齐纳电压。

请继续参阅图8，下降偏移电路2513包括下降偏移齐纳二极管ZD1以及下降偏移电流源Is2。下降偏移电流源Is2提供下降偏移电流，在本实施例中，下降偏移电流例如由下降偏移齐纳二极管ZD1的反向端，流经下降偏移齐纳二极管ZD1的顺向端，至接地电位GND端。下降偏移齐纳二极管ZD1耦接于高位电压LVH与低位电压LVL之间，利用齐纳二极管的特性，以保持高位电压LVH与低位电压LVL间的压降为一下降偏移齐纳电压，其例如但不限于为上升偏移位准LSU与下降偏移位准LSD的总和。

需说明的是，下降偏移电路2513也可以采用其他类型的元件来取代下降偏移齐纳二极管ZD1，例如由顺向串接的多个二极管结构等，只要能够保持高位电压LVH与低位电压LVL间的压降为预设固定的电压差(上升偏移位准LSU与下降偏移位准LSD的总和)即可。

请参阅图9，其显示本发明的第七个实施例。本实施例显示根据本发明的一种电力轨产生电路较具体的实施例。如图9所示，电力轨产生电路3511包括上升偏移电路3512以及下降偏移电路3513。其中，下降偏移电路3513包括下降偏移电流源Is3、下降偏移二极管串3516以及下降输出源极随耦器SF4。下降偏移电流源Is3提供下降偏移电流，在本实施例中，下降偏移电流例如由内部供应电压VCC端，流经下降偏移二极管串3516至接地电位GND端。下降偏移二极管串3516包括下降偏移源极随耦器SF3以及彼此顺向串接的多个二极管结构。

在本实施例中，下降偏移二极管串3516中的多个彼此顺向串接的二极管结构，其例如但不限于包括如图所示的N型金属氧化物半导体(metal oxide semiconductor，MOS)元件N1到Nm，且其栅极电连接其漏极。当然，也可以采用P型MOS元件，作为二极管结构，其中m为正整数。其中，下降偏移二极管串3516具有反向端(如图所示最底端的N型MOS元件Nm的源极)，与下降偏移电流源Is3耦接，以接收下降偏移电流，且下降偏移二极管串3516具有顺向端(如图所示下降偏移源极随耦器SF3的漏极)，与内部供应电压VCC端耦接。下降偏移二极管串3516具有输入端(如图所示下降偏移源极随耦器SF3的栅极)用以接收调光输入信号DIM。

通过安排二极管结构的数量及其顺向导通电压、下降偏移源极随耦器SF3的栅-源极电压与下降输出源极随耦器SF4的栅-源极电压，可决定预设下降偏移位准LSD。其中下降偏移电流流经下降偏移二极管串3516而适应性下降偏移调光输入信号DIM。下降偏移二极管串3516包括下降偏移源极随耦器SF3，与多个彼此顺向串接的二极管结构耦接，下降偏移源极随耦器SF3的输入端接收调光输入信号DIM。下降输出源极随耦器SF4与下降偏移二极管串3516耦接，以根据下降偏移二极管串3516的反向端电压，产生低位电压LVL。

请继续参阅图9，上升偏移电路3512包括上升偏移齐纳二极管ZD2以及上升偏移电流源Is4。上升偏移电流源Is4提供上升偏移电流，在本实施例中，上升偏移电流例如由上升偏移齐纳二极管ZD2的逆向端，流经上升偏移齐纳二极管ZD2至接地电位GND端。上升偏移齐纳二极管ZD2耦接于高位电压LVH与低位电压LVL之间，利用齐纳二极管的特性，以保持高位电压LVH与低位电压LVL间的压降为一上升偏移齐纳电压，其例如但不限于为上升偏移位准LSU与下降偏移位准LSD的总和。

请参阅图10，其显示本发明的第八个实施例。本实施例显示根据本发明的一种电力轨产生电路较具体的实施例。如图10所示，电力轨产生电路4511包括上升偏移电路4512以及下降偏移电路4513。其中，上升偏移电路4512包括上升偏移电流源Is5、上升偏移电阻R1、上升偏移源极随耦器SF5以及上升输出源极随耦器SF6。上升偏移电流源Is5提供上升偏移电流，在本实施例中，上升偏移电流例如由内部供应电压VCC端，流经上升偏移电阻R1与上升偏移源极随耦器SF5至接地电位GND端。在本实施例中，上升偏移电阻R1与上升偏移电流源Is5耦接，以接收上升偏移电流。通过设定上升偏移电流、上升偏移电阻R1、上升偏移源极随耦器SF5的栅-源极电压与上升输出源极随耦器SF6的栅-源极电压，可决定预设上升偏移位准LSU。其中上升偏移电流流经上升偏移电阻R1与上升偏移源极随耦器SF5，而适应性上升偏移调光输入信号DIM。上升偏移电路4512的上升偏移源极随耦器SF5，与上升偏移电阻R1耦接，上升偏移源极随耦器SF5的输入端接收调光输入信号DIM，且其输出端(如图所示的上升偏移源极随耦器SF5的源极)电连接上升偏移电阻R1。上升输出源极随耦器SF6与上升偏移电阻R1耦接，以根据上升偏移电阻R1与上升偏移电流源Is5电连接的一端的电压，产生高位电压LVH。

请继续参阅图10，下降偏移电路4513包括下降偏移齐纳二极管ZD3以及下降偏移电流源Is6。下降偏移电流源Is6提供下降偏移电流，在本实施例中，下降偏移电流例如由下降偏移齐纳二极管ZD3的逆向端，流经下降偏移齐纳二极管ZD3至接地电位GND端。下降偏移齐纳二极管ZD3耦接于高位电压LVH与低位电压LVL之间，利用齐纳二极管的特性，以保持高位电压LVH与低位电压LVL间的压降为一下降偏移齐纳电压，其例如但不限于为上升偏移位准LSU与下降偏移位准LSD的总和。

请参阅图11，其显示本发明的第九个实施例。本实施例显示根据本发明的一种缓冲级电路较具体的实施例。如图11所示，缓冲级电路551包括电力轨产生电路5511以及放大电路3521。其中，放大电路3521为如图所示的运算放大器，其内部电路的配置，为本领域技术人员可根据本发明的教示及实际应用而选择，图11中所示的放大电路3521的电路配置，仅为举例，其细节配置与操作在此不予赘述。需说明的是，在本实施例中，放大电路3521(运算放大器)完全操作于高位电压LVH与低位电压LVL之间，其周边的相关电路，例如图11中所示的电流源Is8，供应电流给放大电路3521，但不属于本实施例所述的放大电路3521。

电力轨产生电路5511包括上升偏移电路5512、下降偏移电路5513、箝位电路5514以及下拉电路5515。其中，上升偏移电路5512包括上升偏移电流源Is7、上升偏移源极随耦器SF7与上升输出源极随耦器SF8作为上升偏移二极管串、齐纳二极管ZD4作为上升偏移箝位电路以及齐纳二极管ZD5作为上升输出箝位电路。上升偏移电流源Is7提供上升偏移电流，在本实施例中，上升偏移电流例如由内部供应电压VCC端，流经上升偏移源极随耦器SF7，经箝位电路5514而至接地电位GND。

上升偏移电路5512中，上升偏移源极随耦器SF7具有输入端(如图所示上升偏移源极随耦器SF7的栅极)，用以接收调光输入信号DIM。通过上升偏移源极随耦器SF7的栅-源极电压，以及空乏型N型上升输出源极随耦器SF8的栅-源极电压，可决定预设上升偏移位准LSU，进而产生高位电压LVH。上升输出源极随耦器SF8与上升偏移源极随耦器SF7耦接，以上升偏移调光信号DIM预设上升偏移位准LSU，产生高位电压LVH。

需说明的是，齐纳二极管ZD4作为上升偏移箝位电路，耦接于上升偏移源极随耦器SF7的栅极与源极之间，用以提供上升偏移箝位电压，使上升偏移源极随耦器SF7的栅极与源极之间的电压差不超过上升偏移箝位电压，以改善上升偏移源极随耦器SF7的瞬时响应。

需说明的是，齐纳二极管ZD5作为上升输出箝位电路，耦接于上升输出源极随耦器SF8的栅极与源极之间，用以提供上升输出箝位电压，使上升输出源极随耦器SF8的栅极与源极之间的电压差不超过上升输出箝位电压，以改善上升输出源极随耦器SF8的瞬时响应。

请继续参阅图11，下降偏移电路5513包括下降偏移齐纳二极管ZD6以及下降偏移电流源Is9。下降偏移电流源Is9提供下降偏移电流，在本实施例中，下降偏移电流例如由下降偏移齐纳二极管ZD6的反向端，流经下降偏移齐纳二极管ZD6的顺向端，至接地电位GND端。下降偏移齐纳二极管ZD6耦接于高位电压LVH与低位电压LVL之间，利用齐纳二极管的特性(即，齐纳崩溃电压)，以保持高位电压LVH与低位电压LVL间的压降为下降偏移齐纳电压，其例如但不限于为上升偏移位准LSU与下降偏移位准LSD的总和。

请继续参阅图11，箝位电路5514与上升偏移电路5512耦接，如图所示，当高位电压LVH下降至内部电压VDD时，高位电压LVH将会被箝位于内部电压VDD，使高位电压LVH不低于内部电压VDD，也就是说，通过如图所示的电压源与上升偏移源极随耦器SF7作为箝位电路5514，使高位电压LVH维持不低于内部电压VDD。

请继续参阅图11，在本实施例中，下拉电路5515包括下拉控制电路5516、下拉开关SW1以及下降偏移开关SW2。其中，下拉控制电路5516接收高位电压LVH或低位电压LVL。当高位电压LVH下降至设定电压SET时，或是，当低位电压LVL下降至设定电压SET’时，导通下拉开关SW1，以将低位电压LVL电连接至接地电位GND，而下拉低位电压LVL至接地电位GND，使高位电压LVH不高于设定电压SET时，或是低位电压LVL不高于设定电压SET’时，保持低位电压LVL于接地电位GND。

此外，下拉控制电路5516除了于高位电压LVH下降至设定电压SET时，或低位电压LVL下降至设定电压SET’时，导通下拉开关SW1外，并产生断开下降偏移信号XEN，以控制与下降偏移齐纳二极管ZD6串联的下降偏移开关SW2不导通，以使高位电压LVH与低位电压LVL间的压降不再维持于下降偏移齐纳电压，以于低位电压LVL下拉于接地电位GND后，高位电压LVH仍能根据调光信号DIM而适应性调整。

以上已针对较佳实施例来说明本发明，但以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。所说明的各个实施例，并不限于单独应用，也可以组合应用，举例而言，两个或以上的实施例可以组合运用，而一实施例中的部分组成也可用以取代另一实施例中对应的组成部件。此外，在本发明的相同精神下，本领域技术人员可以思及各种等效变化以及各种组合，举例而言，本发明所称“根据某信号进行处理或运算或产生某输出结果”，不限于根据该信号的本身，也包含于必要时，将该信号进行电压电流转换、电流电压转换、及/或比例转换等，之后根据转换后的信号进行处理或运算产生某输出结果。由此可知，在本发明的相同精神下，熟悉本技术者可以思及各种等效变化以及各种组合，其组合方式甚多，在此不一一列举说明。因此，本发明的范围应涵盖上述及其他所有等效变化。

Claims (34)

1.一种调光器接口电路，包含：

一缓冲级电路，用以将一调光输入信号转换为一调光缓冲信号，其中，该缓冲级电路包括：

一电力轨产生电路，于一接地电位基础上，接收一内部供应电压作为电源，该电力轨产生电路用以根据该调光输入信号而适应性产生一电力轨，该电力轨具有一高位电压及一低位电压，该电力轨产生电路适应性调整该电力轨，使得该调光输入信号介于该高位电压及该低位电压之间；以及

一放大电路，用以接收该调光输入信号，而产生该调光缓冲信号；

其中，该电力轨用以供应电源给该放大电路，且该放大电路完全操作于该高位电压与该低位电压之间，且该高位电压不高于该内部供应电压，该低位电压不低于该接地电压，其中该高位电压与该低位电压的电压差形成该电力轨的压降；以及

一脉宽调制控制电路，与该缓冲级电路耦接，用以将该调光缓冲信号转换为一脉宽调制调光信号，进而调整一LED模块的亮度。

2.如权利要求1所述的调光器接口电路，其中，该调光输入信号的电压范围大于该放大电路的耐压范围，且该电力轨的压降不大于该耐压范围。

3.如权利要求1所述的调光器接口电路，其中，该电力轨产生电路包括：

一上升偏移电路，用以适应性上升偏移该调光输入信号，而产生该高位电压，其中，该高位电压高于该调光输入信号一预设上升偏移位准；以及

一下降偏移电路，用以适应性下降偏移该调光输入信号，而产生该低位电压，其中该低位电压低于该调光输入信号一预设下降偏移位准。

4.如权利要求3所述的调光器接口电路，其中，该电力轨产生电路还包括一箝位电路，与该上升偏移电路耦接，用以于该高位电压下降至一内部电压时，将该高位电压箝位于该内部电压，使该高位电压不低于该内部电压。

5.如权利要求3或4中的任一项所述的调光器接口电路，其中，该电力轨产生电路还包括一下拉电路，与该下降偏移电路耦接，用以于该高位电压或该低位电压下降至一设定电压时，将该低位电压下拉至该接地电位，使该高位电压或该低位电压不高于该设定电压时，保持该低位电压于该接地电位。

6.如权利要求1所述的调光器接口电路，其中，该放大电路包括一运算放大器；

其中该高位电压作为该运算放大器的正电压，该低位电压作为该运算放大器的负电压；

其中该运算放大器的正输入端接收该调光输入信号，且该运算放大器的负输入端电连接该运算放大器的输出端，以形成一单位增益缓冲器。

7.如权利要求3所述的调光器接口电路，其中，该上升偏移电路包括：

一上升偏移电流源，用以提供一上升偏移电流；以及

一上升偏移二极管串，包括一或多个彼此顺向串接的二极管结构，其中该上升偏移二极管串具有一输入端，用以接收该调光输入信号，且该上升偏移电流自该上升偏移二极管串的一顺向端至一反向端，流经该上升偏移二极管串而适应性上升偏移该调光输入信号，以产生该高位电压。

8.如权利要求7所述的调光器接口电路，其中，该下降偏移电路包括一下降偏移齐纳二极管，耦接于该高位电压与该低位电压之间，以保持该电力轨的压降为一下降偏移齐纳电压。

9.如权利要求7所述的调光器接口电路，其中，该二极管结构包括一金属氧化物半导体元件，且其栅极电连接其漏极。

10.如权利要求7所述的调光器接口电路，其中，该上升偏移二极管串包括一上升偏移源极随耦器，且该上升偏移源极随耦器的栅极用以作为该输入端以接收该调光输入信号。

11.如权利要求3所述的调光器接口电路，其中，该下降偏移电路包括：

一下降偏移电流源，用以提供一下降偏移电流；以及

一下降偏移二极管串，包括一或多个彼此顺向串接的二极管结构，其中该下降偏移二极管串具有一输入端，用以接收该调光输入信号，且该下降偏移电流自该下降偏移二极管串的一顺向端至一反向端，流经该下降偏移二极管串而适应性下降偏移该调光输入信号，以产生该低位电压。

12.如权利要求11所述的调光器接口电路，其中，该上升偏移电路包括一上升偏移齐纳二极管，耦接于该高位电压与该低位电压之间，以保持该电力轨的压降为一上升偏移齐纳电压。

13.如权利要求11所述的调光器接口电路，其中，该二极管结构包括一金属氧化物半导体元件，且其栅极电连接其漏极。

14.如权利要求11所述的调光器接口电路，其中，该下降偏移二极管串包括一下降偏移源极随耦器，且该下降偏移源极随耦器的栅极用以作为该输入端以接收该调光输入信号。

15.如权利要求3所述的调光器接口电路，其中，该上升偏移电路包括：

一上升偏移电流源，用以提供一上升偏移电流；

一上升偏移电阻，与上升偏移电流源耦接，以接收该上升偏移电流；以及

一上升偏移源极随耦器，与该上升偏移电阻耦接，该上升偏移源极随耦器的输入端用以接收该调光输入信号，且其输出端电连接该上升偏移电阻；

其中该上升偏移电流流经该上升偏移电阻与该上升偏移源极随耦器，而适应性上升偏移该调光输入信号，以产生该高位电压。

16.如权利要求15所述的调光器接口电路，其中，该下降偏移电路包括一下降偏移齐纳二极管，耦接于该高位电压与该低位电压之间，以保持该电力轨的压降为一下降偏移齐纳电压。

17.如权利要求10或15中的任一项所述的调光器接口电路，其中，该上升偏移电路还包括一上升偏移箝位电路，耦接于该上升偏移源极随耦器的栅极与源极之间，用以提供一上升偏移箝位电压，使该栅极与源极之间的电压差不超过该上升偏移箝位电压。

18.一种缓冲级电路，用于一调光器接口电路中，用以将一调光输入信号转换为一调光缓冲信号，以输入一脉宽调制控制电路，而产生一脉宽调制调光信号，进而调整一LED模块的亮度；该缓冲级电路包含：

一电力轨产生电路，于一接地电位基础上，接收一内部供应电压作为电源，该电力轨产生电路用以根据该调光输入信号而适应性产生一电力轨，该电力轨具有一高位电压及一低位电压，该电力轨产生电路适应性调整该电力轨，使得该调光输入信号介于该高位电压及该低位电压之间；以及

一放大电路，用以接收该调光输入信号，而产生该调光缓冲信号；

其中，该电力轨用以供应电源给该放大电路，且该放大电路完全操作于该高位电压与该低位电压之间，且该高位电压不高于该内部供应电压，该低位电压不低于该接地电压，其中该高位电压与该低位电压形成该电力轨的压降。

19.如权利要求18所述的缓冲级电路，其中，该调光输入信号的电压范围大于该放大电路的耐压范围，且该电力轨的压降不大于该耐压范围。

20.如权利要求18所述的缓冲级电路，其中，该电力轨产生电路包括：

一上升偏移电路，用以适应性上升偏移该调光输入信号，而产生该高位电压，其中，该高位电压高于该调光输入信号一预设上升偏移位准；以及

一下降偏移电路，用以适应性下降偏移该调光输入信号，而产生该低位电压，其中该低位电压低于该调光输入信号一预设下降偏移位准。

21.如权利要求20所述的缓冲级电路，其中，该电力轨产生电路还包括一箝位电路，与该上升偏移电路耦接，用以于该高位电压下降至一内部电压时，将该高位电压箝位于该内部电压，使该高位电压不低于该内部电压。

22.如权利要求20或21中的任一项所述的缓冲级电路，其中，该电力轨产生电路还包括一下拉电路，与该下降偏移电路耦接，用以于该高位电压或该低位电压下降至一设定电压时，将该低位电压下拉至该接地电位，使该高位电压或该低位电压不高于该设定电压时，保持该低位电压于该接地电位。

23.如权利要求18所述的缓冲级电路，其中，该放大电路包括一运算放大器；

其中该高位电压作为该运算放大器的正电压，该低位电压作为该运算放大器的负电压；

其中该运算放大器的正输入端接收该调光输入信号，且该运算放大器的负输入端电连接该运算放大器的输出端，以形成一单位增益缓冲器。

24.如权利要求20所述的缓冲级电路，其中，该上升偏移电路包括：

一上升偏移电流源，用以提供一上升偏移电流；以及

一上升偏移二极管串，包括一或多个彼此顺向串接的二极管结构，其中该上升偏移二极管串具有一输入端，用以接收该调光输入信号，且该上升偏移电流自该上升偏移二极管串的一顺向端至一反向端，流经该上升偏移二极管串而适应性上升偏移该调光输入信号，以产生该高位电压。

25.如权利要求24所述的缓冲级电路，其中，该下降偏移电路包括一下降偏移齐纳二极管，耦接于该高位电压与该低位电压之间，以保持该电力轨的压降为一下降偏移齐纳电压。

26.如权利要求24所述的缓冲级电路，其中，该二极管结构包括一金属氧化物半导体元件，且其栅极电连接其漏极。

27.如权利要求24所述的缓冲级电路，其中，该上升偏移二极管串包括一上升偏移源极随耦器，且该上升偏移源极随耦器的栅极用以作为该输入端以接收该调光输入信号。

28.如权利要求20所述的缓冲级电路，其中，该下降偏移电路包括：

一下降偏移电流源，用以提供一下降偏移电流；以及

一下降偏移二极管串，包括一或多个彼此顺向串接的二极管结构，其中该下降偏移二极管串具有一输入端，用以接收该调光输入信号，且该下降偏移电流自该下降偏移二极管串的一顺向端至一反向端，流经该下降偏移二极管串而适应性下降偏移该调光输入信号，以产生该低位电压。

29.如权利要求28所述的缓冲级电路，其中，该上升偏移电路包括一上升偏移齐纳二极管，耦接于该高位电压与该低位电压之间，以保持该电力轨的压降为一上升偏移齐纳电压。

30.如权利要求28所述的缓冲级电路，其中，该二极管结构包括一金属氧化物半导体元件，且其栅极电连接其漏极。

31.如权利要求28所述的缓冲级电路，其中，该下降偏移二极管串包括一下降偏移源极随耦器，且该下降偏移源极随耦器的栅极用以作为该输入端以接收该调光输入信号。

32.如权利要求20所述的缓冲级电路，其中，该上升偏移电路包括：

一上升偏移电流源，用以提供一上升偏移电流；

一上升偏移电阻，与上升偏移电流源耦接，以接收该上升偏移电流；以及

一上升偏移源极随耦器，与该上升偏移电阻耦接，该上升偏移源极随耦器的输入端用以接收该调光输入信号，且其输出端电连接该上升偏移电阻；

其中该上升偏移电流流经该上升偏移电阻与该上升偏移源极随耦器，而适应性上升偏移该调光输入信号。

33.如权利要求32所述的缓冲级电路，其中，该下降偏移电路包括一下降偏移齐纳二极管，耦接于该高位电压与该低位电压之间，以保持该电力轨的压降为一下降偏移齐纳电压。

34.如权利要求27或32中的任一项所述的缓冲级电路，其中，该上升偏移电路还包括一上升偏移箝位电路，耦接于该上升偏移源极随耦器的栅极与源极之间，用以提供一上升偏移箝位电压，使该栅极与源极之间的电压差不超过该上升偏移箝位电压。