CN113157575A - 一种可编程逻辑器件软件的原型测试验证系统 - Google Patents
一种可编程逻辑器件软件的原型测试验证系统 Download PDFInfo
- Publication number
- CN113157575A CN113157575A CN202110419913.7A CN202110419913A CN113157575A CN 113157575 A CN113157575 A CN 113157575A CN 202110419913 A CN202110419913 A CN 202110419913A CN 113157575 A CN113157575 A CN 113157575A
- Authority
- CN
- China
- Prior art keywords
- chip
- target
- test
- software
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 120
- 238000012795 verification Methods 0.000 title claims abstract description 24
- 238000012545 processing Methods 0.000 claims description 8
- 230000003993 interaction Effects 0.000 claims description 7
- 230000003044 adaptive effect Effects 0.000 claims description 4
- 230000008054 signal transmission Effects 0.000 claims description 4
- 230000006978 adaptation Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010200 validation analysis Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 7
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 6
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 5
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000005284 excitation Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101100446506 Mus musculus Fgf3 gene Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000013031 physical testing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种可编程逻辑器件软件的原型测试验证系统。系统包括:由核心板和底板组成的原型测试验证板和至少一终端设备;所述核心板上设置有相互连接的目标芯片以及第一连接器,被测软件加载运行在所述目标芯片上,所述目标芯片具有多个目标接口;所述底板上设置有相互连接的驱动芯片以及第二连接器,所述第一连接器与所述第二连接器相连,所述驱动芯片具有与所述目标接口对应的驱动接口;所述终端设备与所述驱动芯片相连,用于通过所述驱动芯片提供测试输入数据以及接收测试输出数据。本发明目标芯片与驱动芯片之间通过连接器相连,可通过更换目标芯片以现实被测软件的快速更换。
Description
技术领域
本发明涉及软件测试验证技术领域,尤其涉及一种快速适配的可编程逻辑器件软件的原型测试验证系统。
背景技术
近年来,可编程逻辑器件软件在航空、航天、船舶、铁路等产品中的应用与日俱增。可编程逻辑器件可以由用户通过软件进行配置和编程,从而完成某种特定的功能,且可以反复擦写。在修改和升级时,不需额外地改变硬件设计,只是在计算机上修改和更新程序,使硬件设计工作成为软件开发工作,缩短了系统设计的周期,提高了实现的灵活性并降低了成本。随着可编程逻辑器件软件产品设计的功能复杂度越来越高,可编程逻辑器件软件的测试验证成为关注焦点。
可编程逻辑器件软件的动态测试一般通过仿真测试和实物测试两种方式来进行。由于软件规模越来越大,仿真测试的效率呈几何下降,测试计划难以保证。可编程逻辑器件软件运行的实物环境,可测性差,造成数据注入和数据观测困难,无法构建复杂的测试场景和测试数据,也无法观测详细的测试输出,无法模拟出测试需求所需的异常和故障,无法满足异常和故障测试的要求,造成大量动态测试用例无法执行或无法完整执行,无法保证测试验证的充分性,不利于测试质量的保证。
发明内容
本发明的目的在于提供一种可编程逻辑器件软件的原型测试验证系统,能够高效率、高质量地验证可编程逻辑器件软件。
为实现上述目的,本发明提供了一种可编程逻辑器件软件的原型测试验证系统,包括:原型测试验证板和至少一终端设备,所述原型测试验证板由核心板和底板组成;所述核心板上设置有相互连接的目标芯片以及第一连接器,其中,被测软件加载运行在所述目标芯片上,所述目标芯片具有多个目标接口;所述底板上设置有相互连接的驱动芯片以及第二连接器,其中,所述第一连接器与所述第二连接器相连,所述驱动芯片具有与所述目标接口对应的驱动接口,所述驱动芯片用于进行数据转换;所述终端设备与所述驱动芯片相连,用于通过所述驱动芯片提供测试输入数据以及接收测试输出数据。
进一步的实施例中,所述目标接口对应所述目标芯片的IO管脚,所述驱动接口对应所述驱动芯片的IO管脚;所述目标芯片的所有IO管脚通过所述第一连接器与所述第二连接器,连接至所述驱动芯片的相应IO管脚。
进一步的实施例中,所述核心板通过插接方式与所述底板连接。
进一步的实施例中,所述底板通过所述第二连接器为所述核心板供电。
进一步的实施例中,所述驱动芯片用于将自定义格式的测试输入数据转换成IEEE标准定义的VCD标准波形,进而提供至所述被测软件。
进一步的实施例中,所述驱动芯片配置有逻辑模块以及嵌入式处理模块;所述逻辑模块用于进行接口适配和信号传递;所述嵌入式处理模块用于将所述测试输入数据转换成适配所述目标芯片的输入信号,以及将所述被测软件返回的输出信号转换成适配所述终端设备的测试输出数据。
进一步的实施例中,所述底板还设置有至少一个扩展槽,用于扩展核心板以适配不同信号输入的被测软件;所述驱动芯片具有与所述扩展槽适配的扩展接口。
进一步的实施例中,所述终端设备具有人机交互接口,以供测试人员进行测试输入数据的输入和测试输出数据的查看。
进一步的实施例中,所述驱动芯片具有与所述目标接口对应的信号驱动层,所述终端设备具有与所述目标接口对应的业务层;在测试验证时,测试输入数据由所述业务层依次传递到所述信号驱动层和所述被测软件,测试输出数据由所述被测软件依次传递到所述信号驱动层和所述业务层。
进一步的实施例中,每一所述业务层被配置为独立运行的应用程序,或多个所述多个业务层被合并为一个独立运行的应用程序。
本发明的有益效果在于:本发明可编程逻辑器件软件的原型测试验证系统,目标芯片与驱动芯片之间通过连接器相连,可通过更换目标芯片以现实被测软件的快速更换,实现高效率、高质量地验证可编程逻辑器件软件;测试人员可随时修改测试激励,而不需要中断被测软件运行,避免了每次更新测试激励都需要重新开始仿真的时间代价,可以提高测试执行效率和测试充分性;通过人机交互接口,测试人员可以进行可视化的操作和数据判读,而不必要精通逻辑编程语言和仿真软件。配置于终端设备侧的业务层与配置于驱动芯片侧的信号驱动层之间通过网络协议连接,使得业务层的关闭、重启不影响被测软件的连续运行。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面结合附图,通过对本发明的具体实施方式详细描述,将使本发明的技术方案及其它有益效果显而易见。显而易见地,下面描述中的附图仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明第一实施例提供的可编程逻辑器件软件的原型测试验证系统的架构示意图;
图2为本发明第二实施例提供的可编程逻辑器件软件的原型测试验证系统的数据流向图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面详细描述本发明的实施方式,所述实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。本发明的说明书和权利要求书以及附图中的术语“第一”“第二”“第三”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。此外,术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排它的包含。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“相连”“连接”应做广义理解。例如,可以是电连接或相互通讯,可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。应当理解,当称元件“耦接”另一元件时,存在中间元件。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
请参阅图1,其为本发明第一实施例提供的可编程逻辑器件软件的原型测试验证系统的架构示意图。如图1所示,本实施例所述的可编程逻辑器件软件的原型测试验证系统10包括:原型测试验证板11和至少一终端设备19;所述原型测试验证板11由核心板12和底板13组成。
具体地,所述核心板12上设置有相互连接的目标芯片14以及第一连接器15;其中,被测软件加载运行在所述目标芯片14上,所述目标芯片14具有多个目标接口141。所述底板13上设置有相互连接的驱动芯片16以及第二连接器17;其中,所述第一连接器15与所述第二连接器17相连,从而使得核心板12和底板13相连。所述驱动芯片16具有与所述目标接口141对应的驱动接口161,所述驱动芯片16用于进行数据转换。所述终端设备19与所述驱动芯片16相连,用于通过所述驱动芯片16提供测试输入数据以及接收测试输出数据。
进一步的实施例中,所述目标接口141对应所述目标芯片14的IO管脚A1~An(n≥2),所述驱动接口161对应所述驱动芯片的IO管脚B1~Bn;所述目标芯片14的所有IO管脚A1~An通过所述第一连接器15与所述第二连接器17,连接至所述驱动芯片16的相应驱动IO管脚B1~Bn。即,第一连接器15将目标芯片14的所有IO管脚连接到第二连接器17,第二连接器17连接到驱动芯片16的相应IO管脚,从而实现所述目标芯片14与驱动芯片16之间IO信号的传递。所述目标接口141与所述目标芯片14的IO管脚可以一一对应,也可以一个目标接口141对应所述目标芯片14的多个IO管脚;所述驱动接口161与所述驱动芯片16的IO管脚可以一一对应,也可以一个驱动接口161对应所述驱动芯片16的多个IO管脚;即接口数据流可以是单向的,也可以是双向的,本发明对此不作限定。
进一步的实施例中,所述核心板12通过插接方式与所述底板13连接。即,所述核心板12与所述底板13采用可拔插方式连接,从而便于更换核心板12。通过更换核心板12即可快速更换目标芯片,进而实现被测软件的更换。
进一步的实施例中,所述底板13通过所述第二连接器17为所述核心板12供电,从而核心板12上可以不用设置供电模块,减小核心板12所需布局面积。
进一步的实施例中,所述被测软件为可编程逻辑器件软件,所述目标芯片14为可编程逻辑器件,所述驱动芯片16为FPGA芯片。FPGA(Field Programmable Gate Array,现场可编程门阵列)是由通过可编程互连连接的可配置逻辑块(CLB)矩阵构成的半导体器件。具体地,所述驱动芯片16可以采用大规模FPGA芯片,例如,可以采用型号为XC7Z010的FPGA芯片,或采用型号为XC3S700的FPGA芯片。所述终端设备可以为客户端、服务器等计算机设备。
进一步的实施例中,所述驱动芯片16用于将自定义格式的测试输入数据转换成IEEE标准定义的VCD标准波形,进而提供至所述被测软件。VCD(Value Change Dump)文件是IEEE1364标准(Verilog HDL语言标准)中定义的一种ASCII文件,是通用的文件格式。VCD文件主要包含了头信息、变量的预定义和变量值的变化信息。由于它包含了信号的变化信息,就相当于记录了整个仿真的信息,因此可以用这个文件来再现仿真,也就能够显示波形。因为VCD是Verilog HDL语言标准的一部分,因此所有的Verilog的仿真器都能够查看该文件,允许用户Verilog代码中通过系统函数来转储(dump)VCD文件。由测试人员输入的测试数据可以为自定义格式的数据文件,测试时需要将其转化成适配目标芯片管脚的输入信号。可以通过编写程序将自定义格式的测试数据转换成IEEE标准定义的VCD标准波形,以作为输入信号输入目标芯片管脚,进而提供至被测软件,才可被仿真正确的识别和读取。
进一步的实施例中,所述驱动芯片16配置有逻辑模块161以及嵌入式处理模块162。所述逻辑模块161用于进行接口适配和信号传递;所述嵌入式处理模块162用于将所述测试输入数据转换成适配所述目标芯片14的输入信号,以及将所述被测软件返回的输出信号转换成适配所述终端设备19的测试输出数据。所述逻辑模块161以及嵌入式处理模块162均可以通过软件方式实现。具体地,以所述被测软件为可编程逻辑器件软件,所述目标芯片14为可编程逻辑器件,所述驱动芯片16为大规模FPGA芯片为例;因为被测软件为逻辑软件,故对应在大规模FPGA芯片内也配置逻辑软件,从而可以适配目标芯片14的接口,以进行信号的传递;大规模FPGA芯片内可以配置嵌入式处理软件,以便于测试输入数据的数据交换和处理。例如,可以利用嵌入式处理软件将测试人员输入的测试输入数据转化成适配目标芯片的IO管脚的输入信号。
进一步的实施例中,终端设备19内配置有进行测试控制和显示的应用软件,通过该应用软件产生测试输入数据和接收测试输出数据;还可以通过应用软件将测试输出数据解析后呈现给用户。具体地,所述驱动芯片16可以通过以太网接口连接到终端设备19;所述驱动芯片16利用网络通信(可以用逻辑语言,也可以用嵌入式处理器编程语言实现)与终端设备19交换信息。
进一步的实施例中,所述底板13还设置有至少一个扩展槽18,用于扩展核心板以适配不同信号输入的被测软件;所述驱动芯片16具有与所述扩展槽18适配的扩展接口162。扩展槽18可用于配置连接器。通过扩展槽与扩展接口,原型测试验证板11可以扩展多个可插拔更换的核心板,从而可以进行多个被测软件的测试验证。
进一步的实施例中,所述终端设备19具有人机交互接口,以供测试人员进行测试输入数据的输入和测试输出数据的查看。通过人机交互接口,还可以接收采用软件自动填写的测试输入数据进行被测软件的自动测试,或接收人工手动填写的测试输入数据进行被测软件的人工干预测试。即,通过采用人机交互接口,可以实现自动测试或人工干预测试,测试人员可在终端设备实时观测到测试输出数据,并调整测试输入数据。
请参阅图2,其为本发明第二实施例提供的可编程逻辑器件软件的原型测试验证系统的数据流向图。如图2所示,所述驱动芯片16具有与目标芯片14的目标接口对应的信号驱动层,所述终端设备19具有与所述目标接口对应的业务层。对应的信号驱动层与目标接口之间采用连接器(如前述第一连接器15与第二连接器17)连接;对应的信号驱动层与业务层之间采用网络协议(如以TCP或UDP)连接。在测试验证时,测试输入数据由所述业务层依次传递到所述信号驱动层和所述被测软件,测试输出数据由所述被测软件依次传递到所述信号驱动层和所述业务层。
假设被测软件具有N个接口:接口1、接口2、……、接口N;被测软件拥有多个接口便于接收不同的信号,这可由被测软件的业务决定。可以为每个接口(接口1~接口N)编写独立的信号驱动层:信号驱动层1、信号驱动层2、……、信号驱动层N;所述信号驱动层可以采用HDL语言设计、或采用C语言设计。可以为每个接口编写独立的业务层:业务层1、业务层2、……、业务层N;所示业务层可以采用高级语言设计。信号驱动层可以通过在驱动芯片侧编写程序实现,业务层可以通过在终端设备侧编写程序实现。测试人员可在业务层实时改变测试输入数据进行测试;信号驱动层接收业务层发送的数据信息,将其转换成目标芯片可识别的输入信号。需要说明的是,设计信号驱动层的HDL语言以及设计信号驱动层的C语言,均可以根据设计人员设计需要选择更换为其它合适的语言。
进一步的实施例中,被测软件独立编译并被加载至目标芯片中;信号驱动层独立编译并配置至驱动芯片中;业务层独立编译并配置至终端设备中;信号驱动层与业务层之间通过网络协议进行网络数据包的交换。独立编译并配置至终端设备中。由于业务层与信号驱动层属于两个独立编译的部件,两者之间通过网络协议连接;而业务层的关闭/重启相当于网络断开,这不会影响被测软件的连续运行,被测软件仍可以利用已有数据运行;因此,本发明业务层的关闭、重启,不影响被测软件的连续运行。
进一步的实施例中,业务层在代码编写时,可以选择函数通信、进程通信、网络通信,以与信号驱动层交换信息。函数通信、进程通信、网络通信三者耦合性逐渐降低,使得业务层的复用性逐渐提高。由于业务层部署在终端设备中,测试人员可实时改变输入数据进行测试,便于修改实时数据产生实时信号,提高测试效率。
进一步的实施例中,各个业务层可以被配置为独立运行的应用程序,或多个业务层21可以合并为一个独立运行的应用程序。即,根据不同的测试场景,如果针对单个接口进行测试,则对应业务层独立运行;如果针对多个接口同时测试,则可以将对应多个业务层合并同时发送数据。各业务层可以分别部署在不同的终端设备上(需要交换机参与终端设备之间的互联),也可以部署在同一终端设备上。
需要说明的是,附图中所示的一些方框图是功能实体,不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体,或在一个或多个硬件电路或集成电路中实现这些功能实体,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实。同时,未在本实施例中详述的部分内容,可参考前述实施例。
本发明可编程逻辑器件软件的原型测试验证系统,目标芯片与驱动芯片之间通过连接器相连,可通过更换目标芯片以现实被测软件的快速更换,实现高效率、高质量地验证可编程逻辑器件软件;测试人员可随时修改测试激励,而不需要中断被测软件运行,避免了每次更新测试激励都需要重新开始仿真的时间代价,可以提高测试执行效率和测试充分性;通过人机交互接口,测试人员可以进行可视化的操作和数据判读,而不必要精通逻辑编程语言和仿真软件。配置于终端设备侧的业务层与配置于驱动芯片侧的信号驱动层之间通过网络协议连接,使得业务层的关闭、重启不影响被测软件的连续运行。
以下结合图1、图2给出采用本发明可编程逻辑器件软件的原型测试验证系统进行测试验证的实施例,以对本发明作进一步解释说明。
假设:可编程逻辑器件软件作为被测软件的具有接口INT1、INT2,可编程逻辑器件作为目标芯片14具有管脚A1、A2、A3,大规模FPGA芯片作为驱动芯片16具有管脚B1、B2、B3;驱动芯片中设计了两个驱动软件DRV1、DRV2,终端设备上设计了两个控制软件ENV1、ENV2。接口INT1使用管脚A1、INT2使用管脚A2、A3。为简化说明,假设INT1为被测软件的数据接收接口,INT2为被测软件的数据发送接口。在实际业务中,接口数据流可以是单向的,也可以是双向的,并不受本系统限制。在本实施例中,控制软件ENV1、ENV2部署在同一台终端设备上;在其它实施例中,控制软件ENV1、ENV2也可以是两个独立的软件,分别部署在两台终端设备上(需要交换机参与),也可以合并成一个软件(此时ENV1、ENV2为合并后软件的两个模块,但是不能独立运行)部署在一台终端设备上。
具体测试验证过程如下:
1)将被测软件写入到目标芯片14中;
2)将包含目标芯片14的核心板12插入到底板13上;
3)将管脚A1、A2、A3通过第一连接器15和第二连接器17,分别对应连接到管脚B1、B2、B3;
4)驱动芯片中的驱动软件DRV1负责与接口INT1交换数据,驱动软件DRV2负责与接口INT2交换数据;
5)驱动芯片利用网络通信(可以用逻辑语言,也可以用嵌入式处理器编程语言实现),使得驱动软件DRV1、DRV2与终端设备交换信息;
6)终端设备的控制软件ENV1与接口INT1进行数据交换,控制软件ENV2与接口INT2进行数据交换;
7)在测试验证时,用户在终端设备输入测试输入数据;控制软件ENV1通过目标协议将测试输入数据组织成字节流,经过网络协议发送到驱动软件DRV1;驱动软件DRV1将目标字节流解析后,转换成与接口INT1匹配的输入信号,发送给被测软件;
8)在测试验证时,如果被测软件通过接口INT2向外发送输出信号,驱动软件DRV2负责将接口INT2发送的输出信号转化成字节流,通过网络协议发送给控制软件ENV2;控制软件ENV2将字节流按照目标协议解析,并将解析后的测试输出数据呈现给用户。
以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种可编程逻辑器件软件的原型测试验证系统,其特征在于,包括:原型测试验证板和至少一终端设备,所述原型测试验证板由核心板和底板组成;
所述核心板上设置有相互连接的目标芯片以及第一连接器,其中,被测软件加载运行在所述目标芯片上,所述目标芯片具有多个目标接口;
所述底板上设置有相互连接的驱动芯片以及第二连接器,其中,所述第一连接器与所述第二连接器相连,所述驱动芯片具有与所述目标接口对应的驱动接口,所述驱动芯片用于进行数据转换;
所述终端设备与所述驱动芯片相连,用于通过所述驱动芯片提供测试输入数据以及接收测试输出数据。
2.根据权利要求1所述的系统,其特征在于,所述目标接口对应所述目标芯片的IO管脚,所述驱动接口对应所述驱动芯片的IO管脚;所述目标芯片的所有IO管脚通过所述第一连接器与所述第二连接器,连接至所述驱动芯片的相应IO管脚。
3.根据权利要求1所述的系统,其特征在于,所述核心板通过插接方式与所述底板连接,所述底板通过所述第二连接器为所述核心板供电。
4.根据权利要求1所述的系统,其特征在于,所述被测软件为可编程逻辑器件软件,所述目标芯片为可编程逻辑器件,所述驱动芯片为FPGA芯片。
5.根据权利要求1所述的系统,其特征在于,所述驱动芯片用于将自定义格式的测试输入数据转换成IEEE标准定义的VCD标准波形,进而提供至所述被测软件。
6.根据权利要求1或5所述的系统,其特征在于,所述驱动芯片配置有逻辑模块以及嵌入式处理模块;
所述逻辑模块用于进行接口适配和信号传递;
所述嵌入式处理模块用于将所述测试输入数据转换成适配所述目标芯片的输入信号,以及将所述被测软件返回的输出信号转换成适配所述终端设备的测试输出数据。
7.根据权利要求1所述的系统,其特征在于,所述底板还设置有至少一个扩展槽,用于扩展核心板以适配不同信号输入的被测软件;所述驱动芯片具有与所述扩展槽适配的扩展接口。
8.根据权利要求1所述的系统,其特征在于,所述终端设备具有人机交互接口,以供测试人员进行测试输入数据的输入和测试输出数据的查看。
9.根据权利要求1所述的系统,其特征在于,所述驱动芯片具有与所述目标接口对应的信号驱动层,所述终端设备具有与所述目标接口对应的业务层;在测试验证时,测试输入数据由所述业务层依次传递到所述信号驱动层和所述被测软件,测试输出数据由所述被测软件依次传递到所述信号驱动层和所述业务层。
10.根据权利要求9所述的系统,其特征在于,每一所述业务层被配置为独立运行的应用程序,或多个所述多个业务层被合并为一个独立运行的应用程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110419913.7A CN113157575A (zh) | 2021-04-19 | 2021-04-19 | 一种可编程逻辑器件软件的原型测试验证系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110419913.7A CN113157575A (zh) | 2021-04-19 | 2021-04-19 | 一种可编程逻辑器件软件的原型测试验证系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113157575A true CN113157575A (zh) | 2021-07-23 |
Family
ID=76868684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110419913.7A Pending CN113157575A (zh) | 2021-04-19 | 2021-04-19 | 一种可编程逻辑器件软件的原型测试验证系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113157575A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115684894A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计的测试方法及测试平台 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102402474A (zh) * | 2010-09-10 | 2012-04-04 | 中兴通讯股份有限公司 | 可编程逻辑器件原型验证装置 |
US20130346933A1 (en) * | 2011-03-03 | 2013-12-26 | Inspur (Beijing) Electronic Information Industry Co., Ltd | Prototype verification system and verification method for high-end fault-tolerant computer |
CN104572442A (zh) * | 2014-12-10 | 2015-04-29 | 黑龙江真美广播通讯器材有限公司 | 可编程逻辑芯片片内程序校验系统 |
CN107290646A (zh) * | 2017-06-09 | 2017-10-24 | 苏州迅芯微电子有限公司 | 高速adc芯片的自动测试平台及测试方法 |
-
2021
- 2021-04-19 CN CN202110419913.7A patent/CN113157575A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102402474A (zh) * | 2010-09-10 | 2012-04-04 | 中兴通讯股份有限公司 | 可编程逻辑器件原型验证装置 |
US20130346933A1 (en) * | 2011-03-03 | 2013-12-26 | Inspur (Beijing) Electronic Information Industry Co., Ltd | Prototype verification system and verification method for high-end fault-tolerant computer |
CN104572442A (zh) * | 2014-12-10 | 2015-04-29 | 黑龙江真美广播通讯器材有限公司 | 可编程逻辑芯片片内程序校验系统 |
CN107290646A (zh) * | 2017-06-09 | 2017-10-24 | 苏州迅芯微电子有限公司 | 高速adc芯片的自动测试平台及测试方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115684894A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计的测试方法及测试平台 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8041553B1 (en) | Generic software simulation interface for integrated circuits | |
US8997034B2 (en) | Emulation-based functional qualification | |
CN102156784B (zh) | 验证环境图形化的芯片验证方法与装置 | |
US8195446B2 (en) | Monitoring physical parameters in an emulation environment | |
EP1849070A2 (en) | Scalable reconfigurable prototyping system and method | |
CN114417768B (zh) | 一种以太网芯片的数模混合仿真方法及系统 | |
CN111427781A (zh) | 一种兼容仿真和实体的逻辑功能测试方法及平台 | |
CN110161346A (zh) | 一种航电测试系统 | |
CN103376340A (zh) | 一种转接板、多平台串行测试系统及方法 | |
CN102750401A (zh) | 用于生成基于cim的电力系统电路模型的系统和方法 | |
CN112732508A (zh) | 一种基于Zynq的可配置通用IO测试系统及测试方法 | |
CN115496018A (zh) | 一种SoC芯片多版本验证方法、装置及设备 | |
JP2009031933A (ja) | スケーラブル再構成可能型プロトタイプシステムと方法 | |
CN114706768A (zh) | I3c总线验证方法及验证系统 | |
CN113157575A (zh) | 一种可编程逻辑器件软件的原型测试验证系统 | |
KR20090055057A (ko) | 데이터 연결 중재 장치 및 이를 구비한 통신 시스템 | |
CN202339497U (zh) | 一种星载综合业务单元验证系统 | |
Martinen et al. | Modular and open test bench architecture for distributed testing | |
CN109085489B (zh) | 一种背板功能测试系统、设计方法及测试方法 | |
US6968286B1 (en) | Functional-pattern management system for device verification | |
US20050278163A1 (en) | System and method for resolving artifacts in differential signals | |
CN113495545A (zh) | 使用在环硬件测试车辆设备控制器的系统和方法 | |
KR102401024B1 (ko) | 철도용 하드웨어 및 소프트웨어 통합 시뮬레이터 | |
CN112034331B (zh) | 一种基于fpga的电路模块测试方法 | |
US5965957A (en) | Switching apparatus, in particular for systems under test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210723 |
|
RJ01 | Rejection of invention patent application after publication |