CN113139359A - 基于fpga内嵌处理器的虚拟仿真测试方法 - Google Patents

基于fpga内嵌处理器的虚拟仿真测试方法 Download PDF

Info

Publication number
CN113139359A
CN113139359A CN202110334725.4A CN202110334725A CN113139359A CN 113139359 A CN113139359 A CN 113139359A CN 202110334725 A CN202110334725 A CN 202110334725A CN 113139359 A CN113139359 A CN 113139359A
Authority
CN
China
Prior art keywords
file
fpga
ddr3
bfm
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110334725.4A
Other languages
English (en)
Other versions
CN113139359B (zh
Inventor
王文宇
易鑫
李静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Rundao Zhijian Technology Co ltd
Original Assignee
Xi'an Rundao Zhijian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Rundao Zhijian Technology Co ltd filed Critical Xi'an Rundao Zhijian Technology Co ltd
Priority to CN202110334725.4A priority Critical patent/CN113139359B/zh
Publication of CN113139359A publication Critical patent/CN113139359A/zh
Application granted granted Critical
Publication of CN113139359B publication Critical patent/CN113139359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种基于FPGA内嵌处理器的虚拟仿真测试方法，包括如下步骤：步骤1，查看被测FPGA软件开发环境，如果是使用MicroBlaze系列开发，则执行步骤2；如果被测FPGA软件使用Zynp系列开发，则执行步骤3；步骤2：连接及转换文件：将被测FPGA软件中C语言转换为可执行文件；然后读取可执行文件，进行仿真测试；步骤3，编写总线BFM文件，使用BFM文件替换原硬核IP，调用BFM文件进行仿真测试。本发明的虚拟仿真测试方法能够实现两种语言协同开发的FPGA内嵌处理器虚拟仿真测试。从而不仅保证了设计的正确性、完善性，又杜绝了后续生产工作中因设计而引发的错误，即节约了经济成本、又保证了项目如期地完成。

Description

基于FPGA内嵌处理器的虚拟仿真测试方法
技术领域
本发明属于虚拟仿真测试领域，具体涉及一种基于FPGA内嵌处理器的虚拟仿真测试方法。
背景技术
FPGA作为一种可编程的器件，最初应用在通信领域，随着纳米技术的提出和微电子技术的发展，可编程逻辑系统设计技术在集成电路产业中独树一帜，应用范围遍及军工、汽车电子、航空航天、医疗、通讯、安防、广播、工业、消费类市场、监察控制等多个热门领域。并随着工艺的不断进步，向着更广泛的领域扩展。然而在FPGA设计中，测试任务起着承上启下的作用，它不仅保证了设计的正确性、完善性，又杜绝了后续生产工作中，因设计而引发的错误，即节约了经济、又保证了项目如期地完成。
在传统的FPGA开发设计中，由于FPGA单纯的逻辑电路设计占用了绝大部分，测试一般仅采用直接对设计输入激励，然后捕获输出结果并加以分析的测试方法进行验证，但是随着应用场景的变化和对FPGA性能等要求的提高，各FPGA供应商提出了FPGA内嵌处理器的设计方案，一般采用两种语言协同开发(两种语言即软件语言如C语言、硬件语言如Verilog或VHDL)，针对此种FPGA内嵌处理器软件的测试方法，因仿真工具无法同时识别C语言与Verilog等硬件语言，测试往往采用屏蔽嵌入式处理器设计部分(C语言)，只针对逻辑部分(Verilog或VHDL语言)进行仿真测试。显然，这种测试方法无法从整个设计的完善度、可靠性方面完整的去验证整个FPGA软件的功能，导致存在验证漏洞，因此提出一种可充分验证FPGA内嵌处理器软件的测试方法是非常有必要的。
发明内容
为了解决FPGA内嵌处理器设计中采用屏蔽嵌入式处理器设计部分，只针对逻辑部分进行仿真测试导致的存在验证漏洞的问题，本发明的目的在于，提供一种基于FPGA内嵌处理器的虚拟仿真测试方法。
为了实现上述目的，本发明采用如下技术方案予以解决：
一种基于FPGA内嵌处理器的虚拟仿真测试方法，包括如下步骤：
步骤1，查看被测FPGA软件开发环境，如果是使用MicroBlaze系列开发，则执行步骤2；如果被测FPGA软件使用Zynp系列开发，则执行步骤3；
步骤2：连接及转换文件：将被测FPGA软件中C语言转换为可执行文件；然后读取可执行文件，进行仿真测试；
步骤3，编写总线BFM文件，使用BFM文件替换原硬核IP，调用BFM文件进行仿真测试。
进一步的，所述步骤2包括如下步骤：
步骤2-1：将被测FPGA软件中C语言部分编译完成后生成的.elf文件转化成.mem文件；
步骤2-2：读取可执行文件：将步骤2-1得到的转换后的可执行文件读入测试平台；在测试执行时与FPGA逻辑部分进行数据交互完成测试。
进一步的，所述步骤2-1具体包括如下步骤：
步骤2-1-1：修改bmm文件；
步骤2-1-2：调用bmm文件，生成.mem可执行文件。
进一步的，所述步骤2-1-1的具体操作如下：
首先，查询被测FPGA软件中使用的DDR3接口的数据位宽和外设存储器分配地址，如果被测FPGA软件中使用的DDR3接口的数据位宽为16bit，则仅保留memory_init.bmm文件中的ddr3_0数据位0～15；
如果被测FPGA软件中使用的DDR3接口的数据位宽为32bit，则将ddr3_0数据位0～15、ddr3_1数据位16～31这两片内存拼接成32位数据位宽的DDR3内存；
如果被测FPGA软件中使用的DDR3接口的数据位宽为48bit，则将ddr3_0数据位0～15、ddr3_1数据位16～31、ddr3_2数据位32～47这三片内存拼接成48位数据位宽的DDR3内存；
如果被测FPGA软件中使用的DDR3接口的数据位宽为64bit，则将ddr3_0数据位0～15、ddr3_1数据位16～31、ddr3_2数据位32～47、ddr3_3的数据位48～63这四片内存拼接成64位数据位宽的DDR3内存；
其次，将memory_init.bmm中MEMORY变量的地址设置为被测FPGA软件中使用外设存储器分配的地址。
进一步的，所述步骤2-1-2的具体操作如下：
在LINUX操作系统下，使用”./gen_memfiles.sh<location of elf file>”命令，把.elf文件通过调用步骤2-1-1得到的memory_init.bmm文件转化成.mem可执行文件。
进一步的，所述步骤2-2具体包括如下步骤：
步骤2-2-1：将步骤2-1得到的.mem可执行文件读入DDR3模型中。
步骤2-2-2：通过例化DDR3模型，顶层文件获取DDR3中的所有指令集，然后进行常规仿真测试。
进一步的，所述步骤2-2-1的具体操作：在测试顶层文件中，使用系统函数“$readmemh()”将步骤2-1得到的.mem可执行文件中的.mem指令集信息读入DDR3模型中。
进一步的，所述步骤3具体包括如下步骤：
步骤3-1，依据设计中使用的总线类型编写BFM文件；
步骤3-2，使用BFM文件替换原硬核IP；
步骤3-3，调用BFM文件进行仿真测试。
进一步的，所述步骤3-2的具体操作如下：
首先，找到被测软件中例化ARM的IP语句，Zynq系列的硬核IP例化原模块名称为xxx_processing_system7_0_0.v模块内的processing_system7_bfm_v2_0_5_processing_system7_bfm；
其次，将对processing_system7_bfm_v2_0_5_processing_system7_bfm模块的例化替换为BFM.sv的例化，此时的ARM的IP已经被替换为BFM模块。
进一步的，所述步骤3-3的具体操作如下：
在被测FPGA软件中查找嵌入式代码与FPGA逻辑单元交互时读写的地址与数据，在测试顶层文件中调用BFM文件，使用BFM文件中的读写任务块实现ARM与FPGA逻辑单元的读写操作，然后进行仿真测试。
与现有技术相比，本发明的方法的优点在于：
本发明的虚拟仿真测试方法能够实现两种语言(C语言和Verilog或VHDL语言)协同开发的FPGA内嵌处理器虚拟仿真测试。从而不仅保证了设计的正确性、完善性，又杜绝了后续生产工作中因设计而引发的错误，即节约了经济成本、又保证了项目如期地完成。
附图说明
图1为基于FPGA内嵌处理器(MicroBlaze系列)的虚拟仿真测试示意图。
图2为基于FPGA内嵌处理器(Zynp系列)的虚拟仿真测试示意图。
图3为基于FPGA内嵌处理器(MicroBlaze系列)的虚拟仿真波形示意图。
图4为基于FPGA内嵌处理器(Zynp系列)的虚拟仿真波形示意图。
具体实施方式
下面结合附图对本发明的具体实施方案进行详细说明。
本发明给出的基于FPGA内嵌处理器的虚拟仿真测试方法，包括如下步骤：
步骤1，查看被测FPGA软件开发环境，如果是使用MicroBlaze系列开发，则执行步骤2；如果被测FPGA软件使用Zynp系列开发，则执行步骤3。
步骤2：连接及转换文件：将被测FPGA软件中嵌入式处理器源码(C语言)转换为可执行文件；然后读取可执行文件，进行仿真测试。具体包括如下步骤：
步骤2-1：将被测FPGA软件中嵌入式处理器源码(C语言)部分编译完成后生成的.elf文件转化成.mem文件。
该步骤用于解决对FPGA软件中C语言与verilog或VHDL协同开发无法完整测试的前期转换工作，转换完成后才能进行常规的FPGA测试。具体包括如下步骤：
步骤2-1-1：修改bmm文件。
首先，查询被测FPGA软件中使用的DDR3接口的数据位宽和外设存储器分配地址，如果被测FPGA软件中使用的DDR3接口的数据位宽为16bit，则仅保留memory_init.bmm(该文件可在XILINX官网中下载获取)文件中的ddr3_0数据位0～15；
如果被测FPGA软件中使用的DDR3接口的数据位宽为32bit，则将ddr3_0数据位0～15、ddr3_1数据位16～31这两片内存拼接成32位数据位宽的DDR3内存；
如果被测FPGA软件中使用的DDR3接口的数据位宽为48bit，则将ddr3_0数据位0～15、ddr3_1数据位16～31、ddr3_2数据位32～47这三片内存拼接成48位数据位宽的DDR3内存；
如果被测FPGA软件中使用的DDR3接口的数据位宽为64bit，则将ddr3_0数据位0～15、ddr3_1数据位16～31、ddr3_2数据位32～47、ddr3_3的数据位48～63这四片内存拼接成64位数据位宽的DDR3内存；
其次，将memory_init.bmm中MEMORY变量的地址设置为被测FPGA软件中使用外设存储器分配的地址。
例如，被测FPGA软件中使用的DDR3接口的数据位宽为64bit，外设存储器分配地址为0x80000000:0xBFFFFFFF]。修改memory_init.bmm文件的源代码示例如下：
Figure BDA0002996958780000041
Figure BDA0002996958780000051
步骤2-1-2：调用bmm文件，生成.mem可执行文件；
在LINUX操作系统下，使用”./gen_memfiles.sh<location of elf file>”命令，把.elf文件通过调用步骤2-1-1得到的memory_init.bmm文件转化成.mem可执行文件。此时.mem文件含有.elf中的所有指令集，运行命令后得到.mem可执行文件。
步骤2-2：读取可执行文件：将步骤2-1得到的转换后的可执行文件读入测试平台；在测试执行时与FPGA逻辑部分进行数据交互完成测试。具体包括如下步骤：
步骤2-2-1：将步骤2-1得到的.mem可执行文件读入DDR3模型中。
具体是：在测试顶层文件中，使用系统函数“$readmemh()”将步骤2-1得到的.mem可执行文件中的.mem指令集信息读入DDR3模型中。
步骤2-2-2：通过例化DDR3模型，顶层文件获取DDR3中的所有指令集，然后进行常规仿真测试。
上述技术方案的FPGA内嵌处理器(MicroBlaze系列)的虚拟仿真环境在测试执行时，通过读取可执行文件，将转换后的可执行文件读入测试平台，使嵌入式处理器与逻辑电路实时进行数据交互。此时启动IRUN仿真工具、Verdi波形查看工具来完成仿真，步骤2的仿真结果的LED结果如图3所示。其中led_8bits_tri_o管脚输出的数据(8`h01、8`h02、8`h04、8`h08、8`h10、8`h20、8`h40、8`h80)与内嵌处理器软核的操作指令一致，由此可见，本发明的虚拟仿真测试方法可以实现两种语言协同开发的FPGA内嵌处理器无法同时进行完整的虚拟仿真测试问题。
步骤3，编写总线BFM文件，使用BFM文件替换原硬核IP，调用BFM文件进行仿真测试。具体包括如下步骤：
步骤3-1，依据设计中使用的总线类型编写BFM文件。
以XILINX的Zynq系列为例进行内嵌处理器硬核测试，XILINX的Zynq系列的内嵌处理器为ARM，Zynq系列的ARM硬核与FPGA交互的接口为AXI总线接口，使用System Verilog语言设计AXI接口的BFM文件。
步骤3-2，使用BFM文件替换原硬核IP(即ARM的IP)。
具体是：首先，找到被测软件中例化ARM的IP语句，Zynq系列的硬核IP例化原模块名称为xxx_processing_system7_0_0.v模块(xxx为block design的名称)内的processing_system7_bfm_v2_0_5_processing_system7_bfm。
其次，将对processing_system7_bfm_v2_0_5_processing_system7_bfm模块的例化替换为BFM.sv的例化，此时的ARM的IP已经被替换为BFM模块。
步骤3-3，调用BFM文件进行仿真测试。
具体是：在被测FPGA软件中查找嵌入式代码与FPGA逻辑单元交互时读写的地址与数据，在测试顶层文件中调用BFM文件，使用BFM文件中的读写任务块实现ARM与FPGA逻辑单元的读写操作，然后进行常规仿真测试，从而实现内嵌处理器与FPGA逻辑单元的协同仿真。
步骤3的仿真结果的LED结果如图4所示。leds管脚输出8`hf与硬核控制逻辑一致，由此可见，本发明测试方法能够实现两种语言协同开发的FPGA内嵌处理器无法同时进行完整的虚拟仿真测试问题。

Claims (10)

1.一种基于FPGA内嵌处理器的虚拟仿真测试方法，其特征在于，包括如下步骤：
步骤1，查看被测FPGA软件开发环境，如果是使用MicroBlaze系列开发，则执行步骤2；如果被测FPGA软件使用Zynp系列开发，则执行步骤3；
步骤2：连接及转换文件：将被测FPGA软件中C语言转换为可执行文件；然后读取可执行文件，进行仿真测试；
步骤3，编写总线BFM文件，使用BFM文件替换原硬核IP，调用BFM文件进行仿真测试。
2.如权利要求1所述的基于FPGA内嵌处理器的虚拟仿真测试方法，其特征在于，所述步骤2包括如下步骤：
步骤2-1：将被测FPGA软件中C语言部分编译完成后生成的.elf文件转化成.mem文件；
步骤2-2：读取可执行文件：将步骤2-1得到的转换后的可执行文件读入测试平台；在测试执行时与FPGA逻辑部分进行数据交互完成测试。
3.如权利要求2所述的基于FPGA内嵌处理器的虚拟仿真测试方法，其特征在于，所述步骤2-1具体包括如下步骤：
步骤2-1-1：修改bmm文件；
步骤2-1-2：调用bmm文件，生成.mem可执行文件。
4.如权利要求3所述的基于FPGA内嵌处理器的虚拟仿真测试方法，其特征在于，所述步骤2-1-1的具体操作如下：
首先，查询被测FPGA软件中使用的DDR3接口的数据位宽和外设存储器分配地址，
如果被测FPGA软件中使用的DDR3接口的数据位宽为16bit，则仅保留memory_init.bmm文件中的ddr3_0数据位0～15；
如果被测FPGA软件中使用的DDR3接口的数据位宽为32bit，则将ddr3_0数据位0～15、ddr3_1数据位16～31这两片内存拼接成32位数据位宽的DDR3内存；
如果被测FPGA软件中使用的DDR3接口的数据位宽为48bit，则将ddr3_0数据位0～15、ddr3_1数据位16～31、ddr3_2数据位32～47这三片内存拼接成48位数据位宽的DDR3内存；
如果被测FPGA软件中使用的DDR3接口的数据位宽为64bit，则将ddr3_0数据位0～15、ddr3_1数据位16～31、ddr3_2数据位32～47、ddr3_3的数据位48～63这四片内存拼接成64位数据位宽的DDR3内存；
其次，将memory_init.bmm中MEMORY变量的地址设置为被测FPGA软件中使用外设存储器分配的地址。
5.如权利要求3所述的基于FPGA内嵌处理器的虚拟仿真测试方法，其特征在于，所述步骤2-1-2的具体操作如下：
在LINUX操作系统下，使用”./gen_memfiles.sh<location of elf file>”命令，把.elf文件通过调用步骤2-1-1得到的memory_init.bmm文件转化成.mem可执行文件。
6.如权利要求2所述的基于FPGA内嵌处理器的虚拟仿真测试方法，其特征在于，所述步骤2-2具体包括如下步骤：
步骤2-2-1：将步骤2-1得到的.mem可执行文件读入DDR3模型中。
步骤2-2-2：通过例化DDR3模型，顶层文件获取DDR3中的所有指令集，然后进行常规仿真测试。
7.如权利要求6所述的基于FPGA内嵌处理器的虚拟仿真测试方法，其特征在于，所述步骤2-2-1的具体操作：在测试顶层文件中，使用系统函数“$readmemh()”将步骤2-1得到的.mem可执行文件中的.mem指令集信息读入DDR3模型中。
8.如权利要求2所述的基于FPGA内嵌处理器的虚拟仿真测试方法，其特征在于，所述步骤3具体包括如下步骤：
步骤3-1，依据设计中使用的总线类型编写BFM文件；
步骤3-2，使用BFM文件替换原硬核IP；
步骤3-3，调用BFM文件进行仿真测试。
9.如权利要求8所述的基于FPGA内嵌处理器的虚拟仿真测试方法，其特征在于，所述步骤3-2的具体操作如下：
首先，找到被测软件中例化ARM的IP语句，Zynq系列的硬核IP例化原模块名称为xxx_processing_system7_0_0.v模块内的processing_system7_bfm_v2_0_5_processing_system7_bfm；
其次，将对processing_system7_bfm_v2_0_5_processing_system7_bfm模块的例化替换为BFM.sv的例化，此时的ARM的IP已经被替换为BFM模块。
10.如权利要求8所述的基于FPGA内嵌处理器的虚拟仿真测试方法，其特征在于，所述步骤3-3的具体操作如下：
在被测FPGA软件中查找嵌入式代码与FPGA逻辑单元交互时读写的地址与数据，在测试顶层文件中调用BFM文件，使用BFM文件中的读写任务块实现ARM与FPGA逻辑单元的读写操作，然后进行仿真测试。
CN202110334725.4A 2021-03-29 2021-03-29 基于fpga内嵌处理器的虚拟仿真测试方法 Active CN113139359B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110334725.4A CN113139359B (zh) 2021-03-29 2021-03-29 基于fpga内嵌处理器的虚拟仿真测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110334725.4A CN113139359B (zh) 2021-03-29 2021-03-29 基于fpga内嵌处理器的虚拟仿真测试方法

Publications (2)

Publication Number Publication Date
CN113139359A true CN113139359A (zh) 2021-07-20
CN113139359B CN113139359B (zh) 2023-09-08

Family

ID=76810287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110334725.4A Active CN113139359B (zh) 2021-03-29 2021-03-29 基于fpga内嵌处理器的虚拟仿真测试方法

Country Status (1)

Country Link
CN (1) CN113139359B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023158530A1 (en) * 2022-02-18 2023-08-24 SiFive, Inc. Integrated circuit design verification with module swapping

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8639487B1 (en) * 2003-03-25 2014-01-28 Cadence Design Systems, Inc. Method for multiple processor system-on-a-chip hardware and software cogeneration
CN104063321A (zh) * 2014-06-27 2014-09-24 北京控制工程研究所 一种针对MicroBlaze软核程序的测试验证系统及测试验证方法
US20180165478A1 (en) * 2016-12-13 2018-06-14 University Of Florida Research Foundation, Incorporated Uniquified fpga virtualization approach to hardware security
US10289785B1 (en) * 2016-09-15 2019-05-14 Xilinx, Inc. Platform architecture creation for a system-on-chip
CN110175107A (zh) * 2019-05-13 2019-08-27 华中科技大学 一种fpga云服务器性能的测试方法及测试系统
US20200241899A1 (en) * 2019-01-28 2020-07-30 King Fahd University Of Petroleum And Minerals Fpga virtualization

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8639487B1 (en) * 2003-03-25 2014-01-28 Cadence Design Systems, Inc. Method for multiple processor system-on-a-chip hardware and software cogeneration
CN104063321A (zh) * 2014-06-27 2014-09-24 北京控制工程研究所 一种针对MicroBlaze软核程序的测试验证系统及测试验证方法
US10289785B1 (en) * 2016-09-15 2019-05-14 Xilinx, Inc. Platform architecture creation for a system-on-chip
US20180165478A1 (en) * 2016-12-13 2018-06-14 University Of Florida Research Foundation, Incorporated Uniquified fpga virtualization approach to hardware security
US20200241899A1 (en) * 2019-01-28 2020-07-30 King Fahd University Of Petroleum And Minerals Fpga virtualization
CN110175107A (zh) * 2019-05-13 2019-08-27 华中科技大学 一种fpga云服务器性能的测试方法及测试系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王磊: "《基于MicroBlaze软核的FPGA片上系统设计》", 《单片机与嵌入式系统应用》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023158530A1 (en) * 2022-02-18 2023-08-24 SiFive, Inc. Integrated circuit design verification with module swapping

Also Published As

Publication number Publication date
CN113139359B (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
CN112580295B (zh) 多核SoC芯片的自动化验证方法、系统及装置
CN111124550B (zh) 一种程序动态加载方法、装置及存储介质
US6285914B1 (en) Verification method by means of comparing internal state traces
CN110632499A (zh) 基于测试对象的测试向量生成方法及存储介质
CN105205249A (zh) 一种soc调试验证系统及其软硬件协同方法
CN111950212A (zh) 高效的多模式验证平台及方法
CN113297073B (zh) 芯片中算法模块的验证方法、装置、设备及可读存储介质
US20210406442A1 (en) Verification platform for system on chip and verification method thereof
US9690888B2 (en) Method and apparatus for system design verification
US11520968B2 (en) Verification platform for system on chip and verification method thereof
WO2002056173A1 (en) Methods and apparatus for deep embedded software development
CN111693848B (zh) 一种SiP模块的电参数测试程序注入及多模测试实现方法
CN113139359A (zh) 基于fpga内嵌处理器的虚拟仿真测试方法
CN109426671B (zh) 一种边界扫描链的生成方法及装置、计算机可读存储介质
US6536020B2 (en) Efficient generation of optimum test data
US10884772B1 (en) Method and system for emulating an image processing system
Huggi et al. Design and verification of memory elements using python
CN111858218B (zh) Fpga的amba总线接口调试方法、装置及fpga
CN111123084B (zh) 一种基于tcl语言的数字电路快速测试方法
CN113792522A (zh) 仿真验证方法、装置及计算设备
CN111400994B (zh) 网表形式验证方法、装置、计算机设备及存储介质
CN112269740A (zh) 自动驾驶软件的自动测试方法及装置
CN112131806A (zh) 验证设计的编译方法、电子设备及存储介质
CN107526585B (zh) 基于Scala的FPGA开发平台及其调试、测试方法
CN111338761A (zh) 一种51单片机虚拟中断控制器及实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant