CN113138803B - 一种计算机编程用指令集存储系统 - Google Patents

一种计算机编程用指令集存储系统 Download PDF

Info

Publication number
CN113138803B
CN113138803B CN202110516210.6A CN202110516210A CN113138803B CN 113138803 B CN113138803 B CN 113138803B CN 202110516210 A CN202110516210 A CN 202110516210A CN 113138803 B CN113138803 B CN 113138803B
Authority
CN
China
Prior art keywords
instruction set
memory
instruction
flash
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110516210.6A
Other languages
English (en)
Other versions
CN113138803A (zh
Inventor
杜铭枢
郭世杰
杜晓通
李恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Humanoid Thinking Shandong Intelligent Technology Co ltd
Original Assignee
Humanoid Thinking Shandong Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Humanoid Thinking Shandong Intelligent Technology Co ltd filed Critical Humanoid Thinking Shandong Intelligent Technology Co ltd
Priority to CN202110516210.6A priority Critical patent/CN113138803B/zh
Publication of CN113138803A publication Critical patent/CN113138803A/zh
Application granted granted Critical
Publication of CN113138803B publication Critical patent/CN113138803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开一种计算机编程用指令集存储系统，包括：存储器，采用电子存储器，用于本系统的指令集存储；指令集管理单元,用于实现对存储器中存储的指令集的管理；内存申请单元，用于在指令集管理单元每添加一个类别的指令集后，自动为所添加的指令集，向存储器的空白可擦写区申请一块独立的内存区域用于该所添加的指令集的存储。本发明用于提高指令集存储的合理性，继而有助于确保解释控制系统的平稳运行。

Description

一种计算机编程用指令集存储系统
技术领域
本发明涉及计算机领域，具体涉及一种计算机编程用指令集存储系统。
背景技术
随着多种控制方式的发展，用户多变化需求以及对控制过程参与度的日益加深，研发一种能将人的逻辑以及算术思维在控制芯片上进行运算与表达的解释控制系统已变得非常必要。
上述解释控制系统，具有解释机制本质，其在进行网络信息交换时，可将多个字节按照某种协议化的格式进行组装与传输，格式中每个字节都有其固定的含义，这便形成了指令集。
解释控制系统的指令集是指导其完成完整解释功能的重要组成部分。对指令集的合理化存储方案设计，是解释控制系统能平稳运行的重要保障。
发明内容
为解决上述技术问题，本发明提供一种计算机编程用指令集存储系统，用于保障解释控制系统的平稳运行。
本发明提供一种计算机编程用指令集存储系统，包括：
存储器，采用电子存储器，用于本系统的指令集存储；
指令集管理单元,用于实现对存储器中存储的指令集的管理；
内存申请单元，用于在指令集管理单元每添加一个类别的指令集后，自动为所添加的指令集，向存储器的空白可擦写区申请一块独立的内存区域用于该所添加的指令集的存储。
进一步地，所述存储器采用FLASH存储器或机械硬盘。
进一步地，所述存储器采用FLASH存储器；
所述的指令集包括端口指令集、缓存表指令集和控制操作指令集；
内存申请单元自动为端口指令集、缓存表指令集和控制操作指令集向存储器的空白可擦写区申请的独立的内存区域，依次为端口系统指令区、缓存表指令区以及控制操作指令区。
进一步地，所述缓存表指令区包括连续的若干个FLASH页，该连续的若干个FLASH页用于一对一存储缓存表指令集中的每一类指令。
进一步地，缓存表指令集中的每一类指令，在其对应的FLASH页中均配设有FLASH偏移空间。
进一步地，所述端口系统指令区的大小为一个FLASH页，端口指令集中的每一个指令在该FLASH页中均配设有长度相同的FLASH偏移空间。
进一步地，控制操作指令区包括若干个FLASH页，其中，控制操作指令区中所包括的每一FLASH页中均存有控制操作指令集的全部指令。
进一步地，控制操作指令区中存储的各指令均配设有长度相同的FLASH偏移空间。
进一步地，内存申请单元依据解释控制系统中输出端口的数量，为控制操作指令集,向存储器的空白可擦写区申请对应数量的FLASH页，并将申请到的该对应数量的FLASH页与解释控制系统中的各输出端口一对一关联。
本发明的有益效果为：
1.本发明提供的计算机编程用指令集存储系统，包括存储器、指令集管理单元和内存申请单元，指令集管理单元用于实现对存储器中存储的指令集的管理，内存申请单元用于在指令集管理单元每添加一个类别的指令集后，自动为所添加的指令集，向存储器的空白可擦写区申请一块独立的内存区域用于该所添加的指令集的存储，有助于自动实现对各指令集的单独存储，既方便对各指令集的单独管理，又有助指令集的快速调用，还有助于避免对相关指令集的误删除或误修改，可见一定程度上有助于确保指令集存储管理的便利性，还有助于确保指令集管理的准确性，继而有助于保障解释控制系统的平稳运行。
2.本发明提供的计算机编程用指令集存储系统，其内存申请单元可依据解释控制系统中输出端口的数量，为控制操作指令集,向存储器的空白可擦写区申请对应数量的FLASH页，并可将申请到的该对应数量的FLASH页与解释控制系统中的各输出端口一对一建立关联关系，有助于更加方便地对控制操作的各类指令进行查询与解析，进一步有助于保障解释控制系统的平稳运行。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的存储系统的示意性框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
图1是本发明一个实施例的计算机编程用指令集存储系统的示意性结构框图。该系统应用于解释控制系统。
如图1所示，该系统100包括：
存储器101，采用电子存储器，用于本系统的指令集存储；
指令集管理单元102,用于实现对存储器101中存储的指令集的管理，包括指令集的添加、修改、查看和删除；
内存申请单元103，用于在指令集管理单元102每添加一个类别的指令集后，自动为所添加的指令集,向存储器101的空白可擦写区申请一块独立的内存区域用于该所添加的指令集的存储。
作为本发明的一个示意性实施例，所述存储器101采用FLASH存储器101。具体实现时，也可采用机械硬盘替换所述的FLASH存储器。
作为本发明的一个示意性实施例：所述指令集包括端口指令集、缓存表指令集和控制操作指令集；内存申请单元103自动为上述端口指令集、缓存表指令集和控制操作指令集向存储器101的空白可擦写区申请的独立的内存区域，依次为端口系统指令区、缓存表指令区以及控制操作指令区。
其中，端口指令集是计算机指导系统中嵌入式MCU(即处理器，在解释控制系统又称“翻译器”)进行端口系统创建的指令的集合。
其中，解释控制系统通过逻辑表达式与算术表达式实现最终的结果运算，需要计算机通过翻译器对嵌入式MCU发送一系列以逻辑与算术缓存表运算规则为基础的指导命令，这一系列的指导命令称为缓存表指令集。
其中，控制操作指令集用于兼顾输入输出锁存、缓存表引用等。
作为本发明的一个示意性实施例：所述端口系统指令区的大小为一个FLASH页，端口指令集中的每一个指令在该FLASH页中均配设有长度相同的FLASH偏移空间。
其中，端口指令集全部为解释控制系统中端口系统的生成类指令，端口指令集在整个解释控制系统的运行期间只执行一次。解释控制系统的MCU(翻译器)接收到此生成类指令后，会马上进行解析并调用，调用后端口系统便会动态生成，在端口系统生成后，该端口指令集不会被再次解析。但是当程序由于某种原因强制复位且释放解释控制系统中RAM的资源后，该端口系统指令区的解析任务会将指令强制加载与再次解析，指导端口系统的重新生成。
上述端口系统是解释控制系统中解释机制的基础，由广义I/O口(即广义的输入端口和广义的输出端口)构成。该广义I/O口并非MCU(翻译器)的I/O接线端，而是一种拓展化的，以端口的形式进行测量、处理信息的集合。在解释控制系统中，广义I/O口分为保留端口、物理端口以及虚拟端口三大主类，这些广义I/O口的集合称之为所述的端口系统。其中，保留端口是一种通用型空闲裕量端口。保留端口分为保留输入(RI)端口与保留输出(RO)端口，保留端口默认情况下无具体含义，其设计目的在于为某些高优先级、非通用化端口进行私有化设计与定制。物理端口与狭义上的MCU I/O口相对应，其主要起采集外界传感器信息以及控制输出设备的作用。物理端口子类为物理量输入(PI)端口与物理量输出(PO)端口，其中，PI端口又分为模拟量输入(AI)端口、数字量输入(DI)端口，PO端口则分为模拟量输出(AO)端口、数字量输出(DO)端口以及总线输出(BUSO)端口，BUSO端口为输出类的通信端口，其常用的通信形式有通用异步收发器UART、I2C、串行外设接口SPI以及RS485等。虚拟端口是端口系统的重要组成部分。上述端口系统中，虚拟端口是独立于嵌入式MCU硬件输入输出之外的广义I/O部分。虚拟端口由三个子类组成，分别为网络端口、时间(TI)端口以及映射(MPI)端口。
在本实施例中，端口系统指令区大小为一页FLASH，不同的MCU，单页FLASH大小不同，指令从这一页的起始位置进行存储。为了访问的便利性，为端口指令集中的每个指令帧(即端口指令集中的指令)设置长度相同的FLASH偏移空间。
端口系统指令区的FLASH偏移空间的长度可依实际情况设定，本实施例中取36字节的长度为固定地址偏移(该长度的更改可通过其宏进行定义)。大部分FLASH地址存在2字节、3字节以及4字节对齐的形式，36字节是这三种形式字节长度的公倍数，可见该端口系统指令区适用FLASH地址对齐的形式广泛。
作为本发明的一个示意性实施例：所述缓存表指令区包括连续的若干个FLASH页，该连续的若干个FLASH页用于一对一存储缓存表指令集中的每一类指令。
具体实现时，内存申请单元103为缓存表指令集申请所述缓存表指令区的方法可以为：
步骤S1：为缓存表指令集中的每一类指令，分别向存储器101的空白可擦写区申请一个FLASH页；其中，步骤S1中申请的各FLASH页是连续的；
步骤S2：步骤S1中申请到的所有FLASH页集合到一起构成所述缓存表指令区。
比如，缓存表指令集中的指令种类为逻辑边界二值化指令、算术边界缓存指令和中间运算指令(总计三种种类)，内存申请单元103为缓存表指令集申请缓存表指令区的方法为：
为逻辑边界二值化指令，向存储器101的空白可擦写区申请一个FLASH页，记为第一FLASH页；
为算术边界缓存指令，向存储器101的空白可擦写区申请一个FLASH页，记为第二FLASH页；
为中间运算指令，向存储器101的空白可擦写区申请一个FLASH页，记为第三FLASH页；其中，上述第一FLASH页、第二FLASH页和第三FLASH页为三个连续的FLASH页；
上述第一FLASH页、第二FLASH页和第三FLASH页构成内存申请单元103为缓存表指令集申请到的缓存表指令区。
作为本发明的一个示意性实施例：缓存表指令集中的每一类指令，在其对应的FLASH页中均配设有FLASH偏移空间。
比如，上述逻辑边界二值化指令、算术边界缓存指令和中间运算指令，分别在上述第一FLASH页、第二FLASH页和第三FLASH页中配设有FLASH偏移空间。
缓存表指令区存储的每一个指令均设有FLASH偏移空间，并且该缓存表指令区的FLASH偏移空间的长度不固定设置，本领域技术人员可依据实际需要选择设定。
在调用形式上，缓存表指令区是循环调用的，使用时，解释控制系统中的解析任务可以定时唤醒，并对该缓存表指令区的三页指令进行加载解析，这种解析调用过程可以实现对缓存表运算结果的实时更正，对控制操作起到间接性地实时指导作用。
作为本发明的一个示意性实施例：控制操作指令区包括若干个FLASH页，其中，控制操作指令区中所包括的每一FLASH页中均存有控制操作指令集的全部指令。
比如，控制操作指令集中的指令为数字量输入锁存帧、逻辑缓存表引用帧、算术缓存表引用帧、软件触发器设定帧、仿真运行设定帧和控制切换帧，控制操作指令区所包含的每一个FLASH页中，均存有上述数字量输入锁存帧、逻辑缓存表引用帧、算术缓存表引用帧、软件触发器设定帧、仿真运行设定帧和控制切换帧。
作为本发明的一个示意性实施例，控制操作指令区中存储的各指令均配设有长度相同的FLASH偏移空间，比如可统一设定FLASH偏移空间的长度为24个字节，也可通过其宏定义修改。
作为本发明的一个示意性实施例，内存申请单元依据解释控制系统中的输出端口的数量，为控制操作指令集,向存储器的空白可擦写区申请对应数量的FLASH页，并将申请到的该对应数量的FLASH页与解释控制系统中的各输出端口一对一建立关联关系。
其中，解释控制系统中的输出端口，即为上述端口系统中的输出端口(为保留端口、物理端口以及虚拟端口三大类)。
将内存申请单元依据解释控制系统中的输出端口的数量，为控制操作指令集,向存储器的空白可擦写区申请到的所有FLASH页汇集后，即得到上述控制操作指令区。
本说明书中各实施例之间相同或相似之处可相互参见。
本发明有助于提高指令集存储的合理性，继而可在一定程度上有助于确保解释控制系统的平稳运行。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (6)

1.一种计算机编程用指令集存储系统，其特征在于，包括：
存储器，采用电子存储器，用于本系统的指令集存储；
指令集管理单元,用于实现对存储器中存储的指令集的管理；
内存申请单元，用于在指令集管理单元每添加一个类别的指令集后，自动为所添加的指令集，向存储器的空白可擦写区申请一块独立的内存区域用于该所添加的指令集的存储；
所述的指令集包括端口指令集、缓存表指令集和控制操作指令集；
内存申请单元自动为端口指令集、缓存表指令集和控制操作指令集向存储器的空白可擦写区申请的独立的内存区域，依次为端口系统指令区、缓存表指令区以及控制操作指令区；
所述缓存表指令区包括连续的若干个FLASH页，该连续的若干个FLASH页用于一对一存储缓存表指令集中的每一类指令；
控制操作指令区包括若干个FLASH页，其中，控制操作指令区中所包括的每一FLASH页中均存有控制操作指令集的全部指令；
内存申请单元依据解释控制系统中输出端口的数量，为控制操作指令集,向存储器的空白可擦写区申请对应数量的FLASH页，并将申请到的该对应数量的FLASH页与解释控制系统中的各输出端口一对一关联。
2.根据权利要求1所述的计算机编程用指令集存储系统，其特征在于，所述存储器采用FLASH存储器或机械硬盘。
3.根据权利要求2所述的计算机编程用指令集存储系统，其特征在于，所述存储器采用FLASH存储器。
4.根据权利要求1所述的计算机编程用指令集存储系统，其特征在于，缓存表指令集中的每一类指令，在其对应的FLASH页中均配设有FLASH偏移空间。
5.根据权利要求3所述的计算机编程用指令集存储系统，其特征在于，所述端口系统指令区的大小为一个FLASH页，端口指令集中的每一个指令在该FLASH页中均配设有长度相同的FLASH偏移空间。
6.根据权利要求1所述的计算机编程用指令集存储系统，其特征在于，控制操作指令区中存储的各指令均配设有长度相同的FLASH偏移空间。
CN202110516210.6A 2021-05-12 2021-05-12 一种计算机编程用指令集存储系统 Active CN113138803B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110516210.6A CN113138803B (zh) 2021-05-12 2021-05-12 一种计算机编程用指令集存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110516210.6A CN113138803B (zh) 2021-05-12 2021-05-12 一种计算机编程用指令集存储系统

Publications (2)

Publication Number Publication Date
CN113138803A CN113138803A (zh) 2021-07-20
CN113138803B true CN113138803B (zh) 2023-03-24

Family

ID=76817024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110516210.6A Active CN113138803B (zh) 2021-05-12 2021-05-12 一种计算机编程用指令集存储系统

Country Status (1)

Country Link
CN (1) CN113138803B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439972A (zh) * 2003-03-31 2003-09-03 上海北大方正科技电脑系统有限公司 一种对打印设备上的数据流进行管理和控制的方法
CN111831582A (zh) * 2020-07-16 2020-10-27 中国科学院计算技术研究所 用于智能处理器的内存管理装置、方法及电子设备
WO2021042596A1 (zh) * 2019-09-04 2021-03-11 苏州浪潮智能科技有限公司 一种指令流水线处理方法、系统、设备及计算机存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431566B (zh) * 2008-12-16 2011-04-20 中兴通讯股份有限公司 一种提供用户快捷操作的移动终端及方法
CN111414248B (zh) * 2019-01-04 2023-03-21 阿里巴巴集团控股有限公司 内存管理方法、装置及计算设备
CN110096228B (zh) * 2019-03-29 2021-09-14 联想(北京)有限公司 数据存储方法、数据存储装置和数据存储系统
KR20210007503A (ko) * 2019-07-11 2021-01-20 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN110941395B (zh) * 2019-11-15 2023-06-16 深圳宏芯宇电子股份有限公司 动态随机存取存储器、内存管理方法、系统及存储介质
CN112015490A (zh) * 2020-11-02 2020-12-01 鹏城实验室 可编程器件实现与测试精简指令集方法、设备及介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439972A (zh) * 2003-03-31 2003-09-03 上海北大方正科技电脑系统有限公司 一种对打印设备上的数据流进行管理和控制的方法
WO2021042596A1 (zh) * 2019-09-04 2021-03-11 苏州浪潮智能科技有限公司 一种指令流水线处理方法、系统、设备及计算机存储介质
CN111831582A (zh) * 2020-07-16 2020-10-27 中国科学院计算技术研究所 用于智能处理器的内存管理装置、方法及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Personalized safety instruction system for construction site based on internet technology》;Ning Tang;《Safety Science》;20190323;第161页-第169页 *
《专用指令集处理器模型的研究》;余洁;《哈尔滨工业大学学报》;20080715(第7期);第1125页-第1130页 *

Also Published As

Publication number Publication date
CN113138803A (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
JPS63275243A (ja) 通信制御装置
CN110688172B (zh) 设备功能互斥逻辑配置方法、装置、电子设备及存储介质
JPS6120129A (ja) 複数コ−ド系情報処理方式
WO2020119099A1 (zh) 一种业务规则处理方法、服务器及计算机可读存储介质
CN107451086A (zh) 一种一体机
US20090144528A1 (en) Method for running native code across single or multi-core hybrid processor achitecture
CN110286819A (zh) 一种窗口管理方法及计算设备
CN108388372A (zh) 一种自适应触摸数据的方法、装置、设备及存储介质
CN113138803B (zh) 一种计算机编程用指令集存储系统
CN115858205A (zh) 基于内存黑板机制的仿真组件交互方法、装置和设备
CN109507991B (zh) 一种双轴伺服控制平台调试系统及方法
CN111262753A (zh) 一种numa节点个数自动配置方法方法、系统、终端及存储介质
CN111625532A (zh) 数据血缘关系处理方法、装置、计算机设备及存储介质
CN111310192B (zh) 数据处理方法、装置、存储介质和处理器
CN116521181A (zh) 基于游戏系统的脚本数据处理方法、装置、设备及介质
CN115328656A (zh) 动态内存智能化扩展方法、装置、设备及存储介质
CN114995770A (zh) 一种数据处理方法、装置、设备、系统及可读存储介质
CN112559039B (zh) 一种计算机编程用指令集生成方法及系统
US20050060707A1 (en) Method for iterating through elements of a collection
CN113220287B (zh) 计算机自动编程方法、系统、终端及存储介质
CN105867866A (zh) 一种kvm芯片、kvm控制系统和方法
CN117687626B (zh) 一种上位机和主程序匹配系统及方法
CN118152077B (zh) 一种异构的智能合约虚拟机融合互通的实现方法
CN107491205A (zh) 一种一体机
Corsini et al. The implementation of abstract objects in a capability based addressing architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant