CN113132047A - 双芯电能表协议一致性测试装置的通信同步方法及系统 - Google Patents

双芯电能表协议一致性测试装置的通信同步方法及系统 Download PDF

Info

Publication number
CN113132047A
CN113132047A CN202110412866.3A CN202110412866A CN113132047A CN 113132047 A CN113132047 A CN 113132047A CN 202110412866 A CN202110412866 A CN 202110412866A CN 113132047 A CN113132047 A CN 113132047A
Authority
CN
China
Prior art keywords
timer
serial
clock
signal
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110412866.3A
Other languages
English (en)
Inventor
巫钟兴
祝恩国
赵兵
林繁涛
陈昊
王齐
张海龙
邹和平
朱子旭
段晓萌
刘兴奇
张宇鹏
韩月
许岳楼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
China Electric Power Research Institute Co Ltd CEPRI
Original Assignee
State Grid Corp of China SGCC
China Electric Power Research Institute Co Ltd CEPRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, China Electric Power Research Institute Co Ltd CEPRI filed Critical State Grid Corp of China SGCC
Priority to CN202110412866.3A priority Critical patent/CN113132047A/zh
Publication of CN113132047A publication Critical patent/CN113132047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/18—Protocol analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)

Abstract

本申请公开了一种双芯电能表协议一致性测试装置的通信同步方法。其中，该方法包括：将双芯电能表协议一致性的测试装置接入双芯电能表的串行外设接口，测试装置为一个串行外设通信控制设备，将通用型输入输出端口与测试装置的片选信号进行连接；根据通用型输入输出端口，控制片选信号的切换实现同步序列，开启数据监控；分配定时器对串行时钟信号进行检测，根据串行时钟信号的数据帧与数据帧之间的间隔确定定时器周期，开启定时器对串行时钟信号进行检测，串行时钟信号为所述定时器的时钟源；若在定时器引脚上检测到时钟边沿，则将定时器的计数存储器清零直至出发定时器的溢出中断，并同步时钟。

Description

双芯电能表协议一致性测试装置的通信同步方法及系统
技术领域
本申请涉及通信技术领域，特别是涉及一种双芯电能表协议一致性测试装置的通信同步方法及系统。
背景技术
随着国网对双芯电能表的需求加大，新一代国网表在法制计量功能与非计量功能上要保持相互独立，其中计量芯需要通过法治认证，保证在非计量功能和其他系统软件升级、故障等情况下能够独立运行，并确保不影响计量准确度、稳定性和数据可追溯。双芯将直接通过SPI接口进行数据交互。其通信必须按照一定的协议规范实现数据交互。否则，无法实现数据的正常交互，影响电能表的正常工作。因此，需要双芯电能表协议一致性测试装置对SPI接口进行通信协议捕获来进行协议一致性的测试。
SPI(Serial Peripheral Interface串行外设接口)是一种高速的，全双工，同步的通信总线。以主从方式工作，一般主机通过SPI的CS(Chip Select片选)信号对从机进行控制，用于对主机SPI的SCLK(Serial Clock串行时钟)进行时钟同步，在时钟边沿进行数据接收发送。如果主机没有对CS信号进行控制，则从机不能确定时钟的起始位置，导致时钟信号错位，造成数据错位，影响数据的正常交互。
针对上述的现有技术中存在的双芯电能表如果主机没有对CS信号进行控制，则从机不能确定时钟的起始位置，导致时钟信号错位，造成数据错位，影响数据的正常交互的技术问题，目前尚未提出有效的解决方案。
发明内容
本公开的实施例提供了一种双芯电能表协议一致性测试装置的通信同步方法及系统，以至少解决现有技术中存在的双芯电能表如果主机没有对CS信号进行控制，则从机不能确定时钟的起始位置，导致时钟信号错位，造成数据错位，影响数据的正常交互的技术问题。
根据本公开实施例的一个方面，提供了一种双芯电能表协议一致性测试装置的通信同步方法，包括：将双芯电能表协议一致性的测试装置接入双芯电能表的串行外设接口，所述测试装置为一个串行外设通信控制设备，将通用型输入输出端口与所述测试装置的片选信号进行连接；根据所述通用型输入输出端口，控制所述片选信号的切换实现同步序列，开启数据监控；分配定时器对串行时钟信号进行检测，根据所述串行时钟信号的数据帧与数据帧之间的间隔确定定时器周期，开启所述定时器对串行时钟信号进行检测，所述串行时钟信号为所述定时器的时钟源；若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，并同步时钟。
根据本公开实施例的另一方面，还提供了一种双芯电能表协议一致性测试装置的通信同步系统，包括：接入连接模块，用于将双芯电能表协议一致性的测试装置接入双芯电能表的串行外设接口，所述测试装置为一个串行外设通信控制设备，将通用型输入输出端口与所述测试装置的片选信号进行连接；同步序列模块，用于根据所述通用型输入输出端口，控制所述片选信号的切换实现同步序列，开启数据监控；检测信号模块，用于分配定时器对串行时钟信号进行检测，根据所述串行时钟信号的数据帧与数据帧之间的间隔确定定时器周期，开启所述定时器对串行时钟信号进行检测，所述串行时钟信号为所述定时器的时钟源；同步时钟模块，用于若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，并同步时钟。
在本发明中，通过通用型输入输出端口GPIO，控制CS信号，间隔性同步时钟，实现在主机没有CS信号的情况下，进行通信监控，解决了从机不能确定时钟的起始位置问题，避免了数据错位，保证了数据的有效性。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本申请的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1是根据本公开实施例所述的一种双芯电能表协议一致性测试装置的通信同步方法的流程示意图；
图2是根据本公开实施例所述的一种双芯电能表协议一致性测试装置的通信同步方法的流程示意图；
图3是根据本公开实施例所述的片选信号同步序列的示意图；
图4是根据本公开实施例所述的一种双芯电能表协议一致性测试装置的通信同步系统的示意图。
具体实施方式
现在参考附图介绍本发明的示例性实施方式，然而，本发明可以用许多不同的形式来实施，并且不局限于此处描述的实施例，提供这些实施例是为了详尽地且完全地公开本发明，并且向所属技术领域的技术人员充分传达本发明的范围。对于表示在附图中的示例性实施方式中的术语并不是对本发明的限定。在附图中，相同的单元/元件使用相同的附图标记。
除非另有说明，此处使用的术语(包括科技术语)对所属技术领域的技术人员具有通常的理解含义。另外，可以理解的是，以通常使用的词典限定的术语，应当被理解为与其相关领域的语境具有一致的含义，而不应该被理解为理想化的或过于正式的意义。
根据本实施例的第一个方面，提供了一种双芯电能表协议一致性测试装置的通信同步方法100。参考图1所示，该方法100包括：
S102:将双芯电能表协议一致性的测试装置接入双芯电能表的串行外设接口，所述测试装置为一个串行外设通信控制设备，将通用型输入输出端口与所述测试装置的片选信号进行连接；
S104:根据所述通用型输入输出端口，控制所述片选信号的切换实现同步序列，开启数据监控；
S106:分配定时器对串行时钟信号进行检测，根据所述串行时钟信号的数据帧与数据帧之间的间隔确定定时器周期，开启所述定时器对串行时钟信号进行检测，所述串行时钟信号为所述定时器的时钟源；
S108:若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，并同步时钟。
具体地，参考双芯电能表协议一致性测试装置作为从机，接入双芯的SPI接口，利用通信数据协议帧与帧之间的交互间隔，通过对从机CS信号禁止再使能的同步序列，主动切换CS信号，达到时钟同步效果。
具体工作流程参考图2所示，如下：
步骤1：双芯电能表协议一致性测试装置本身作为一个SPI通信监控设备，工作时将作为一个SPI从设备。使用一个GPIO(General-purpose input/output通用型输入输出)连接到SPI外设的CS(片选)信号上，以便控制CS的切换来实现同步序列；
步骤2：控制GPIO将CS拉高使得SPI不对SDI(Serial Data Input串行数据输入)引脚上的数据进行接收处理，防止在未准备好的情况下接收到异常数据；
步骤3：设置SPI的CS信号为硬件控制，让MCU的SPI外设自行进入数据收发状态，使能SPI，开始数据监控；
步骤4：分配一个定时器对SCLK进行检测，SCLK信号作为定时器的时钟源。根据SCLK的间隔(数据帧与数据帧之间的间隔)确定定时器周期，开启定时器；
步骤5：定时器检测时钟信号SCLK时，若在定时器引脚上检测到时钟边沿，则定时器的计数寄存器清0，重复进行步骤5，直至触发定时器的溢出中断；一旦进入定时器溢出中断，则说明判定时间内没有时钟信号，即没有数据帧接收，则可以重新同步时钟，进入步骤6；
步骤6：控制CS信号进行同步序列:CS信号拉高再拉低，实现时钟同步，返回步骤5重复运行。
进一步的，步骤4中，SCLK的间隔(数据帧与数据帧之间的间隔)需大于SCLK时钟周期。
进一步的，步骤5中的定时器的溢出值根据SCLK的间隔和SCLK的时钟周期确定，该溢出值需大于SCLK的时钟周期，且要小于SCLK的间隔。
进一步的，步骤6中的CS信号的同步序列需在SCLK的间隔内完成。
从而，通过通用型输入输出端口GPIO，控制CS信号，间隔性同步时钟，实现在主机没有CS信号的情况下，进行通信监控，解决了从机不能确定时钟的起始位置问题，避免了数据错位，保证了数据的有效性。
可选地，根据所述通用型输入输出端口，控制所述片选信号的切换实现同步序列，开启数据监控，包括：根据所述通用型输入输出端口，控制所述片选信号拉高，使得所述串行外设接口不对串行数据输入引脚上的数据进行接收处理；将所述通用型输入输出端口控制所述片选信号的控制方式确定为硬件控制，使得所述串行外设接口自行进入数据收发状态，使能所述串行外设接口，开启监控数据。
可选地，根据所述通用型输入输出端口，控制所述片选信号的切换实现同步序列，开启数据监控，还包括：在控制所述片选信号拉高之后，将所述片选信号拉低，实现同步时钟同步；重复若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，则同步时钟的步骤。
可选地，所述串行时钟信号的数据帧与数据帧之间的间隔大于所述串行时钟信号的时钟周期，控制所述片选信号的切换实现同步序列在所述串行时钟信号的间隔时间内完成。
可选地，若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，并同步时钟，包括：根据所述串行时钟信号的间隔和所述串行时钟信号的时钟周期，确定定时器的溢出值，所述溢出值大于所述串行时钟信号的时钟周期，小于所述串行时钟信号的时钟周期。
从而，通过通用型输入输出端口GPIO，控制CS信号，间隔性同步时钟，实现在主机没有CS信号的情况下，进行通信监控，解决了从机不能确定时钟的起始位置问题，避免了数据错位，保证了数据的有效性。
根据本实施例的另外一个方面，还提供了一种双芯电能表协议一致性测试装置的通信同步系统400。该系统400包括：接入接口模块410，用于将双芯电能表协议一致性的测试装置接入双芯电能表的串行外设接口，所述测试装置为一个串行外设通信控制设备，将通用型输入输出端口与所述测试装置的片选信号进行连接；同步序列模块420，用于根据所述通用型输入输出端口，控制所述片选信号的切换实现同步序列，开启数据监控；检测信号模块430，用于分配定时器对串行时钟信号进行检测，根据所述串行时钟信号的数据帧与数据帧之间的间隔确定定时器周期，开启所述定时器对串行时钟信号进行检测，所述串行时钟信号为所述定时器的时钟源；同步时钟模块440，用于若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，并同步时钟。
可选地，同步序列模块420，包括：控制信号拉高子模块，用于根据所述通用型输入输出端口，控制所述片选信号拉高，使得所述串行外设接口不对串行数据输入引脚上的数据进行接收处理；以及确定控制方式子模块，用于将所述通用型输入输出端口控制所述片选信号的控制方式确定为硬件控制，使得所述串行外设接口自行进入数据收发状态，使能所述串行外设接口，开启监控数据。
可选地，同步序列模块420，还包括：拉低片选信号子模块，用于在控制所述片选信号拉高之后，将所述片选信号拉低，实现同步时钟同步；重复同步时钟子模块，用于重复若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，则同步时钟的步骤。
可选地，所述串行时钟信号的数据帧与数据帧之间的间隔大于所述串行时钟信号的时钟周期，控制所述片选信号的切换实现同步序列在所述串行时钟信号的间隔时间内完成。
可选地，同步时钟模块440，包括：确定溢出值子模块，用于根据所述串行时钟信号的间隔和所述串行时钟信号的时钟周期，确定定时器的溢出值，所述溢出值大于所述串行时钟信号的时钟周期，小于所述串行时钟信号的时钟周期。
本发明的实施例的一种双芯电能表协议一致性测试装置的通信同步系统400与本发明的另一个实施例的一种双芯电能表协议一致性测试装置的通信同步方法100相对应，在此不再赘述。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请实施例中的方案可以采用各种计算机语言实现，例如，面向对象的程序设计语言Java和直译式脚本语言JavaScript等。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种双芯电能表协议一致性测试装置的通信同步方法，其特征在于，包括：
将双芯电能表协议一致性的测试装置接入双芯电能表的串行外设接口，所述测试装置为一个串行外设通信控制设备，将通用型输入输出端口与所述测试装置的片选信号进行连接；
根据所述通用型输入输出端口，控制所述片选信号的切换实现同步序列，开启数据监控；
分配定时器对串行时钟信号进行检测，根据所述串行时钟信号的数据帧与数据帧之间的间隔确定定时器周期，开启所述定时器对串行时钟信号进行检测，所述串行时钟信号为所述定时器的时钟源；
若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，并同步时钟。
2.根据权利要求1所述的方法，其特征在于，根据所述通用型输入输出端口，控制所述片选信号的切换实现同步序列，开启数据监控，包括：
根据所述通用型输入输出端口，控制所述片选信号拉高，使得所述串行外设接口不对串行数据输入引脚上的数据进行接收处理；
将所述通用型输入输出端口控制所述片选信号的控制方式确定为硬件控制，使得所述串行外设接口自行进入数据收发状态，使能所述串行外设接口，开启监控数据。
3.根据权利要求2所述的方法，其特征在于，根据所述通用型输入输出端口，控制所述片选信号的切换实现同步序列，开启数据监控，还包括：
在控制所述片选信号拉高之后，将所述片选信号拉低，实现同步时钟同步；
重复若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，则同步时钟的步骤。
4.根据权利要求1所述的方法，其特征在于，
所述串行时钟信号的数据帧与数据帧之间的间隔大于所述串行时钟信号的时钟周期，控制所述片选信号的切换实现同步序列在所述串行时钟信号的间隔时间内完成。
5.根据权利要求1所述的方法，其特征在于，若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，并同步时钟，包括：
根据所述串行时钟信号的间隔和所述串行时钟信号的时钟周期，确定定时器的溢出值，所述溢出值大于所述串行时钟信号的时钟周期，小于所述串行时钟信号的时钟周期。
6.一种双芯电能表协议一致性测试装置的通信同步系统，其特征在于，包括：
接入接口模块，用于将双芯电能表协议一致性的测试装置接入双芯电能表的串行外设接口，所述测试装置为一个串行外设通信控制设备，将通用型输入输出端口与所述测试装置的片选信号进行连接；
同步序列模块，用于根据所述通用型输入输出端口，控制所述片选信号的切换实现同步序列，开启数据监控；
检测信号模块，用于分配定时器对串行时钟信号进行检测，根据所述串行时钟信号的数据帧与数据帧之间的间隔确定定时器周期，开启所述定时器对串行时钟信号进行检测，所述串行时钟信号为所述定时器的时钟源；
同步时钟模块，用于若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，并同步时钟。
7.根据权利要求6所述的系统，其特征在于，同步序列模块，包括：
控制信号拉高子模块，用于根据所述通用型输入输出端口，控制所述片选信号拉高，使得所述串行外设接口不对串行数据输入引脚上的数据进行接收处理；以及
确定控制方式子模块，用于将所述通用型输入输出端口控制所述片选信号的控制方式确定为硬件控制，使得所述串行外设接口自行进入数据收发状态，使能所述串行外设接口，开启监控数据。
8.根据权利要求7所述的系统，其特征在于，同步序列模块，还包括：
拉低片选信号子模块，用于在控制所述片选信号拉高之后，将所述片选信号拉低，实现同步时钟同步；
重复同步时钟子模块，用于重复若在所述定时器引脚上检测到时钟边沿，则将所述定时器的计数存储器清零直至出发定时器的溢出中断，则同步时钟的步骤。
9.根据权利要求6所述的系统，其特征在于，包括：
所述串行时钟信号的数据帧与数据帧之间的间隔大于所述串行时钟信号的时钟周期，控制所述片选信号的切换实现同步序列在所述串行时钟信号的间隔时间内完成。
10.根据权利要求6所述的系统，其特征在于，同步时钟模块，包括：
确定溢出值子模块，用于根据所述串行时钟信号的间隔和所述串行时钟信号的时钟周期，确定定时器的溢出值，所述溢出值大于所述串行时钟信号的时钟周期，小于所述串行时钟信号的时钟周期。
CN202110412866.3A 2021-04-16 2021-04-16 双芯电能表协议一致性测试装置的通信同步方法及系统 Pending CN113132047A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110412866.3A CN113132047A (zh) 2021-04-16 2021-04-16 双芯电能表协议一致性测试装置的通信同步方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110412866.3A CN113132047A (zh) 2021-04-16 2021-04-16 双芯电能表协议一致性测试装置的通信同步方法及系统

Publications (1)

Publication Number Publication Date
CN113132047A true CN113132047A (zh) 2021-07-16

Family

ID=76776961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110412866.3A Pending CN113132047A (zh) 2021-04-16 2021-04-16 双芯电能表协议一致性测试装置的通信同步方法及系统

Country Status (1)

Country Link
CN (1) CN113132047A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105589438A (zh) * 2015-07-10 2016-05-18 吕春晓 智能移动通信基站能源管理系统
CN106569164A (zh) * 2016-10-17 2017-04-19 国家电网公司 一种双芯电能表电量的同步测试方法及系统
US9734099B1 (en) * 2017-04-27 2017-08-15 Micro Lambda Wireless, Inc. QSPI based methods of simultaneously controlling multiple SPI peripherals
CN112506838A (zh) * 2021-02-03 2021-03-16 青岛鼎信通讯股份有限公司 一种应用于ir46电表检定装置的spi时钟同步方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105589438A (zh) * 2015-07-10 2016-05-18 吕春晓 智能移动通信基站能源管理系统
CN106569164A (zh) * 2016-10-17 2017-04-19 国家电网公司 一种双芯电能表电量的同步测试方法及系统
US9734099B1 (en) * 2017-04-27 2017-08-15 Micro Lambda Wireless, Inc. QSPI based methods of simultaneously controlling multiple SPI peripherals
CN112506838A (zh) * 2021-02-03 2021-03-16 青岛鼎信通讯股份有限公司 一种应用于ir46电表检定装置的spi时钟同步方法

Similar Documents

Publication Publication Date Title
CN106708168B (zh) 多处理器系统及时钟同步方法
CN108563557B (zh) 一种多通道计算机的通道同步方法及装置
CN113906402B (zh) 集成电路间（i2c）装置
CN108038283B (zh) 一种虚拟时钟同步的高效高覆盖率SoC验证平台
CN110968352B (zh) 一种pcie设备的复位系统及服务器系统
CN102355321A (zh) 一种通信接口的多速率自适应方法及系统
CN106776054A (zh) 一种死锁检测方法、装置和电路
US7353300B2 (en) Apparatus to improve the firmware efficiency for a multiframe serial interface
CN102768561B (zh) 一种双桥片主板冗余的设计方法
CN102281105B (zh) 光纤状态检测方法和设备
CN113836075B (zh) 一种基于fpga平台的spi接口信号消除毛刺的方法
CN114035855B (zh) 固件的调试方法、装置、终端及存储介质
CN105656546A (zh) 一种光信号丢失信号的毛刺滤除方法及装置
CN113132047A (zh) 双芯电能表协议一致性测试装置的通信同步方法及系统
WO2013154284A1 (ko) 분산 제어 시스템의 시간 동기화 장치 및 방법
CN109557453B (zh) 一种多主控芯片识别处理方法及系统
CN106372019B (zh) 一种系统总线设备响应超时的处理方法及超时处理装置
CN103092066A (zh) 一种可用于风机控制系统的对时装置和方法
CN110401585A (zh) 可中断串行总线通讯方法、系统及介质
CN115987999A (zh) 多机系统的主从竞争方法、装置、arm及存储介质
CN112859660B (zh) 一种设备同步控制方法、装置、终端及系统
KR101816895B1 (ko) 섀시형 통신 장비를 위한 관리용 시리얼 버스
CN112506838A (zh) 一种应用于ir46电表检定装置的spi时钟同步方法
CN105406984B (zh) 一种实现主备倒换背板时钟的系统及方法
CN113220554A (zh) 检测程序代码的性能的方法和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination