CN113131918A - 低压降电压转换器电路及其可待机的电路系统 - Google Patents

低压降电压转换器电路及其可待机的电路系统 Download PDF

Info

Publication number
CN113131918A
CN113131918A CN201911413170.1A CN201911413170A CN113131918A CN 113131918 A CN113131918 A CN 113131918A CN 201911413170 A CN201911413170 A CN 201911413170A CN 113131918 A CN113131918 A CN 113131918A
Authority
CN
China
Prior art keywords
unit
standby
control signal
circuit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911413170.1A
Other languages
English (en)
Inventor
李怀兆
王茂林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Geke Microelectronics Shanghai Co Ltd
Galaxycore Shanghai Ltd Corp
Original Assignee
Geke Microelectronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Geke Microelectronics Shanghai Co Ltd filed Critical Geke Microelectronics Shanghai Co Ltd
Priority to CN201911413170.1A priority Critical patent/CN113131918A/zh
Publication of CN113131918A publication Critical patent/CN113131918A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供了一种低压降电压转换器电路及其可待机的电路系统，其中所述低压降电压转换器电路，包括：功率单元，控制信号单元和存储单元；所述存储单元适于存储所述功率单元在输出电压处于待机系统所需的电压范围和负载电阻时，所述控制信号单元中各控制信号VG1~VGN；所述控制信号单元适于在所述待机系统进入待机状态时，调取所述存储单元中所述各控制信号VG1~VGN的值，以控制所述功率单元中的相应的功率器件的导通程度或开关状态。所述低压降电压转换器电路及其可待机的电路系统能够降低待机功耗。

Description

低压降电压转换器电路及其可待机的电路系统
技术领域
本发明涉及电子电路技术领域，尤其涉及一种低压降电压转换器电路及其可待机的电路系统。
背景技术
现有待机方案是当系统进入待机状态时，由带隙基准配合电压转化器（voltageregulator）为系统供电。但是带隙基准和电压转换器自身的待机电流通常都在几十微安到几百微安不等，这些待机电流增加了系统待机功耗，减少了移动设备的电池待机时间。
发明内容
本发明的目的在于提供一种低压降电压转换器电路及其可待机的电路系统，解决现有技术中系统待机存在待机电流的技术问题。
为了解决上述技术问题，本发明提供一种低压降电压转换器电路，包括：功率单元，控制信号单元和存储单元；
所述存储单元适于存储所述功率单元在输出电压处于待机系统所需的电压范围和负载电阻时，所述控制信号单元中各控制信号VG1~VGN；
所述控制信号单元适于在所述待机系统进入待机状态时，调取所述存储单元中所述各控制信号VG1~VGN的值，以控制所述功率单元中的相应的功率器件的导通程度或开关状态。
优选地，所述控制信号VG1~VGN的值为电平值、开关控制信号或者所述电平值和所述开关控制信号的组合。
优选地，所述开关控制信号为数字控制序列或模拟电平值，用于控制开关管的导通程度或者开关状态。
优选地，包括：所述功率单元包括至少两个并联的功率器件，所述控制信号单元适于控制所述功率器件的开关状态。
优选地，所述功率器件为可控开关特性的器件或者电路。
优选地，所述功率器件为MOS、BJT JFET、MESFET、MODFET或其它的功率器件。
优选地，所述存储单元为寄存器或OTP。
优选地，所述低压降电压转换器电路还包括反馈单元，所述反馈单元适于建立所述功率单元的输出电压Vout与所述控制信号单元提供的控制信号VG1~VGN的电平值的对应调节关系。
优选地，所述反馈单元适于在所述功率单元的输出电压Vout降低时，调节所述控制信号单元提供的控制信号VG1~VGN的电平值，使得所述输出电压Vout上升，在所述功率单元的输出电压Vout上升时，调节所述控制信号单元提供的控制信号VG1~VGN的电平值，使得所述输出电压Vout下降。
本发明的技术方案还提供了一种可待机的电路系统，包括：工作电路单元，待机电路单元和总控电路单元；
所述待机电路单元适于在所述工作电路单元需要待机时候，在总控电路单元的驱使下，进入待机工作状态；
所述待机电路包括如上所述的低压降电压转换器电路。相对于现有技术，本发明的低压降电压转换器电路及其可待机的电路系统具有以下有益效果：
本发明中提出一种无带隙基准的超低功耗LDO（低压降电压转换器）电路，为系统待机时提供电源，LDO自身的待机功耗为零，完全消除了传统结构中带隙基准和电压转换器自身的待机电流，从而降低了系统的整体待机功耗。并且可以根据系统待机时的工作状态动态调整该LDO电路的输出电压使待机功耗进一步降低。
附图说明
图1为本发明一实施例中所提供的低压降电压转换器电路的结构原理图；
图2为本发明一实施例中提供的低压降电压转换器电路的功率单元的电路原理图；
图3为本发明一实施例中提供的可待机的电路系统的结构原理图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
为使本发明的上述目的、特征和优点能够更为明显易懂，以下结合附图对本发明的一种低压降电压转换器电路进行详细描述。
如图1所示，本发明的实施例中提供了一种低压降电压转换器电路，包括：功率单元200，控制信号单元100和存储单元300；
所述存储单元300适于存储所述功率单元200在输出电压处于待机系统所需的电压范围和负载电阻时，所述控制信号单元100中各控制信号VG1~VGN；
所述控制信号单元100适于在所述待机系统进入待机状态时，调取所述存储单元300中所述各控制信号VG1~VGN的值，以控制所述功率单元200中的相应的功率器件的导通程度或开关状态。
优选地，所述控制信号VG1~VGN的值为电平值、开关控制信号或者所述电平值和所述开关控制信号的组合。
优选地，所述开关控制信号为数字控制序列或者模拟电平值，用于控制开关管的导通程度或者开关状态。
优选地，包括：所述功率单元200包括至少两个并联的功率器件，所述控制信号单元适于控制所述功率器件的开关状态。
优选地，所述功率器件为可控开关特性的器件或者电路。
优选地，所述功率器件为MOS、BJT JFET(结FET) 、 MESFET(金属-半导体FET) 、MODFET(调制掺杂FET)或其它的功率器件。
优选地，所述存储单元为寄存器或OTP（One Time ProgrammableMemory，一次性可编程存储器）。
优选地，所述低压降电压转换器电路还包括反馈单元400，所述反馈单元400适于建立所述功率单元的输出电压Vout与所述控制信号单元提供的控制信号VG1~VGN的电平值的对应调节关系。
优选地，所述反馈单元400适于在所述功率单元的输出电压Vout降低时，调节所述控制信号单元100提供的控制信号VG1~VGN的电平值，使得所述输出电压Vout上升，在所述功率单元200的输出电压Vout上升时，调节所述控制信号单元100提供的控制信号VG1~VGN的电平值，使得所述输出电压Vout下降。
在一个实施例中，低压降电压转换器电路的功率单元的电路基本原理图如图2中所示，器件M1、 M2…MN是并联的功率器件。所述功率器件可以是MOS，BJT或其它的功率器件。以MOS管为例，控制信号单元将控制信号施加到所述MOS管的栅极，分别为：VG1、VG2…VGN。控制信号有高电平或和低电平两种状态，对应MOS管的开启或关闭两种状态。Vout为LDO的输出电压，RL为系统待机时的等效负载电阻。
在另一个实施例中，若所述功率器件为BJT，所述控制信号施加到所述BJT的基极。在其它实施例中，上述功率单元的电路也可以由单个或多个功率管实现，通过控制信号选择不同的VG值驱动功率管，实现调节功率管导通电阻的目的，进而调节输出电压。
所述存储单元中所存储的控制信号是根据以下步骤来确定的：对于特定的待机系统，首先根据测量LDO（低压降电压转换器）输出电压值和负载电阻RL大小调节功率管开启的数目或者栅极电压值，使LDO（低压降电压转换器）输出电压处于系统所需的电压范围内，并记录控制信号VG1~VGN的电平高低或者数字开关控制序列，写入到存储单元中。
所述存储器可以是寄存器或OTP（One Time Programmable Memory，一次性可编程存储器）。在后续使用中，电路直接调用控制信号的存储值，即可使LDO输出电压稳定在特定电平。
进一步的，在某个实施例中，在上述基础上加入反馈单元进行反馈控制，功率管开启时，使控制信号VGN的开启电压与LDO的输出电压直接相关。比如功率管为PMOS，控制信号为低电平VL时功率管开启。将VL与Vout建立电平联动关系，当Vout降低时，反馈控制作用使VL降低，功率管开启程度增加，导通电阻降低，使Vout上升；当Vout升高时，反馈控制作用使VL升高，功率管开启程度减弱，导通电阻增加，使Vout下降，反馈控制实现输出电压和电流的微调功能。
进一步的，在某个实施例中，本发明还提供了一种可待机的电路系统，如图3所示，包括：工作电路单元20，待机电路单元10和总控电路单元30；
所述待机电路单元10适于在所述工作电路单元20需要待机时候，在总控电路单元30的驱使下，进入待机工作状态；
所述待机电路10包括如上所述的低压降电压转换器电路。
本发明中提出一种无带隙基准的超低功耗LDO（低压降电压转换器）电路，为系统待机时提供电源，LDO（低压降电压转换器）自身的待机功耗为零，完全消除了传统结构中带隙基准和电压转换器自身的待机电流，从而降低了系统的整体待机功耗。并且可以根据系统待机时的工作状态动态调整该LDO电路的输出电压使待机功耗进一步降低。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种低压降电压转换器电路，其特征在于，包括：功率单元，控制信号单元和存储单元；
所述存储单元适于存储所述功率单元在输出电压处于待机系统所需的电压范围和负载电阻时，所述控制信号单元中各控制信号VG1~VGN；
所述控制信号单元适于在所述待机系统进入待机状态时，调取所述存储单元中所述各控制信号VG1~VGN的值，以控制所述功率单元中的相应的功率器件的导通程度或开关状态。
2.如权利要求1所述的低压降电压转换器电路，其特征在于，所述控制信号VG1~VGN的值为电平值、开关控制信号或者所述电平值和所述开关控制信号的组合。
3.如权利要求2所述的低压降电压转换器电路，其特征在于，所述开关控制信号为数字控制序列或模拟电平值，用于控制开关管的导通程度或开关状态。
4.如权利要求1所述的低压降电压转换器电路，其特征在于，包括：所述功率单元包括至少两个并联的功率器件，所述控制信号单元适于控制所述功率器件的开关状态。
5.如权利要求4所述的低压降电压转换器电路，其特征在于，所述功率器件为可控开关特性的器件或者电路。
6.如权利要求4所述的低压降电压转换器电路，其特征在于，所述功率器件为MOS、BJTJFET、MESFET、MODFET或其它的功率器件。
7.如权利要求1所述的低压降电压转换器电路，其特征在于，所述存储单元为寄存器或OTP。
8.如权利要求1所述的低压降电压转换器电路，其特征在于，所述低压降电压转换器电路还包括反馈单元，所述反馈单元适于建立所述功率单元的输出电压Vout与所述控制信号单元提供的控制信号VG1~VGN的电平值的对应调节关系。
9.如权利要求8所述的低压降电压转换器电路，其特征在于，所述反馈单元适于在所述功率单元的输出电压Vout降低时，调节所述控制信号单元提供的控制信号VG1~VGN的电平值，使得所述输出电压Vout上升，在所述功率单元的输出电压Vout上升时，调节所述控制信号单元提供的控制信号VG1~VGN的电平值，使得所述输出电压Vout下降。
10.一种可待机的电路系统，包括：工作电路单元，待机电路单元和总控电路单元；
所述待机电路单元适于在所述工作电路单元需要待机时候，在总控电路单元的驱使下，进入待机工作状态；
所述待机电路包括如权利要求1所述的低压降电压转换器电路。
CN201911413170.1A 2019-12-31 2019-12-31 低压降电压转换器电路及其可待机的电路系统 Pending CN113131918A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911413170.1A CN113131918A (zh) 2019-12-31 2019-12-31 低压降电压转换器电路及其可待机的电路系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911413170.1A CN113131918A (zh) 2019-12-31 2019-12-31 低压降电压转换器电路及其可待机的电路系统

Publications (1)

Publication Number Publication Date
CN113131918A true CN113131918A (zh) 2021-07-16

Family

ID=76770345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911413170.1A Pending CN113131918A (zh) 2019-12-31 2019-12-31 低压降电压转换器电路及其可待机的电路系统

Country Status (1)

Country Link
CN (1) CN113131918A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10327956A1 (de) * 2003-06-20 2005-01-13 Infineon Technologies Ag Schaltungsanordnung zur Spannungsversorgung einer Last
TW201024989A (en) * 2008-12-26 2010-07-01 Universal Scient Ind Co Ltd Circuit device for reacting power dip and method thereof
CN103777537A (zh) * 2014-01-28 2014-05-07 无锡云动科技发展有限公司 一种低功耗控制电路及存储装置
CN103843460A (zh) * 2011-10-12 2014-06-04 Dialog半导体有限公司 用于固态灯泡组件的控制器
CN105843318A (zh) * 2016-03-23 2016-08-10 深圳芯智汇科技有限公司 低压差线性稳压器电路
CN211930616U (zh) * 2019-12-31 2020-11-13 格科微电子（上海）有限公司 低压降电压转换器电路及其可待机的电路系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10327956A1 (de) * 2003-06-20 2005-01-13 Infineon Technologies Ag Schaltungsanordnung zur Spannungsversorgung einer Last
TW201024989A (en) * 2008-12-26 2010-07-01 Universal Scient Ind Co Ltd Circuit device for reacting power dip and method thereof
CN103843460A (zh) * 2011-10-12 2014-06-04 Dialog半导体有限公司 用于固态灯泡组件的控制器
CN103777537A (zh) * 2014-01-28 2014-05-07 无锡云动科技发展有限公司 一种低功耗控制电路及存储装置
CN105843318A (zh) * 2016-03-23 2016-08-10 深圳芯智汇科技有限公司 低压差线性稳压器电路
CN211930616U (zh) * 2019-12-31 2020-11-13 格科微电子（上海）有限公司 低压降电压转换器电路及其可待机的电路系统

Similar Documents

Publication Publication Date Title
US20210026384A1 (en) Low dropout linear regulator and voltage stabilizing method therefor
US8648578B2 (en) Capless low drop-out voltage regulator having discharge circuit compensating for on-chip output capacitance and response time
CN113110694B (zh) 一种具有电流浪涌抑制的低压差线性稳压器电路
CN100447698C (zh) 形成低静态电流电压调节器的方法及其结构
CN110086455B (zh) 一种新型开关电路结构
US10877502B2 (en) Input dependent voltage regulator with a charge pump
CN211930616U (zh) 低压降电压转换器电路及其可待机的电路系统
US9791874B1 (en) NMOS-based voltage regulator
US5801458A (en) Direct current control circuit
US10804802B2 (en) Direct charging with mutual active clamp
CN101118450A (zh) 一种用于线性稳压器的折返式限流电路
KR20160142780A (ko) 저전압 강하 레귤레이터들을 포함하는 전압 보상 회로 및 이의 동작 방법
KR20110033485A (ko) 돌입전류제한회로
CN113131918A (zh) 低压降电压转换器电路及其可待机的电路系统
US5952870A (en) Circuit with hysteresis and method using same
US5825163A (en) DC-to-DC converter with low supply voltage
CN217546015U (zh) Pmos管快速开关的驱动电路、驱动电路基板及扫地机器人
US11994887B2 (en) Low dropout linear regulator with high power supply rejection ratio
US3982171A (en) Gate current source
CN116418326A (zh) 用于功率管的驱动电路
CN110024250B (zh) 用于管理涌入电流的电路和方法
CN214670297U (zh) 一种线性稳压电路
CN220107828U (zh) 一种多输出开关电源的输出限压电路
US11329559B2 (en) Low dropout regulator and control method thereof
CN219875466U (zh) 一种恒流控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination