CN113130742A - 一种半导体集成电路器件及其制造方法 - Google Patents
一种半导体集成电路器件及其制造方法 Download PDFInfo
- Publication number
- CN113130742A CN113130742A CN202110293706.1A CN202110293706A CN113130742A CN 113130742 A CN113130742 A CN 113130742A CN 202110293706 A CN202110293706 A CN 202110293706A CN 113130742 A CN113130742 A CN 113130742A
- Authority
- CN
- China
- Prior art keywords
- layer
- integrated circuit
- circuit device
- semiconductor integrated
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 230000008859 change Effects 0.000 claims abstract description 53
- 239000007769 metal material Substances 0.000 claims abstract description 43
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 239000002245 particle Substances 0.000 claims abstract description 19
- 230000006911 nucleation Effects 0.000 claims abstract description 9
- 238000010899 nucleation Methods 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005240 physical vapour deposition Methods 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 14
- 238000005137 deposition process Methods 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 abstract description 5
- 238000012876 topography Methods 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 description 25
- 239000000463 material Substances 0.000 description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 20
- 239000001301 oxygen Substances 0.000 description 20
- 229910052760 oxygen Inorganic materials 0.000 description 20
- 238000003860 storage Methods 0.000 description 13
- 239000010936 titanium Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 238000005019 vapor deposition process Methods 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005289 physical deposition Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种半导体集成电路器件及其制造方法，该半导体集成电路器件在阻变层和第一电极之间增加了一层籽晶层，该籽晶层为金属材料形成的颗粒结构的成膜前状态。由于籽晶层的颗粒结构改变了阻变层的地势形态，使其呈现凹凸不平状，进而在凸起处更易形成多条导电细丝。籽晶层可利用沉积工艺，在成膜前的原子成核阶段形成颗粒结构。该颗粒结构分布较为分散，从而能促成多条导电细丝的生成，可用于实现存算一体(CIM)的忆阻器等更多应用场景。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种电阻式随机存取存储器(RRAM)及其制造方法。
背景技术
电阻式随机存取存储器的基本结构包括顶电极、阻变层和底电极。其中，阻变层多为各种氧化薄膜材料，例如过渡金属氧化物(TMO)，在外加电压的作用下，阻变层的电阻状态可在高阻态和低阻态之间进行转变，而不同阻态之间的转变主要是通过导电细丝的形成和断裂来实现的。
通常，阻变层中形成导电细丝的位置较为随机，从而导致RRAM器件转变参数的离散性较大。但在某些应用场景，例如，用于实现存算一体(Computing in Memory，CIM)的忆阻器，就特别要求导电细丝多条且分散分布以实现多阻态之间的线性转变。
因此，如何控制导电细丝的形成，使导电细丝的分布更为可控以满足更多应用场景的需要还是亟待解决的一个技术问题。
发明内容
针对上述技术问题，本发明人创造性地提供了一种半导体集成电路器件及其制备方法。
根据本发明实施例的第一方面，提供一种半导体集成电路器件，该半导体集成电路器件包括：阻变层；分别位于阻变层两侧的第一电极和第二电极；位于阻变层与第一电极之间且与第二电极相对的第一籽晶层，籽晶层为金属材料形成的颗粒结构的成膜前状态。
根据本发明实施例一实施方式，该半导体集成电路器件还包括：位于阻变层与第二电极之间的第二籽晶层，与第一籽晶层相对。
根据本发明实施例一实施方式，阻变层为平面结构。
根据本发明实施例一实施方式，阻变层为沟槽结构。
根据本发明实施例一实施方式，金属材料为活性金属材料。
根据本发明实施例一实施方式，活性金属材料包括Ta、Ti、Hf和Zr。
根据本发明实施例的第二方面，提供一种半导体集成电路器件的制造方法，该方法包括：在衬底上形成第一电极；在第一电极之上形成第一籽晶层，籽晶层为金属材料形成的颗粒结构的成膜前状态；在籽晶层之上形成阻变层；在阻变层之上形成第二电极，使第二电极与第一籽晶层相对。
根据本发明实施例一实施方式，在籽晶层之上形成阻变层之后，该方法还包括：在阻变层之上形成第二籽晶层，使第二籽晶层与第一籽晶层相对。
根据本发明实施例一实施方式，形成第一籽晶层，包括：使用物理气相沉积工艺沉积金属材料并通过金属成核阶段形成第一籽晶层。
根据本发明实施例一实施方式，物理气相沉积工艺包括溅镀。
本发明实施例一种半导体集成电路器件及其制造方法，该半导体集成电路器件在阻变层和第一电极之间增加了一层籽晶层，该籽晶层为金属材料形成的颗粒结构的成膜前状态。由于籽晶层的颗粒结构改变了阻变层的地势形态，使其呈现凹凸不平状，进而在凸起处更易形成多条导电细丝。籽晶层可利用沉积工艺，在成膜前的原子成核阶段形成颗粒结构。由于这些颗粒结构分布较为分散，从而能促成多条导电细丝的生成，可用于实现存算一体(CIM)的忆阻器等更多应用场景。
此外，在通电形况下，由于电阻等因素可使籽晶层上的颗粒结构温度升高，更容易发生氧化反应，该氧化反应可使阻变层中的氧空缺快速形成多条导电细丝，且导电细丝可控在颗粒结构所在位置，因而使该半导体集成电路器件的性能更可控，从而实现多阻态元件的功能。
而且，由于金属材料的强氧化性，籽晶层的介入将会促进氧空缺的形成，从而可以实现降低操作电压的功能。
需要理解的是，本发明实施例的实施并不需要实现上面的全部有益效果，而是特定的技术方案可以实现特定的技术效果，并且本发明实施例的其他实施方式还能够实现上面未提到的有益效果。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了本发明半导体集成电路器件一实施例的结构剖面示意图；
图2示出了本发明半导体集成电路器件一实施例中籽晶层的俯视示意图；
图3示出了本发明半导体集成电路器件一实施例阻变层在施加电压后在籽晶层颗粒状结构处形成导电细丝的原理示意图；
图4示出了本发明半导体集成电路器件另一实施例的结构剖面示意图；
图5示出了本发明半导体集成电路器件另一实施例的结构剖面示意图；
图6示出了本发明半导体集成电路器件一实施例制造过程示意图；
图7示出了本发明半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；
图8示出了本发明半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；
图9示出了本发明半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；
图10示出了本发明半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；
图11示出了本发明半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；
图12示出了本发明半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；
图13示出了本发明半导体集成电路器件另一实施例制造过程中某一阶段的结构剖面示意图；
图14示出了本发明半导体集成电路器件另一实施例制造过程示意图；
图15示出了本发明半导体集成电路器件另一实施例制造过程中某一阶段的结构剖面示意图；
图16示出了本发明半导体集成电路器件另一实施例制造过程中某一阶段的结构剖面示意图；
图17示出了本发明半导体集成电路器件另一实施例制造过程中某一阶段的结构剖面示意图；
图18示出了本发明半导体集成电路器件另一实施例制造过程中某一阶段的结构剖面示意图；
图19示出了本发明半导体集成电路器件另一实施例制造过程中某一阶段的结构剖面示意图；
图20示出了本发明半导体集成电路器件另一实施例制造过程中某一阶段的结构剖面示意图；
图21示出了本发明半导体集成电路器件另一实施例制造过程中某一阶段的结构剖面示意图；
图22示出了本发明半导体集成电路器件另一实施例制造过程中某一阶段的结构剖面示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1示出了本发明半导体集成电路器件一实施例的结构剖面示意图。如图1所述，该半导体集成电路器件包括：阻变层105；分别位于阻变层105两侧的第一电极103和第二电极108；位于阻变层105与第一电极103之间且与第二电极108相对的第一籽晶层104，籽晶层为金属材料形成的颗粒结构的成膜前状态。
其中，电介质层102为衬底上的电介质层，电介质层102中的金属连接插塞101用于连接半导体集成电路器件和衬底上的电路。
阻变层105可以是阻变材料中的一种或多种制备而成的。常用的阻变材料包括氧化铪(HfOx)和氧化钽(TaOx)等。
第一电极103和第二电极108可以是电极材料中的一种或多种制备而成。常用的电极材料包括AlCu、Au、Cu、Pt、Ta、TaN、Ti、TiN、W和WN等。
本实施例半导体集成电路器件在阻变层106和第二电极108之间还会设置有一个储氧层107，以在施加电压时吸引或储备更多的氧。储氧层107的材料主要包括钛(Ti)和袒(Ta)等。
需要说明的是，储氧层107并不是实施本发明半导体集成电路器件所必须的结构，是为提高产品性能而设置的增益结构。
第一籽晶层104是由金属材料形成的，其俯视图如图2所示，其中：第一电极103是成膜后的薄膜状金属层，表面较为光滑且连为一体；而第一籽晶层104则是以成膜前状态的颗粒结构散布于第一电极103之上。这些颗粒结构可改变阻变层105的地势形态，使其呈现凹凸不平状。当施加电压大于导电细丝的形成电压时，如图3所示，在阻变层105内第一籽晶层104颗粒结构所在的凸起处更易于形成导电细丝109，从而使导电细丝的分布更为可控。
此外，第一籽晶层104是由金属材料形成的。在施加电压之后，由于电阻等因素造成该籽晶层颗粒温度升高，更容易发生氧化反应。这一氧化反应可在阻变层105中快速形成氧空缺，进而加速导电细丝的形成并一定程度上降低操作电压。
在形成籽晶层时，推荐使用活性金属，例如，Ta、Ti、Hf和Zr等。这些活性金属具有较强氧化性，其氧化反应可在阻变层105中促进氧空缺的形成，进而形成更多导电细丝，并一定程度上降低操作电压。
需要说明的是，在图1至图3所示的实施例中，第一电极为底电极，但在实际应用中，增加籽晶层的第一电极也可以是顶电极，或是其它布局结构中两个电极中的任意一个电极。
图4示出了本发明半导体集成电路器件的另一实施的结构剖面示意图。如图4所示，该半导体集成电路器件除了在第一电极103和阻变层105之间增加了第一籽晶层104之外，还在阻变层105和第二电极108之间增加了第二籽晶层106。
除此之外，其他各部件如金属连接插塞101、电介质层102、储氧层107，均与图1所示的实施例类似，故在此不再赘述。
在图4所示的半导体集成电路器件中，第一电极103与阻变层105之间和第二电极108与阻变层105之间均可形成颗粒结构，使阻变层105的上下表面的地势形态均呈现凹凸不平状，并在凹凸不平的位置(也就是第一籽晶层104和第二籽晶层106上颗粒结构所在的位置)更易形成导电细丝。如此，可以更好地控制导电细丝形成的位置，并使导电细丝呈现多条分散分布。
在图1和图4所示的本发明半导体集成电路器件实施例中，其阻变层都为平面结构。图5则示出了本发明半导体集成电路器件的另一实施例，该半导体集成电路器件的阻变层206为沟槽结构。
其中，电介质层202为本发明实施例衬底上的电介质层，电介质层202内的金属连接插塞201，用于连接本发明实施例半导体集成电路器件和衬底上的电路。
第一籽晶层205位于第一电极204和沟槽状结构的阻变层206之间。如此，施加电压大于导电细丝的形成电压时，在阻变层206内，第一电极204与第二电极209相对的平面上，第一籽晶层205颗粒结构所在的位置处更易形成导电细丝，从而使导电细丝的分布更为可控。
此外，在图5所示的半导体集成电路器件中也设置有储氧层207，以在施加电压时吸引或储备更多的氧。
图5所示的半导体集成电路器件中各层可使用的材料，可参照前文有关图1所示的半导体集成电路器件中相应层可使用的材料，在此不再赘述。
进一步地，本发明还提供一种半导体集成电路器件的制造方法，该方法包括：在衬底上形成第一电极；在第一电极之上形成第一籽晶层，籽晶层为金属材料形成的颗粒结构的成膜前状态；在籽晶层之上形成阻变层；在阻变层之上形成第二电极，使第二电极与第一籽晶层相对。
在衬底上形成第一电极主要包括：在衬底上沉积第一电介质层；在第一电介质层内蚀刻得到通孔；在通孔中沉积金属材料形成金属连接插塞；在第一电介质层上沉积电极材料。
如果阻变层采用平面结构，则主要通过：
在第一电极上沉积与第一电极不同的金属材料，并使其成为颗粒结构的成膜前状态来在第一电极之上形成第一籽晶层；
在籽晶层上沉积阻变层材料形成平面结构的阻变层。
如果阻变层采用沟槽结构，则主要通过：
沉积电介质材料；
在电介质材料层中蚀刻得到通孔，进而沉积第一电极的连接插塞；
在通孔表面沉积与第一电极不同的金属材料，并使其成为颗粒结构的成膜前状态来在第一电极之上形成第一籽晶层；
在籽晶层上及通孔的侧壁上沉积阻变层材料形成沟槽结构的阻变层。
在阻变层材料之上沉积电极材料形成第二电极。
如果需要在阻变层与第二电极之间形成第二籽晶层以制造图2所示的半导体集成电路器件，则可在籽晶层之上形成阻变层之后，在阻变层之上形成第二籽晶层，使第二籽晶层与第一籽晶层相对即可。
需要说明的是，上述步骤仅为制造本发明实施例半导体集成电路器件必需的步骤，而不是全部步骤。在制造半导体集成电路器件的过程中，还可能会依据半导体集成电路器件的产品设计，包括沉积阻氧层、沉积储氧层以及形成其他结构的步骤等。其中，沉积工艺可根据具体实施情况选择任何使用的沉积工艺，例如，物理气相沉积、化学气相沉积或原子沉积等。
特别地，在形成籽晶层时，推荐使用传统物理气相沉积工艺沉积金属材料。物理气相沉积工艺在进行金属镀膜时，主要包括如下几个阶段：长晶；晶粒成长；金属成核；缝隙填充；成膜。之后，重复上述流程直到达到薄膜所要求的厚度。
因此，可通过金属成核这个阶段形成颗粒结构的成膜前状态，并保持这一状态而不再进行继续后面缝隙填充和成膜程序，就能够形成籽晶层。
物理气相沉积工艺用于金属镀膜的技术主要分为三类：真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。
其中，真空溅射镀膜简称溅镀，指在真空条件下，利用获得功能的粒子轰击靶材料表面，使靶材表面原子获得足够的能量而逃逸的过程将被溅射的靶材沉积到基材表面。溅射镀膜中的入射离子，一般采用辉光放电获得，所以溅射出来的粒子在飞向基体过程中，易和真空室中的气体分子发生碰撞，使运动方向随机，沉积的膜更为均匀。而近年来发展起来的规模性磁控溅射镀膜，沉积速率较高，工艺重复性好，便于自动化控制，因此能更好地满足籽晶层的制备要求。
图6示出了制造图1所示的半导体集成电路器件的主要过程，包括：
步骤S110，使用蚀刻工艺对衬底的电介质层102进行蚀刻得到通孔，并在通孔内沉积第一金属材料，得到如图7所示的结构；
步骤S120，使用气相沉积工艺在衬底的电介质层102表面沉积第二金属材料作为第一电极层103，得到如图8所示的结构；
其中，第二金属材料可以是TiN、TaN等。
步骤S130，使用物理沉积工艺在第一电极层103表面沉积第三金属材料形成第一籽晶层104，通过金属成核阶段使其成为颗粒状的成膜前状态，得到如图9所示的结构；
其中，第三金属材料可以是Ti、Ta、Zr、Hf等区别于第一电极层所用的第二金属材料即可。
步骤S140，使用原子沉积工艺在第一电极层103和第一籽晶层104表面沉积阻变层材料形成阻变层105，得到如图10所示的结构；
其中，阻变层材料可以是TaOx、HfOx等。
步骤S150，使用气相沉积工艺在阻变层105表面沉积储氧层材料形成储氧层107，得到如图11所示的结构；
其中，储氧层材料可以是Ta、Ti等区别于第一籽晶层104所用的第三金属材料即可。
步骤S160，使用气相沉积工艺在储氧层107上方沉积第四金属材料形成第二电极层108，得到如图12所示的结构；
其中：第四金属层材料可以是TiN、TaN等。
步骤S170，使用干蚀刻工艺对多层元件材料进行蚀刻以达到图案化目的得到如图1所示的半导体集成电路器件。
如果要制造如图4所示的半导体成电路器件，则可以在上述步骤S140和S150之间，增加以下步骤即可：
步骤S145，使用物理沉积工艺在阻变层105表面沉积第五金属材料形成第二籽晶层106，通过金属成核阶段使其成为颗粒状的成膜前状态，得到如图13所示的结构，其中，第五金属材料可以是Ti、Ta、Zr、Hf等。
图14示出了制造图5所示的半导体集成电路器件的主要过程，包括：
步骤S210，使用蚀刻工艺对衬底层的电介质层202进行蚀刻得到通孔，在通孔内沉积第一金属材料得到金属连接插塞201，然后再沉积电介质层202所使用的电介质材料得到如图15所示的结构；
其中，电介质材料可以是ULK等。
步骤S220，使用蚀刻工艺对电介质层202表面进行蚀刻形成沟槽203，得到如图16所示的结构；
步骤S230，使用气相沉积工艺在沟槽203表面进行第二金属材料形成第一电极层204，得到如图17；
其中，第二金属材料可以是TiN、TaN等。
步骤S240，使用物理气相沉积工艺在第一电极层204沉积第三金属材料形成第一籽晶层205，通过金属成核阶段使其成为颗粒状的成膜前状态，得到如图18所示的结构；
其中，第三金属材料可以是Ti、Ta、Zr、Hf等区别于第一电极层所用的第二金属材料即可。
步骤S250，使用原子沉积工艺在第一电极层204和第一籽晶层205表面沉积阻变层材料形成阻变层206，得到如图19所示的结构；
其中，阻变层材料可以是TaOx、HfOx等。
步骤S260，使用气相沉积工艺在阻变层206上方沉积储氧层材料形成储氧层207，得到如图20所示的结构；
其中，储氧层材料可以是Ta、Ti等区别于第一籽晶层205所用的第三金属材料即可。
步骤S270，使用CMP工艺对多层元件材料进行研磨以达到平面化的目的，得到如图21所示的结构；
步骤S280，使用气相沉积工艺在如图22所示的结构表面沉积电介质材料，例如ULK等，之后，使用干蚀刻工艺在电解质表面进行通孔蚀刻形成通孔208；
步骤S290，使用气相沉积工艺在通孔208内沉积第四金属材料形成第二电极209，得到如图5所示的半导体集成电路器件。
其中，第四金属层材料可以是TiN、TaN等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请所提供的几个实施例中，应该理解到，所揭露的器件和方法，可以通过其它的方式实现。以上所描述的器件实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个装置，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种半导体集成电路器件，其特征在于，所述半导体集成电路器件包括：
阻变层；
分别位于所述阻变层两侧的第一电极和第二电极；
位于所述阻变层与所述第一电极之间且与所述第二电极相对的第一籽晶层，所述籽晶层为金属材料形成的颗粒结构的成膜前状态。
2.根据权利要求1所述的半导体集成电路器件，其特征在于，所述半导体集成电路器件还包括：
位于所述阻变层与所述第二电极之间的第二籽晶层，与所述第一籽晶层相对。
3.根据权利要求1所述的半导体集成电路器件，其特征在于，所述阻变层为平面结构。
4.根据权利要求1所述的半导体集成电路器件，其特征在于，所述阻变层为沟槽结构。
5.根据权利要求1所述的半导体集成电路器件，其特征在于，所述金属材料为活性金属材料。
6.根据权利要求5所述的半导体集成电路器件，其特征在于，所述活性金属材料包括Ta、Ti、Hf和Zr。
7.一种半导体集成电路器件的制造方法，其特征在于，所述方法包括：
在衬底上形成第一电极；
在所述第一电极之上形成第一籽晶层，所述籽晶层为金属材料形成的颗粒结构的成膜前状态；
在所述籽晶层之上形成阻变层；
在所述阻变层之上形成第二电极，使所述第二电极与所述第一籽晶层相对。
8.根据权利要求7所述的方法，其特征在于，在所述籽晶层之上形成阻变层之后，所述方法还包括：
在所述阻变层之上形成第二籽晶层，使所述第二籽晶层与所述第一籽晶层相对。
9.根据权利要求7所述的方法，其特征在于，所述形成第一籽晶层，包括：
使用物理气相沉积工艺沉积金属材料并通过金属成核阶段形成第一籽晶层。
10.根据权利要求9所述的方法，其特征在于，所述物理气相沉积工艺包括溅镀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110293706.1A CN113130742A (zh) | 2021-03-19 | 2021-03-19 | 一种半导体集成电路器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110293706.1A CN113130742A (zh) | 2021-03-19 | 2021-03-19 | 一种半导体集成电路器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113130742A true CN113130742A (zh) | 2021-07-16 |
Family
ID=76773383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110293706.1A Pending CN113130742A (zh) | 2021-03-19 | 2021-03-19 | 一种半导体集成电路器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113130742A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114242748A (zh) * | 2021-12-20 | 2022-03-25 | 厦门半导体工业技术研发有限公司 | 一种存储单元组及其制造方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060110883A1 (en) * | 2004-11-23 | 2006-05-25 | Intel Corporation | Method for forming a memory device |
| US20060189079A1 (en) * | 2005-02-24 | 2006-08-24 | Merchant Tushar P | Method of forming nanoclusters |
| CN1842909A (zh) * | 2003-09-16 | 2006-10-04 | 飞思卡尔半导体公司 | 具有纳米簇的半导体器件 |
| US20070018342A1 (en) * | 2005-07-20 | 2007-01-25 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US20090224301A1 (en) * | 2008-03-06 | 2009-09-10 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing thereof |
| US20110186799A1 (en) * | 2010-02-04 | 2011-08-04 | Sandisk 3D Llc | Non-volatile memory cell containing nanodots and method of making thereof |
| CN102227014A (zh) * | 2011-03-28 | 2011-10-26 | 复旦大学 | 一种具有金属纳米晶电极的阻变存储器及其制备方法 |
| CN102312192A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院上海硅酸盐研究所 | 籽晶层辅助的表面织构化氧化锌透明导电薄膜及制备方法 |
| WO2012075461A1 (en) * | 2010-12-02 | 2012-06-07 | Nanocrystal Corporation | Defect-free group iii - nitride nanostructures and devices based on repetitive multiple step growth-etch sequence |
| US20130320285A1 (en) * | 2012-06-01 | 2013-12-05 | Feng Zhou | Field focusing features in a reram cell |
| CN103633243A (zh) * | 2012-08-28 | 2014-03-12 | 中国科学院微电子研究所 | 一种电阻型存储器的制备方法 |
| CN104835909A (zh) * | 2014-02-11 | 2015-08-12 | 力晶科技股份有限公司 | 电阻式随机存取存储器 |
| KR20180077904A (ko) * | 2016-12-29 | 2018-07-09 | 동국대학교 산학협력단 | 반도체 메모리 소자 및 그 제조 방법 |
| CN111477741A (zh) * | 2020-06-01 | 2020-07-31 | 江苏集萃脑机融合智能技术研究所有限公司 | 非易失多值忆阻器 |
-
2021
- 2021-03-19 CN CN202110293706.1A patent/CN113130742A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1842909A (zh) * | 2003-09-16 | 2006-10-04 | 飞思卡尔半导体公司 | 具有纳米簇的半导体器件 |
| US20060110883A1 (en) * | 2004-11-23 | 2006-05-25 | Intel Corporation | Method for forming a memory device |
| US20060189079A1 (en) * | 2005-02-24 | 2006-08-24 | Merchant Tushar P | Method of forming nanoclusters |
| US20070018342A1 (en) * | 2005-07-20 | 2007-01-25 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US20090224301A1 (en) * | 2008-03-06 | 2009-09-10 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing thereof |
| US20110186799A1 (en) * | 2010-02-04 | 2011-08-04 | Sandisk 3D Llc | Non-volatile memory cell containing nanodots and method of making thereof |
| CN102312192A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院上海硅酸盐研究所 | 籽晶层辅助的表面织构化氧化锌透明导电薄膜及制备方法 |
| WO2012075461A1 (en) * | 2010-12-02 | 2012-06-07 | Nanocrystal Corporation | Defect-free group iii - nitride nanostructures and devices based on repetitive multiple step growth-etch sequence |
| CN102227014A (zh) * | 2011-03-28 | 2011-10-26 | 复旦大学 | 一种具有金属纳米晶电极的阻变存储器及其制备方法 |
| US20130320285A1 (en) * | 2012-06-01 | 2013-12-05 | Feng Zhou | Field focusing features in a reram cell |
| CN103633243A (zh) * | 2012-08-28 | 2014-03-12 | 中国科学院微电子研究所 | 一种电阻型存储器的制备方法 |
| CN104835909A (zh) * | 2014-02-11 | 2015-08-12 | 力晶科技股份有限公司 | 电阻式随机存取存储器 |
| KR20180077904A (ko) * | 2016-12-29 | 2018-07-09 | 동국대학교 산학협력단 | 반도체 메모리 소자 및 그 제조 방법 |
| CN111477741A (zh) * | 2020-06-01 | 2020-07-31 | 江苏集萃脑机融合智能技术研究所有限公司 | 非易失多值忆阻器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114242748A (zh) * | 2021-12-20 | 2022-03-25 | 厦门半导体工业技术研发有限公司 | 一种存储单元组及其制造方法 |
| WO2023115920A1 (zh) * | 2021-12-20 | 2023-06-29 | 厦门半导体工业技术研发有限公司 | 一种存储单元组及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hwang | (Ba, Sr) TiO3 thin films for ultra large scale dynamic random access memory.: A review on the process integration | |
| US7514705B2 (en) | Phase change memory cell with limited switchable volume | |
| TWI326925B (en) | Method for making a self-converged memory material element for memory cell | |
| US7897411B2 (en) | Non-volatile resistance switching memory | |
| US9583700B2 (en) | RRAM process with roughness tuning technology | |
| WO2016123881A1 (zh) | 非挥发性阻变存储器件及其制备方法 | |
| US20120112153A1 (en) | Nonvolatile memory device and method of manufacturing the same | |
| TW200952228A (en) | Phase change material with filament electrode | |
| US20180301627A1 (en) | Materials and components in phase change memory devices | |
| EP2927976B1 (en) | Resistive random access memory and method of fabricating the same | |
| CN113130742A (zh) | 一种半导体集成电路器件及其制造方法 | |
| US8067260B1 (en) | Fabricating sub-lithographic contacts | |
| CN109935688B (zh) | 相变薄膜结构、相变存储单元及其制备方法及相变存储器 | |
| US8822973B2 (en) | Memory cells and methods of forming memory cells | |
| Lien et al. | 3-D Vertical via Nitrogen-Doped Aluminum Oxide Resistive Random-Access Memory | |
| CN115768130A (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN110635032B (zh) | Rram阻变结构下电极的工艺方法 | |
| CN107154457B (zh) | 电极的制造方法及电阻式随机存取内存 | |
| JP5090375B2 (ja) | カルコゲナイド膜の形成方法及び記録素子の製造方法 | |
| CN117998868A (zh) | 具有数据保持能力的阻变存储器及阻变层的制备方法 | |
| US11925129B2 (en) | Multi-layer selector device and method of fabricating the same | |
| KR102228548B1 (ko) | 저항 변화 소자의 제조 방법 및 저항 변화 소자 | |
| JP2007227898A (ja) | 遷移金属酸化膜の形成装置、それを利用した不揮発性メモリ素子の製造方法、及びその方法により製造された不揮発性メモリ素子 | |
| Lee et al. | Integration of (Ba, Sr) TiO/sub 3/capacitor with platinum electrodes having SiO/sub 2/spacer | |
| CN113611722A (zh) | 电阻式存储装置以及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |