CN113127283A - 芯片修复系统、方法、装置、计算机设备和存储介质 - Google Patents

芯片修复系统、方法、装置、计算机设备和存储介质 Download PDF

Info

Publication number
CN113127283A
CN113127283A CN202110450319.4A CN202110450319A CN113127283A CN 113127283 A CN113127283 A CN 113127283A CN 202110450319 A CN202110450319 A CN 202110450319A CN 113127283 A CN113127283 A CN 113127283A
Authority
CN
China
Prior art keywords
data
chip
electronic fuse
fuse block
target register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110450319.4A
Other languages
English (en)
Other versions
CN113127283B (zh
Inventor
金傲寒
王旭
梁敏学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Symboltek Co ltd
Original Assignee
Symboltek Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symboltek Co ltd filed Critical Symboltek Co ltd
Priority to CN202110450319.4A priority Critical patent/CN113127283B/zh
Publication of CN113127283A publication Critical patent/CN113127283A/zh
Application granted granted Critical
Publication of CN113127283B publication Critical patent/CN113127283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请涉及一种芯片修复系统、方法、装置、计算机设备和存储介质。该系统包括：电子熔丝组块，集成于系统级芯片总线上；电子熔丝解析器，位于系统级芯片的启动器中，用于读取电子熔丝组块中的数据；其中，电子熔丝组块中的数据为需要修改的目标寄存器和目标寄存器对应的初始化数据；启动修复器，位于启动器中，用于将目标寄存器中的数据修改为初始化数据，以实现芯片的修复。从而无需在SoC芯片内部设置spi模块，便可有效解决芯片修复的问题。

Description

芯片修复系统、方法、装置、计算机设备和存储介质
技术领域
本申请涉及芯片制造技术领域，特别是涉及一种芯片修复系统、方法、装置、计算机设备和存储介质。
背景技术
随着芯片制造技术的发展，出现了性能优异的SoC芯片(系统级芯片，System onChip)。在SoC芯片的设计制造过程中，按照设计要求设计并制造出的芯片，可能由于各种原因出现不符合预期的问题。
为了解决上述问题，传统技术中，通常是通过外挂flash(闪存)的方式尽可能的修复发现的问题。当回片测试发现bootrom里默认的初始化工作失败时，可以通过外挂flash的方式，在SoC芯片启动时，且bootrom代码执行完成后，跳到flash进行代码的执行，在bootrom里进行spi-flash(串行接口设备，serial peripheral interface)初始化操作，在flash里重新进行初始化操作，修复芯片。
然而，传统技术中通过外挂flash对SoC芯片进行修复的方法，需要在SoC芯片内部设置spi模块，一旦spi模块出问题，挂载在spi模块上的flash就无法使用，会出现无法通过flash对芯片进行修复的情况。
发明内容
基于此，有必要针对上述技术问题，提供一种能够有效对芯片进行修复的芯片修复系统、方法、装置、计算机设备和存储介质。
一种芯片修复系统，所述系统包括：
电子熔丝组块，集成于系统级芯片总线上；
电子熔丝解析器，位于系统级芯片的启动器中，用于读取所述电子熔丝组块中的数据；其中，所述电子熔丝组块中的数据为需要修改的目标寄存器和所述目标寄存器对应的初始化数据；
启动修复器，位于所述启动器中，用于将所述目标寄存器中的数据修改为所述初始化数据。
在其中一个实施例中，所述电子熔丝组块中加装有适于所述系统级芯片总线读写的逻辑电路。
在其中一个实施例中，一个所述电子熔丝解析器与一个所述启动修复器对应，构成解析修复组块；所述系统包括至少一个所述解析修复组块。
在其中一个实施例中，所述解析修复组块与所述启动器中的预设寄存器连接。
一种芯片修复方法，所述方法包括：
获取电子熔丝组块中的数据；其中，所述电子熔丝组块集成于系统级芯片总线上；
通过电子熔丝解析器，解析所述电子熔丝组块中的数据，得到需要修改的目标寄存器和对所述目标寄存器对应的初始化数据；其中，所述电子熔丝解析器位于所述系统级芯片的启动器中；
通过启动修复器，将所述目标寄存器中的数据修改为所述初始化数据；其中，所述启动修复器位于所述系统级芯片的启动器中。
在其中一个实施例中，所述通过启动修复器，将所述目标寄存器中的数据修改为所述初始化数据，包括：
获取所述目标寄存器对应的地址，得到目标地址；
通过所述启动修复器，将所述目标地址对应的数据修改为所述初始化数据。
在其中一个实施例中，在所述获取电子熔丝组块中的数据之前，包括：
通过外部上位机，将待修复数据烧写至所述电子熔丝组块中。
一种芯片修复装置，所述装置包括：
数据获取模块，用于获取电子熔丝组块中的数据；其中，所述电子熔丝组块集成于系统级芯片总线上；
数据解析模块，用于通过电子熔丝解析器，解析所述电子熔丝组块中的数据，得到需要修改的目标寄存器和对所述目标寄存器对应的初始化数据；其中，所述电子熔丝解析器位于所述系统级芯片的启动器中；
数据修复模块，用于通过启动修复器，将所述目标寄存器的数据修改为所述初始化数据；其中，所述启动修复器位于所述系统级芯片的启动器中。
一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述任一实施例所述的方法。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一实施例所述的方法。
上述芯片修复系统、方法、装置、计算机设备和存储介质，包括：电子熔丝组块，集成于系统级芯片总线上；电子熔丝解析器，位于系统级芯片的启动器中，用于读取电子熔丝组块中的数据；其中，电子熔丝组块中的数据为需要修改的目标寄存器和目标寄存器对应的初始化数据；启动修复器，位于启动器中，用于将目标寄存器中的数据修改为初始化数据，以实现对芯片的修复。基于上述方案，无需在SoC芯片内部设置spi模块，便可有效解决芯片修复的问题。
附图说明
图1为一个实施例中芯片修复系统的示意图；
图2为一个实施例中芯片修复方法的流程示意图；
图3为一个实施例中步骤S300的一种可实施方式的流程示意图；
图4为一个实施例中上位机与芯片连接的内部结构图；
图5为一个实施例中芯片修复结构示意图；
图6为一个实施例中芯片修复装置的结构框图；
图7为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在一个实施例中，如图1所示，提供了一种芯片修复系统，具体包括：
电子熔丝组块，集成于系统级芯片总线上；
电子熔丝解析器，位于系统级芯片的启动器中，用于读取电子熔丝组块中的数据；其中，电子熔丝组块中的数据为需要修改的目标寄存器和目标寄存器对应的初始化数据；
启动修复器，位于启动器中，用于将目标寄存器中的数据修改为初始化数据。
其中，初始化数据为通过外部上位机烧写至电子熔丝组块中的数据。电子熔丝组块中的数据为寄存器的初始化数据，初始化数据是指期望系统级芯片(SoC芯片)中的启动器bootrom执行的逻辑。启动修复器(bootrom修复器)位于系统级芯片的启动器bootrom中。
具体地，如图1所示，在系统级芯片中设置电子熔丝组块，电子熔丝组块与芯片中的总线连接，系统级芯片中的CPU和启动器bootrom也与芯片中的总线连接。如此，CPU和启动器bootrom可以通过总线获取电子熔丝组块中的数据，并对芯片进行修复。
在将电子熔丝组块集成在系统级芯片中时，需要在电子熔丝(eFuse)外加装适于系统级芯片总线读写的逻辑电路，并将该逻辑电路和电子熔丝打包成电子熔丝组块。然后将电子熔丝组块集成在系统级芯片的内部总线上，使系统级芯片内部的CPU和启动器bootrom可以读取电子熔丝组块的内容。
电子熔丝解析器(eFuse解析器)，位于系统级芯片的启动器bootrom中，用于通过总线读取电子熔丝组块中的数据。该电子熔丝解析器有eFuse读功能，通过该电子熔丝解析器，可以在启动器bootrom运行过程中，通过总线读取电子熔丝组块中的数据。
启动修复器，位于SoC芯片的启动器bootrom中，用于将需要修改的目标寄存器中的数据(原始数据)修改为初始化数据。该启动修复器有写寄存器的功能，通过该启动修复器，可以对SoC芯片内部的寄存器进行改写，以修复bootrom启动程序。
可选地，一个电子熔丝解析器与一个启动修复器对应，构成解析修复组块；系统包括至少一个解析修复组块。
其中，电子熔丝组块是由一系列电子熔丝组成。电子熔丝组块中的数据可以通过系统级芯片的总线进行传输。电子熔丝(eFuse)是一种一次性可编程非易失性存储器，电子熔丝eFuse保存的信息不会因为系统掉电而丢失，且每个比特(bit)只能编程一次。电子熔丝eFuse保存数据的方式为在电子熔丝eFuse中，每个bit对应一根熔丝，示例地，熔丝导通时该bit代表数据“0”，熔丝熔断后，该bit代表数据“1”，可以将原始状态的电子熔丝eFuse所有数据都是“0”，写入数据时可以把需要改写为“1”的熔丝熔断，以实现对数据的修改。
具体地，一个电子熔丝解析器与一个启动修复器对应，两者构成解析修复组块，位于启动器bootrom中，进行电子熔丝组块数据的解析与寄存器的修改，以实现对芯片的修复。芯片修复系统包括至少一个解析修复组块，用于对不同的寄存器进行修改。
可选地，解析修复组块与启动器中的预设寄存器连接。
其中，预设寄存器可以是系统级芯片中的全部寄存器，也可以是部分寄存器。可选地，当预设寄存器为系统级芯片中的部分寄存器时，预设寄存器为可能需要进行修改的寄存器。其中，预设寄存器可以是系统级芯片某些功能可能出现故障的相关寄存器。是否会出现功能故障主要是根据历史统计数据进行统计得到的。
具体地，一个解析修复组块对应一个寄存器，可以对需要修复的寄存器中的数据进行解析与修复。解析修复组块与启动器中的预设寄存器连接，便于系统级芯片流片回来后，对系统级芯片中的预设寄存器进行修改，以实现芯片的修复。解析修复组块与启动器中的预设寄存器连接，便于对需要修改的寄存器进行修改。同时当预设寄存器为系统级芯片中部分寄存器时，也可以减少解析修复组块的数量，减少芯片中内置解析修复组块的实施难度，提高出现故障的概率大的寄存器的修复效率。
上述芯片修复系统，包括：电子熔丝组块，集成于系统级芯片总线上；电子熔丝解析器，位于系统级芯片的启动器中，用于读取电子熔丝组块中的数据，电子熔丝组块中的数据为需要修改的目标寄存器和目标寄存器对应的初始化数据；启动修复器，位于启动器中，用于将目标寄存器中的数据修改为初始化数据，以实现对芯片的修复。基于上述方案，无需在SoC芯片内部设置spi模块，便可有效解决芯片修复的问题。
在一个实施例中，如图2所示，提供了一种芯片修复方法，该方法包括以下步骤：
步骤S100，获取电子熔丝组块中的数据。
其中，电子熔丝组块集成于系统级芯片总线上。
步骤S200，通过电子熔丝解析器，解析电子熔丝组块中的数据，得到需要修改的目标寄存器和对目标寄存器对应的初始化数据。其中，电子熔丝解析器位于系统级芯片的启动器中。
步骤S300，通过启动修复器，将目标寄存器中的数据修改为初始化数据。其中，启动修复器位于系统级芯片的启动器中。
其中，电子熔丝组块中的数据可以通过系统级芯片的总线进行传输。电子熔丝解析器(eFuse解析器)位于系统级芯片(SoC芯片)的启动器中，电子熔丝组块集成于系统级芯片总线上，通过芯片总线，CPU和启动器bootrom可以获取电子熔丝组块中的数据，电子熔丝组块中的初始化数据为通过外部上位机烧写至电子熔丝组块的数据。电子熔丝组块中的数据为寄存器的初始化数据，初始化数据是指期望系统级芯片中的启动器bootrom执行的逻辑。启动修复器位于系统级芯片的启动器bootrom中。
具体地，系统级芯片中的CPU通过电子熔丝解析器，对通过系统级芯片总线从电子熔丝组块中获取到的数据进行解析，得到电子熔丝组块中的数据，即得到需要修改的目标寄存器和对目标寄存器对应的初始化数据。接着，通过启动修复器，将目标寄存器中的数据修改为初始化数据，以实现对芯片的修复。
上述芯片修复方法，获取电子熔丝组块中的数据；通过电子熔丝解析器，解析电子熔丝组块中的数据，得到需要修改的目标寄存器和对目标寄存器对应的初始化数据；并通过启动修复器，将目标寄存器中的数据修改为初始化数据。基于上述方案，无需在SoC芯片内部设置spi模块，便可通过电子熔丝解析器和启动修复器，实现对芯片的修复，能有效解决芯片修复的问题。
在一个实施例中，如图3所示，为步骤S300的一种可实施方式的流程示意图，包括：
步骤S310，获取目标寄存器对应的地址，得到目标地址。
步骤S320，通过启动修复器，将目标地址对应的数据修改为初始化数据。
其中，目标地址为对目标寄存器的位置进行区别的字符串或其他标识，从芯片一上电，正常工作开始，所有寄存器的值都会实时保存在内存中的一个固定地址，这一地址即为目标寄存器对应的目标地址。目标地址对应的数据是指系统级芯片中的寄存器中的当前数据。
具体地，当芯片运行出现问题后，对出现的问题进行分析，得出需要修改的寄存器的地址(即目标寄存器对应的地址，目标地址)和期望该寄存器中应当写入的初始化数据。示例地，电子熔丝解析器与电子熔丝组块内特定的子组块(特定bit)对应，一个电子熔丝解析器只能解析与之对应的电子熔丝组块中特定bit的内容，从这些bit的数据中解析出目标寄存器、目标地址和初始化数据。
在得到目标地址和初始化数据后，通过外部上位机，将该目标地址和初始化数据烧写至电子熔丝组块。示例地，通过上位机将数据烧写至电子熔丝组块的具体过程为：在芯片回片后，若测试发现的问题可以通过修改寄存器得到解决，则先从启动代码中确定出可以用于修改寄存器的位置，并查找与上述位置对应的电子熔丝解析器，然后再根据该电子熔丝解析器确定出需要烧写至电子熔丝中的特定bit。
接着，电子熔丝解析器对烧写至电子熔丝组块中的数据进行解析，得到目标地址和初始化数据，启动修复器按照解析得到的目标地址找到目标寄存器和目标地址对应的数据，并将目标地址对应的数据修改为初始化数据，完成对系统级芯片的修复。
可选地，电子熔丝组块中的数据，是通过外部上位机，将待修复数据烧写至电子熔丝组块中得到的。
具体地，在分析得出需要修改的寄存器(目标寄存器)，以及确定了期望修改的数据(初始化数据)后，需要通过外部上位机，将初始化数据烧写至电子熔丝组块中，以便后续电子熔丝解析器对电子熔丝组块中的数据进行解析，并修改目标寄存器。
在电子熔丝组块的电子熔丝eFuse中，每个bit对应一根熔丝。示例地，熔丝导通时代表数据“0”，熔丝熔断后，代表数据“1”，原始状态的电子熔丝eFuse所有数据都是“0”，烧写入数据时可以把需要改写为“1”的熔丝熔断，以实现对数据的修改。
上述实施例中，获取目标寄存器对应的地址，得到目标地址；通过启动修复器，将目标地址对应的数据修改为初始化数据。从而通过对SoC芯片中的寄存器的修改，实现对芯片的修复。
在一个具体的实施例中，可以通过上位机，对系统芯片中的目标寄存器进行修改，以实现对芯片的修复。如图4所示，为上位机与芯片连接的内部结构图。具体地，上位机通过上位机中的spi master电路(主接口)，与SoC芯片(系统级芯片)中的spi slave电路(从接口)通信连接。通过该spislave电路，上位机可以获取SoC芯片中的电子熔组块中的数据。具体在系统级芯片(SoC芯片)中，电子熔丝组块与芯片中的总线连接，系统级芯片中的CPU和启动器bootrom也与芯片中的总线连接。如此，CPU和启动器bootrom可以通过总线获取电子熔丝组块中的数据，并对芯片进行修复。
使SoC芯片内部的CPU可以读取电子熔丝eFuse(电子熔丝组块)的内容，也可以通过接口模块烧写电子熔丝eFuse。示例地，SoC芯片上有spi slave电路，上位机通过上位机中的spi master电路连接SoC芯片上的spi slave，通过控制eFuse组块中的寄存器达到电子熔丝eFuse烧写的目的。其中，上位机配套有eFuse烧写器，eFuse烧写器可以通过连接SoC芯片上的外围接口将需要修复的信息烧写到SoC芯片内部的电子熔丝组块eFuse中。
关于芯片修复流程，可以通过图5所示的芯片修复结构示意图进行说明。如图5所示，在芯片回片后，如果发现启动器bootrom需要修复，修复流程为：上位机通过外部接口烧写电子熔丝eFuse中的特定比特位。然后上电，CPU通过散播在启动器bootrom中的eFuse解析器(电子熔丝解析器)读取不同比特段上的eFuse值，解析出需要修改的SoC芯片的寄存器地址(目标地址)和数据(目标地址对应的数据)，然后通过与特定eFuse解析器对应的bootrom修复器(启动修复器)修改SoC芯片的内部寄存器值，达到修复启动器bootrom漏洞的目的。其中，每个eFuse解析器对应一个解析器函数，每个bootrom修复器对应一个修复器函数。
关于图5所示的解析器函数和修复器函数，在芯片设计启动器bootrom时，在启动器bootrom里设计eFuse读相关的功能，得到eFuse解析器函数，通过eFuse解析器中的解析器函数可以解析电子熔丝eFuse中的数据，使得SoC芯片在启动器bootrom运行过程中实现读取eFuse内容的目的。接着，解析器函数分析获取到的电子熔丝eFuse内容，得到期望通过电子熔丝eFuse修改的寄存器，然后通过bootrom修复器(启动修复器)中的写寄存器的操作，将SoC芯片内的寄存器进行改写。其中，bootrom修复器一般包含CPU写寄存器的功能，输入参数为输入的SoC芯片的地址(目标地址)和需要修改的数据值(目标地址对应的数据)。eFuse解析器和bootrom修复器组成一对，形成eFuse解析器和bootrom修复器对，可以按照具体的芯片设计需求，设置多个eFuse解析器和bootrom修复器对。图6示出了两个eFuse解析器和bootrom修复器对，每个eFuse解析器和bootrom修复器对中的eFuse解析器可以获取不同电子熔丝eFuse中的比特段的数据。其中，eFuse解析器和bootrom修复器对，可以在启动器bootrom设计的时候放置在bootrom中的任何位置，一般放置在怀疑可能流片回来后需要改动的SoC芯片的寄存器的位置，与该寄存器连接。例如，通过eFuse解析器分析出地址信息为spi master采样延迟寄存器地址，数据为采样延迟周期数，bootrom修复器通过获取到的地址信息和数据信息将SoC芯片的寄存器进行改写。
上述实施例中，通过在SoC芯片内部设置挂在总线上可以被SoC芯片的CPU读的eFuse组块，并配合启动器bootrom中的eFuse解析器确定出需要修改的目标寄存器，并通过bootrom修复器对目标寄存器进行修改，实现对芯片的修复。从而，无需在SoC芯片内部设置spi模块，便可通过电子熔丝解析器和启动修复器，有效解决芯片修复的问题。
应该理解的是，虽然图2、3的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2、3中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图6所示，提供了一种芯片修复装置，包括：数据获取模块601、数据解析模块602和数据修复模块603，其中：
数据解析模块601，用于获取电子熔丝组块中的数据；其中，电子熔丝组块集成于系统级芯片总线上；
数据解析模块602，用于通过电子熔丝解析器，解析电子熔丝组块中的数据，得到需要修改的目标寄存器和对目标寄存器对应的初始化数据；其中，电子熔丝解析器位于系统级芯片的启动器中；
数据修复模块603，用于通过启动修复器，将目标寄存器的数据修改为初始化数据；其中，启动修复器位于系统级芯片的启动器中。
在其中一个实施例中，数据修复模块603还用于：获取目标寄存器对应的地址，得到目标地址；通过启动修复器，将目标地址对应的数据修改为初始化数据。
在其中一个实施例中，芯片修复装置还包括数据烧写模块，用于：通过外部上位机，将待修复数据烧写至电子熔丝组块中。
关于芯片修复装置的具体限定可以参见上文中对于芯片修复方法的限定，在此不再赘述。上述芯片修复装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图7所示。该计算机设备包括通过系统总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、运营商网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种芯片修复方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图7中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：
获取电子熔丝组块中的数据；其中，电子熔丝组块集成于系统级芯片总线上；
通过电子熔丝解析器，解析电子熔丝组块中的数据，得到需要修改的目标寄存器和对目标寄存器对应的初始化数据；其中，电子熔丝解析器位于系统级芯片的启动器中；
通过启动修复器，将目标寄存器中的数据修改为初始化数据；其中，启动修复器位于系统级芯片的启动器中。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：获取目标寄存器对应的地址，得到目标地址；通过启动修复器，将目标地址对应的数据修改为初始化数据。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：通过外部上位机，将待修复数据烧写至电子熔丝组块中。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
获取电子熔丝组块中的数据；其中，电子熔丝组块集成于系统级芯片总线上；
通过电子熔丝解析器，解析电子熔丝组块中的数据，得到需要修改的目标寄存器和对目标寄存器对应的初始化数据；其中，电子熔丝解析器位于系统级芯片的启动器中；
通过启动修复器，将目标寄存器中的数据修改为初始化数据；其中，启动修复器位于系统级芯片的启动器中。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：获取目标寄存器对应的地址，得到目标地址；通过启动修复器，将目标地址对应的数据修改为初始化数据。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：通过外部上位机，将待修复数据烧写至电子熔丝组块中。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory，ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic Random Access Memory，DRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片修复系统，其特征在于，所述系统包括：
电子熔丝组块，集成于系统级芯片总线上；
电子熔丝解析器，位于系统级芯片的启动器中，用于读取所述电子熔丝组块中的数据；其中，所述电子熔丝组块中的数据为需要修改的目标寄存器和所述目标寄存器对应的初始化数据；
启动修复器，位于所述启动器中，用于将所述目标寄存器中的数据修改为所述初始化数据。
2.根据权利要求1所述的系统，其特征在于，所述电子熔丝组块中加装有适于所述系统级芯片总线读写的逻辑电路。
3.根据权利要求1所述的系统，其特征在于，一个所述电子熔丝解析器与一个所述启动修复器对应，构成解析修复组块；所述系统包括至少一个所述解析修复组块。
4.根据权利要求3所述的系统，其特征在于，所述解析修复组块与所述启动器中的预设寄存器连接。
5.一种芯片修复方法，其特征在于，所述方法应用于芯片修复系统，包括：
获取电子熔丝组块中的数据；其中，所述电子熔丝组块集成于系统级芯片总线上；
通过电子熔丝解析器，解析所述电子熔丝组块中的数据，得到需要修改的目标寄存器和对所述目标寄存器对应的初始化数据；其中，所述电子熔丝解析器位于所述系统级芯片的启动器中；
通过启动修复器，将所述目标寄存器中的数据修改为所述初始化数据；其中，所述启动修复器位于所述系统级芯片的启动器中。
6.根据权利要求5所述的方法，其特征在于，所述通过启动修复器，将所述目标寄存器中的数据修改为所述初始化数据，包括：
获取所述目标寄存器对应的地址，得到目标地址；
通过所述启动修复器，将所述目标地址对应的数据修改为所述初始化数据。
7.根据权利要求5所述的方法，其特征在于，在所述获取电子熔丝组块中的数据之前，包括：
通过外部上位机，将待修复数据烧写至所述电子熔丝组块中。
8.一种芯片修复装置，其特征在于，所述装置包括：
数据获取模块，用于获取电子熔丝组块中的数据；其中，所述电子熔丝组块集成于系统级芯片总线上；
数据解析模块，用于通过电子熔丝解析器，解析所述电子熔丝组块中的数据，得到需要修改的目标寄存器和对所述目标寄存器对应的初始化数据；其中，所述电子熔丝解析器位于所述系统级芯片的启动器中；
数据修复模块，用于通过启动修复器，将所述目标寄存器的数据修改为所述初始化数据；其中，所述启动修复器位于所述系统级芯片的启动器中。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求5至7中任一项所述的方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求5至7中任一项所述的方法的步骤。
CN202110450319.4A 2021-04-25 2021-04-25 芯片修复系统、方法、装置、计算机设备和存储介质 Active CN113127283B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110450319.4A CN113127283B (zh) 2021-04-25 2021-04-25 芯片修复系统、方法、装置、计算机设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110450319.4A CN113127283B (zh) 2021-04-25 2021-04-25 芯片修复系统、方法、装置、计算机设备和存储介质

Publications (2)

Publication Number Publication Date
CN113127283A true CN113127283A (zh) 2021-07-16
CN113127283B CN113127283B (zh) 2023-07-25

Family

ID=76779869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110450319.4A Active CN113127283B (zh) 2021-04-25 2021-04-25 芯片修复系统、方法、装置、计算机设备和存储介质

Country Status (1)

Country Link
CN (1) CN113127283B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117293047A (zh) * 2023-11-23 2023-12-26 深圳市芯茂微电子有限公司 一种电修调方法、装置及芯片
US11984182B2 (en) 2022-03-09 2024-05-14 Changxin Memory Technologies, Inc. Repair system and repair method for semiconductor structure, storage medium and electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040066695A1 (en) * 2002-10-07 2004-04-08 International Business Machines Corporation Method of electrically blowing fuses under control of an on-chip tester interface apparatus
US20040136257A1 (en) * 2003-01-10 2004-07-15 International Business Machines Corporation Method and System For Merging Multiple Fuse Decompression Serial Bitstreams To Support Auxiliary Fuseblow Capability
US20080065929A1 (en) * 2006-09-11 2008-03-13 Logicvision, Inc. Method and apparatus for storing and distributing memory repair information
CN109240729A (zh) * 2018-12-12 2019-01-18 翱捷科技(上海)有限公司 一种修复固件代码的方法及系统
CN112231136A (zh) * 2020-11-04 2021-01-15 炬芯科技股份有限公司 SoC芯片、获取修复信息的方法、存储介质及电子设备
CN112689830A (zh) * 2018-08-13 2021-04-20 美光科技公司 用于片上系统重新配置及再利用的熔丝加载架构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040066695A1 (en) * 2002-10-07 2004-04-08 International Business Machines Corporation Method of electrically blowing fuses under control of an on-chip tester interface apparatus
US20040136257A1 (en) * 2003-01-10 2004-07-15 International Business Machines Corporation Method and System For Merging Multiple Fuse Decompression Serial Bitstreams To Support Auxiliary Fuseblow Capability
US20080065929A1 (en) * 2006-09-11 2008-03-13 Logicvision, Inc. Method and apparatus for storing and distributing memory repair information
CN112689830A (zh) * 2018-08-13 2021-04-20 美光科技公司 用于片上系统重新配置及再利用的熔丝加载架构
CN109240729A (zh) * 2018-12-12 2019-01-18 翱捷科技(上海)有限公司 一种修复固件代码的方法及系统
CN112231136A (zh) * 2020-11-04 2021-01-15 炬芯科技股份有限公司 SoC芯片、获取修复信息的方法、存储介质及电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984182B2 (en) 2022-03-09 2024-05-14 Changxin Memory Technologies, Inc. Repair system and repair method for semiconductor structure, storage medium and electronic device
CN117293047A (zh) * 2023-11-23 2023-12-26 深圳市芯茂微电子有限公司 一种电修调方法、装置及芯片
CN117293047B (zh) * 2023-11-23 2024-04-16 深圳市芯茂微电子有限公司 一种电修调方法、装置及芯片

Also Published As

Publication number Publication date
CN113127283B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US8261130B2 (en) Program code trace signature
CN103186461B (zh) 一种现场数据的保存方法和恢复方法以及相关装置
CN101710379B (zh) 微处理器以及微处理器微码修补方法
CN113127283B (zh) 芯片修复系统、方法、装置、计算机设备和存储介质
US6798713B1 (en) Implementing software breakpoints
US20040034823A1 (en) Embedded sequence checking
CN107479931B (zh) 一种linux系统应用层刷新BIOS的方法
US6817015B2 (en) Microcontroller with modifiable program
US20080016415A1 (en) Evaluation system and method
US20070067520A1 (en) Hardware-assisted device configuration detection
CN107301042B (zh) 一种带自检功能的SoC应用程序引导方法
CN116522368A (zh) 一种物联网设备固件解密解析方法、电子设备、介质
CN115543487A (zh) 基于otp的只读存储器中启动代码扩展方法及芯片
CN114780319A (zh) 一种芯片测试的方法、系统、存储介质、设备及芯片
US20080216065A1 (en) Information processing device, patch code application system, electronic instrument, and patch code application method
US20120110383A1 (en) Method and apparatus for off-line analyzing crashed programs
CN112086119B (zh) 存储器设备
CN111666102A (zh) 文件格式转换方法、芯片验证方法、相关装置及网络芯片
JP2008123106A (ja) マイクロコンピュータ及びマイクロコンピュータのデバッグ方法
CN116662050A (zh) 一种错误注入支持功能验证方法、装置、终端及介质
US6536020B2 (en) Efficient generation of optimum test data
JP2022050315A (ja) チップおよびその設計方法と故障解析方法
CN115878193A (zh) 一种芯片启动方法及装置
CN110968455B (zh) 一种非易失性存储器的修复方法及装置
US11494262B2 (en) Electronic device having one-time-programmable (OTP) memory and method for writing and reading OTP memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant