CN113112963B - 像素驱动电路、驱动背板及其制备方法、显示装置 - Google Patents

像素驱动电路、驱动背板及其制备方法、显示装置 Download PDF

Info

Publication number
CN113112963B
CN113112963B CN202110425150.7A CN202110425150A CN113112963B CN 113112963 B CN113112963 B CN 113112963B CN 202110425150 A CN202110425150 A CN 202110425150A CN 113112963 B CN113112963 B CN 113112963B
Authority
CN
China
Prior art keywords
transistor
driving
circuit
electrode
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110425150.7A
Other languages
English (en)
Other versions
CN113112963A (zh
Inventor
冯雪欢
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110425150.7A priority Critical patent/CN113112963B/zh
Publication of CN113112963A publication Critical patent/CN113112963A/zh
Priority to PCT/CN2021/131543 priority patent/WO2022222453A1/zh
Application granted granted Critical
Publication of CN113112963B publication Critical patent/CN113112963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种像素驱动电路、驱动背板及其制备方法和显示装置，涉及显示技术领域，用以解决像素驱动电路在数据写入阶段写入的数据不准确的问题。像素驱动电路包括：驱动子电路、数据写入子电路、控制子电路和第一节点，其中，驱动电路被配置为控制流经第一端和第二端的驱动电流；数据写入子电路与第一节点耦接，被配置为响应于第一扫描信号为有效电压，将数据信号传输至第一节点；控制子电路与第一节点和驱动子电路的控制端耦接，被配置为将来自第一节点的数据信号传输至所述驱动子电路的控制端，还被配置为控制驱动子电路的控制端在第一扫描信号从有效电压切换至无效电压时的电压差小于第一节点在第一扫描信号从有效电压切换至无效电压时的电压差。

Description

像素驱动电路、驱动背板及其制备方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种像素驱动电路、驱动背板及其制备方法、显示装置。
背景技术
自发光显示装置例如有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板具有自发光、轻薄、功耗低、色彩还原度好、反应灵敏以及广视角等优点，具有广阔的发展前景。
在相关技术中，OLED显示面板可以包括：OLED器件和驱动OLED器件的像素驱动电路。参见图1A，像素驱动电路可以为3T1C结构，包括：两个开关晶体管T10、T20和一个驱动晶体管T30，该像素驱动电路的驱动过程包括：数据写入阶段、保持阶段和发光阶段。参见图1B示出的信号仿真图，在数据写入阶段，第一扫描信号端G1和第二扫描信号端G2均输出高电平将开关晶体管T10、T20以及驱动晶体管T30打开，使得数据信号端DA提供的数据信号(初始电压)写入M点，并且，感测信号端Se传输的参考信号Vref (参考电压)被写入S点；在保持阶段，第一扫描信号端G1和第二扫描信号端G2均输出低电平将开关晶体管T10、T20关断，而驱动晶体管T30在M点的电压控制下保持打开，将S点的电压抬高，并且在电容器Cst的“自举”作用下，M点的电压也随之抬高，以将驱动晶体管T30打开地越来越充分，进而使S点充电至OLED器件的发光电压，进入发光阶段。
然而，在数据写入阶段完成后关断开关晶体管的时刻，第一扫描信号端 G1输出的信号的下降沿到来，第一扫描信号端G1的电压由高转低，导致开关晶体管T10的控制极(也称为栅极)的电压在较短时间内变化幅度较大，即被瞬间拉低。并且，开关晶体管T10的控制极上的电压变化还会在寄生电容Cgs0的作用下将M点的电压瞬间拉低(参见图1B中的虚线圆圈示出的部分)，使得写入到M点的数据信号发生了改变，即M点的电压降低，进而导致像素驱动电路写入数据的准确性降低。
发明内容
为了解决这一问题，一方面，本公开的实施例提供了提供一种像素驱动电路，所述像素驱动电路包括：驱动子电路、数据写入子电路、控制子电路和第一节点。其中，所述驱动子电路包括控制端、第一端和第二端，且所述驱动电路被配置为控制流经所述第一端和所述第二端的驱动电流。所述数据写入子电路与所述第一节点耦接，被配置为响应于第一扫描信号为有效电压，将数据信号传输至所述第一节点。所述控制子电路与所述第一节点和所述驱动子电路的控制端耦接，被配置为将来自所述第一节点的数据信号传输至所述驱动子电路的控制端，还被配置为控制所述驱动子电路的控制端在所述第一扫描信号从有效电压切换至无效电压时的电压差，小于所述第一节点在所述第一扫描信号从有效电压切换至无效电压时的电压差。
在一些实施例中，所述控制子电路包括第一晶体管，所述第一晶体管的控制极与所述第一晶体管的第一极耦接，所述第一晶体管的第一极与所述第一节点耦接，所述第一晶体管的第二极与所述驱动子电路的控制端耦接。
在一些实施例中，所述驱动子电路包括驱动晶体管，所述驱动晶体管的控制极为所述驱动子电路的控制端，所述驱动晶体管的第一极为所述驱动子电路的第一端，所述驱动晶体管的第二极为所述驱动子电路的第二端。所述数据写入子电路包括第二晶体管；所述第二晶体管的第二极与所述第一节点耦接。
在一些实施例中，所述的像素驱动电路还包括：电容器，所述电容器包括第一极板和第二极板，所述第一极板与所述驱动子电路的控制端耦接，所述第二极板与所述驱动子电路的第二端耦接。
在一些实施例中，所述像素驱动电路还包括：分压子电路，所述分压子电路耦接在所述驱动子电路的第二端与所述电容器的第二极板之间，被配置为控制第一电压差的绝对值小于第二电压差的绝对值。其中，所述第一电压差为所述驱动子电路的控制端与所述驱动子电路的第二端之间的电压差，所述第二电压差为所述驱动子电路的控制端与所述电容器的第二极板之间的电压差。
在一些实施例中，所述分压子电路包括第三晶体管，所述第三晶体管的控制极与所述第三晶体管的第一极耦接，所述第三晶体管的第一极与所述驱动子电路的第二端耦接，所述第三晶体管的第二极与所述电容器的第二极板耦接。
在一些实施例中，像素驱动电路还包括：感测子电路，所述感测子电路与所述电容器的第二极板耦接，被配置响应于第二扫描信号，感测所述电容器的第二极板上的电压。
在一些实施例中，所述感测子电路包括第四晶体管，所述第四晶体管的第二极与所述电容器的第二极板耦接。
另一方面，提供一种驱动背板，所述驱动背板包括：衬底基板；设置于衬底基板上的有源图案层，所述有源图案层包括：第一有源图案和第二有源图案，所述第一有源图案包括第一晶体管的有源层和第二晶体管的有源层，所述第二有源图案包括：驱动晶体管的有源层；设置于所述有源图案层远离所述衬底基板一侧的第一导电图案层，所述第一导电图案层包括：第一晶体管的控制极、第二晶体管的控制极和驱动晶体管的控制极；设置于所述第一导电图案层远离所述衬底基板一侧的第二导电图案层，所述第二导电图案层包括：第一晶体管的第一极和第二极、第二晶体管的第一极和第二极、以及驱动晶体管的第一极和第二极。
其中，所述第一晶体管的第一极与所述第二晶体管的第二极为同一图案，所述第一晶体管的控制极与所述第一晶体管的第一极耦接，所述驱动晶体管的控制极与所述第一晶体管的第二极耦接。
在一些实施例中，所述的驱动背板还包括：设置于所述第一导电图案层和所述第二导电图案层之间的绝缘层，所述绝缘层包括第一通孔。所述第一有源图案还包括：与所述第一晶体管的有源层接触的第一导电部，所述第一导电部位于所述第一晶体管的有源层远离所述第二晶体管的有源层一侧。所述第一通孔露出所述第一导电部的一部分和所述驱动晶体管的控制极的一部分，所述第一晶体管的第二极覆盖所述第一通孔。
在一些实施例中，所述驱动晶体管的控制极具有第一下边沿，所述第一下边沿在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影内。所述第一通孔露出所述第一下边沿的至少一部分。
在一些实施例中，所述驱动背板还包括：电容器的第二极板；设置于所述衬底基板与所述有源图案层之间的第三导电图案层，所述第三导电图案层包括感测连接图案。所述第二有源图案还包括：第四晶体管的有源层和第二导电部，所述第二导电部与所述第四晶体管的有源层接触，且位于所述第四晶体管的有源层远离所述驱动晶体管的有源层一侧。所述第一导电图案层还包括：第四晶体管的控制极。所述第二导电图案层还包括：第四晶体管的第一极、所述第四晶体管的第二极，以及所述电容器的第一极板。其中，所述驱动晶体管的控制极与所述电容器的第一极板耦接，所述第四晶体管的第二极与所述电容器的第二极板耦接。绝缘层还包括第二通孔，所述第二通孔露出所述第二导电部的一部分和所述感测连接图案的一部分，所述第四晶体管的第一极覆盖所述第二通孔。
在一些实施例中，所述第二导电部具有第二下边沿，所述第二下边沿在所述衬底基板上的正投影位于所述感测连接图案在所述衬底基板上的正投影内。所述第二通孔露出所述第二下边沿的至少一部分。
在一些实施例中，所述第二有源图案还包括：第三晶体管有源层。所述第一导电图案层还包括：第三晶体管的控制极。所述第二导电图案层还包括：第三晶体管的第一极和第二极。其中，所述第三晶体管的控制极与所述第三晶体管的第一极耦接，所述第三晶体管的第一极与所述驱动晶体管的第二极为同一图案，所述第三晶体管的第二极与所述第四晶体管的第二极为同一图案。
又一方面，提供一种显示装置，所述显示装置包括上述任一实施例所述的像素驱动电路，或者，上述任一实施例所述的驱动背板。
又一方面，提供一种驱动背板的制备方法，所述制备方法包括：
在衬底基板上形成依次设置的有源图案层和第一导电图案层，所述有源图案层包括：第一有源图案和第二有源图案，所述第一有源图案包括第一晶体管的有源层和第二晶体管的有源层，所述第二有源图案包括：驱动晶体管的有源层；所述第一导电图案层包括：第一晶体管的控制极、第二晶体管的控制极和驱动晶体管的控制极；
在所述第一导电图案层远离所述衬底基板一侧形成第二导电图案层，所述第二导电图案层包括：第一晶体管的第一极和第二极、第二晶体管的第一极和第二极、以及驱动晶体管的第一极和第二极；
其中，所述第一晶体管的第一极与所述第二晶体管的第二极为同一图案，所述第一晶体管的控制极与所述第一晶体管的第一极耦接，所述驱动晶体管的控制极与所述第一晶体管的第二极耦接。
本公开的实施例通过在驱动子电路与数据写入子电路之间设置控制子电路，使得当第一扫描信号从有效电压切换至无效电压时，控制子电路可以控制驱动子电路的控制端的电压变化量小于第一节点的电压变化量，使得上述电压切换对于驱动子电路的控制端的电压影响降低，从而使得在电压切换时，驱动子电路的控制端写入的数据信号变化较小，保证像素驱动电路写入数据的准确性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A为相关技术的子像素的电路图；
图1B为图1A的像素驱动电路的时序控制图；
图2为本公开的一些实施例提供的一种显示面板的结构图；
图3为本公开的一些实施例提供的一种子像素的电路图；
图4为本公开的一些实施例提供的另一种子像素的电路图；
图5为本公开的一些实施例提供的又一种子像素的电路图；
图6为本公开的一些实施例提供的又一种子像素的电路图；
图7为图4所示的像素驱动电路的时序控制图；
图8为图4所示的像素驱动电路在不同阶段的信号传输图；
图9为图4所示的像素驱动电路的仿真图；
图10为本公开的一些实施例提供的另一种显示面板的结构图；
图11为本公开的一些实施例提供的一种驱动背板的结构图；
图12A为图11所示的驱动背板的其中两个图案层的结构图；
图12B为图11所示的驱动背板的其中三个图案层的结构图；
图13为图11所示的驱动背板的其中四个图案层的结构图；
图14A为沿着图13中的A-A’线的截取的一种剖面图；
图14B为沿着图13中的A-A’线的截取的另一种剖面图；
图15为沿着图11中的B-B’线的截取的剖面图；
图16A为本公开的一些实施例提供的另一种驱动背板的结构图；
图16B为图16A所示的驱动背板的其中两个图案层的结构图；
图17为本公开的一些实施例提供的驱动背板的一种制备方法的流程图；
图18为本公开的一些实施例提供的驱动背板的另一种制备方法的流程图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A 和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”或“根据”的使用意味着开放和包容性，因为“基于”或“根据”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差 (即，测量系统的局限性)所确定。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
显示装置是指具有图像显示功能的产品，示例性地，可以是：显示器，电视，广告牌，数码相框，具有显示功能的激光打印机，电话，手机，个人数字助理(Personal DigitalAssistant，PDA)，数码相机，便携式摄录机，取景器，监视器，导航仪，车辆，大面积墙壁、家电、信息查询设备(如电子政务、银行、医院、电力等部门的业务查询设备，监视器等。
显示装置通常包括显示面板，示例性地，显示面板可以是OLED(Organic LightEmitting Diode，有机发光二极管)显示面板、QLED(Quantum Dot Light EmittingDiodes，量子点发光二极管)显示面板、微LED(包括：miniLED或 microLED)显示面板等。此外，显示装置还可以包括其他部件，例如，根据灰阶信号向像素驱动电路提供数据信号的源极驱动器、对显示面板进行供电的电源系统、与显示面板相连接的电路板等。
图2示出了本公开的一些实施例提供的显示面板的俯视图。参见图 2，该显示面板10具有显示区(Active Area，简称为AA)和位于显示区AA 的至少一侧的周边区S，例如，周边区S可以围绕显示区AA一周设置。
显示面板10包括：设置在AA区中的多个子像素P，每个子像素P均包括相耦接的一个像素驱动电路110和一个发光器件120。值得注意的是，图2 仅示例性地示出了子像素P中的像素驱动电路110与发光器件120的耦接关系，但是发光器件的尺寸不限于此，例如，发光器件120的尺寸大小不一；像素驱动电路110与发光器件120的位置也不限于此，例如，发光器件120 与相耦接的像素驱动电路110在显示面板10的厚度方向上可以有重叠部分。
发光器件120可以采用有机发光二极管(Organic Light-Emitting Diode，简称OLED)、量子点发光二极管(Quantum Dot Light-Emitting Diodes，简称QLED)、微发光二极管(例如，miniLED或microLED) 等。
像素驱动电路110被配置为根据所接收的数据信号驱动与其相耦接的发光器件120发出光，例如，像素驱动电路110接收的数据信号是电压信号，根据所接收的电压值不同，像素驱动电路110驱动发光器件120发光的亮度不同。
图3示出了本公开的一些实施例提供的像素驱动电路的结构图。其中，像素驱动电路110包括：驱动子电路111、数据写入子电路112和控制子电路 113。
驱动子电路111包括控制端111a、第一端111b和第二端111c，且该驱动子电路111被配置为控制流经第一端111b和第二端111c的驱动电流。
示例性地，驱动子电路111被配置为响应于控制端111a的电压，将驱动子电路111的第一端111b和第二端111c导通，并控制流经二者的驱动电流。驱动电流的大小取决于驱动子电路的控制端111a的电压的大小，例如，在控制端111a电压的取值范围内，驱动子电路的控制端111a的电压的绝对值越高，流经驱动子电路的第一端111b和第二端111c的驱动电流越大。
在像素驱动电路的发光阶段，驱动子电路可以将驱动电流施加至发光器件120(例如，OLED器件)，以驱动发光器件120发光，并且发光器件120 的发光亮度可以随着驱动电流的变化而变化。
示例性地，驱动子电路111的第一端111b与第一电压端ELVDD耦接，驱动子电路111的第二端111c与发光器件120的第一极(例如阳极)耦接，发光器件120的第二极(例如阴极)与第二电压端ELVSS耦接，其中，第一电压端ELVDD提供的电压可以大于第二电压端ELVSS提供的电压，例如，第一电压端ELVDD为高电平电压端，第二电压端ELVSS为低电平电压端或接地。当驱动子电路111的第一端111b与第二端111c导通之后，第一电压端 ELVDD与第二电压端ELVSS之间产生的驱动电流流经发光器件120，使得该发光器件120被驱动发光。
数据写入子电路112与第一节点N耦接，被配置为响应于第一扫描信号为有效电压，将数据信号传输至第一节点N。
示例性地，数据写入电路112可以与第一扫描信号端G1、数据信号端 DA耦接，其中，第一扫描信号端G1被配置为接收第一扫描信号，以向数据写入电路112提供第一扫描信号，其中，第一扫描信号可以是有效电压和无效电压交替变换的信号，例如，第一扫描信号是高低电平交替变换的信号，其中，有效电压为高电平，无效电压为低电平。数据信号端DA被配置为接收数据信号，并向数据写入电路112提供数据信号，例如，数据信号是显示面板10的源极驱动器输出的电压信号。
在像素驱动电路110的数据写入阶段，第一扫描信号为有效电压，数据写入子电路112响应于该有效电压，可以将数据信号端DA提供的数据信号写入到第一节点N。
控制子电路113与第一节点N和驱动子电路111的控制端111a耦接，被配置为将来自第一节点N的数据信号传输至驱动子电路111的控制端111a，还被配置为控制驱动子电路111的控制端111a在第一扫描信号从有效电压切换至无效电压时的电压差，小于第一节点N在第一扫描信号从有效电压切换至无效电压时的电压差。
示例性地，在数据写入阶段，第一扫描信号为有效电压，第一节点N写入的数据信号可以通过控制子电路113被进一步写入到驱动子电路111的控制端111a，此时驱动子电路111的控制端111a的电压与第一节点N的电压大致相等。当数据写入阶段切换至下一阶段(例如发光阶段)，第一扫描信号从有效电压切换至无效电压，驱动子电路111的控制端111a切换前后的电压差小于第一节点N切换前后的电压差。例如，当第一扫描信号从有效电压切换至无效电压，控制子电路113控制驱动子电路111的控制端111a的电压变化量小于第一节点N的电压变化量，即减弱了上述电压切换对于驱动子电路111 的控制端111a的电压影响，从而使得在电压切换时，驱动子电路111的控制端111a写入的数据信号变化较小，保证像素驱动电路写入数据的准确性。
在本公开的一些实施例中，像素驱动电路110还包括电容器Cst，参见图3，电容器Cst包括第一极板Cst1和第二极板Cst2，第一极板Cst1 与驱动子电路111的控制端111a耦接，第二极板Cst2与驱动子电路111 的第二端111c耦接。
示例性地，驱动子电路111的控制端111a和驱动子电路111的第二端111c可以分别写入两个不同的电压，当给驱动子电路111的控制端 111a和驱动子电路111的第二端111c写入电压的通路断开后，通过设置在驱动子电路111的控制端111a与驱动子电路111的第二端111c之间的电容器Cst，可以将驱动子电路111的控制端111a与第二端111c之间的电压差保持。
在本公开的一些实施例中，参见图5，像素驱动电路110还包括分压子电路114，分压子电路114耦接在驱动子电路111的第二端111c与电容器的第二极板之间，被配置为控制第一电压差的绝对值小于第二电压差的绝对值；其中，第一电压差为驱动子电路111的控制端111a与驱动子电路111的第二端111c之间的电压差，第二电压差为驱动子电路111 的控制端111a与电容器的第二极板Cst2之间的电压差。
示例性地，第二电压差可以为电容器Cst的两个极板之间的电压差 (即电容器Cst两端的电压)，电容器Cst两端的电压有一部分分压到分压子电路114上，使得驱动子电路113上的分压小于电容器Cst两端的电压。像素驱动电路110的分压子电路114使得驱动子电路113的控制端与第二端之间的电压差的绝对值相比于没有分压子电路114时更小，使得子像素P可以显示更低灰阶的画面，因此，分压子电路114在像素驱动电路110中可以有利于子像素显示不同的低灰阶画面能够得到有效区分，从而使得整个显示面板用于显示低灰阶画面时画质更加细腻。
在本公开的一些实施例中，参见图3和图5，像素驱动电路110还包括感测子电路115，感测子电路115与电容器Cst的第二极板Cst2耦接，被配置响应于第二扫描信号，感测电容器Cst的第二极板Cst2上的电压。在另一些实施例中，参见图3，感测子电路115还可以与驱动子电路的第二端111c耦接，被配置响应于第二扫描信号，感测驱动子电路的第二端111c的电压。针对图 5所示的像素驱动电路110，在像素驱动电路110中包括分压子电路114的情况下，感测子电路115也可以与驱动子电路的第二端111c耦接。
示例性地，感测子电路115可以与第二扫描信号端G2、输出端Opt耦接，其中，第二扫描信号端G2被配置为向感测子电路115提供第二扫描信号，其中，第二扫描信号可以是有效电压和无效电压交替变换的信号，例如，第二扫描信号是高低电平交替变换的信号，其中，有效电压为高电平，无效电压为低电平，当第二扫描信号为高电平时，可以将感测子电路115开启，例如，当感测子电路115开启后，感测子电路115可以感测电容器Cst的第二极板Cst2上的电压。
电容器Cst的第二极板Cst2上的电压与发光器件120的阳极电压相等，示例性地，电容器Cst的第二极板Cst2与发光器件120的阳极耦接，例如，发光器件120的阳极可以复用为电容器Cst的第二极板。其中，阳极电压可以作为像素驱动电路110计算补偿电压的依据，例如，感测子电路115将感测到的阳极电压通过输出端Opt传输至显示装置中的补偿电路(例如可以是补偿IC)，补偿电路被配置为根据感测到的阳极电压确定补偿电压，该补偿电压被配置为调整由数据信号端DA写入到像素驱动电路110的数据信号的大小。
此外，像素驱动电路110还可以通过感测子电路115写入参考电压。例如，在像素驱动电路110的数据写入阶段，感测子电路115响应于第二扫描信号端提供的电压，将感测信号端Se提供的参考电压Vref写入驱动子电路 111的第二端111c和电容器Cst的第二极板Cst2。
像素驱动电路的结构可以根据实际情况进行设计。示例性地，像素驱动电路由晶体管、电容器(Capacitance，简称C)等电子器件组成。例如，像素驱动电路可以包括三个晶体管(两个开关晶体管和一个驱动晶体管)和一个电容器，构成3T1C结构；当然，像素驱动电路还可以包括三个以上的晶体管 (多个开关晶体管和一个驱动晶体管)和至少一个电容器，例如，像素驱动电路可以包括一个电容器和四个晶体管，构成4T1C结构。
其中，晶体管可以为薄膜晶体管(Thin Film Transistor，简称TFT)、场效应晶体管(metal oxide semiconductor，简称MOS)或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。
薄膜晶体管的控制极为栅极，该薄膜晶体管的第一极为源极和漏极中一者，该薄膜晶体管的第二极为源极和漏极中另一者。由于薄膜晶体管的源极和漏极在薄膜晶体管中能产生的作用相同，因此源极和漏极可以不作特别区分。在一种示例中，在薄膜晶体管为P型晶体管的情况下，薄膜晶体管的第一极为源极，第二极为漏极。在另一种示例中，在薄膜晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。
在本公开的实施例提供的像素驱动电路中，均以薄膜晶体管为N型晶体管为例进行说明。需要说明的是，本公开的实施例包括但不限于此。例如，本公开的实施例提供的像素驱动电路中的一个或多个薄膜晶体管也可以采用 N型晶体管，只需将选定类型的薄膜晶体管的各极参照本公开的实施例中的相应薄膜晶体管的各极相应连接，并且使相应的控制极供对应的高电平电压或低电平电压即可。
参见图4，本公开的一些实施例提供了一种像素驱动电路，该像素驱动电路可以包括：驱动晶体管DT、第一晶体管T1和第二晶体管T2；还可以进一步包括电容器Cst和第四晶体管T4。上述像素驱动电路可以作为图3提供的像素驱动电路的一种具体实现方式，也可以不限于实现图3中各子电路所能实现的功能。
其中，第一晶体管T1的控制极与第一晶体管T1的第一极耦接，第一晶体管T1的第一极与第一节点N耦接，第一晶体管T1的第二极与驱动子电路 111的控制端111a耦接。
第二晶体管T2的控制极与第一扫描信号端G1耦接，被配置为接收第一扫描信号，第二晶体管T2的第一极与数据信号端DA耦接，被配置为接收数据信号，第二晶体管T2的第二极与第一节点N耦接。
驱动晶体管DT的控制极为驱动子电路111的控制端111a，驱动晶体管 DT的第一极为驱动子电路111的第一端111b，驱动晶体管DT的第二极为驱动子电路111的第二端111c。
电容器Cst的第一极板Cst1与驱动晶体管DT的控制极耦接，电容器Cst的第二极板Cst2可以与驱动晶体管DT的第二极耦接。
第四晶体管T4的控制极可以与第二扫描信号端G2耦接，第四晶体管T4 的第一极与感测信号端Se耦接，第四晶体管T4的电容器Cst的第二极板Cst2 耦接。
示例性地，在像素驱动电路110中，控制子电路113包括第一晶体管T1，数据写入子电路112包括第二晶体管T2，驱动子电路111包括驱动晶体管 DT，感测子电路115包括第四晶体管T4，
下面结合图7所示的信号时序图，对图4所示的像素电路110的工作原理进行说明。
如图7所示，像素驱动电路110的每一帧图像的显示过程包括三个阶段，分别为数据写入阶段、保持阶段和发光阶段，图7示出了每个阶段中各个信号的时序波形。
图8为图4所示的像素驱动电路在不同阶段的信号传输图，其中，图8中的(a)为图4中所示的像素驱动电路处于数据写入阶段时的信号传输图，图8中的(b)为图4中所示的像素驱动电路处于保持阶段时的信号传输图，图8中的(c)为图4中所示的像素驱动电路处于发光阶段时的信号传输图。图8中用“×”标识的晶体管均表示在对应阶段内处于截止状态，图8 中带箭头的实线表示像素驱动电路在对应阶段内的信号传输路径。图8中所示的晶体管均以N型晶体管为例进行说明，即各N型晶体管的控制极在接入高电平时导通，而在接入低电平时截止。以下实施例与此相同，不再赘述。
在数据写入阶段，第一扫描信号端G1与第二扫描信号端G2均提供高电平，例如，第一扫描信号端G1与第二扫描信号端G2输出的电压20V，将第二晶体管T2和第四晶体管T4打开。
数据信号端DA输出数据信号，示例性地，数据信号为电压信号，且该电压信号为待被写入像素驱动电路110的初始电压，例如，初始电压为6V。由于第二晶体管T2打开，第一节点N因此可以被写入6V电压。另外，第一晶体管T1的控制极与第一节点N耦接，第一晶体管T1的控制极电压与第一节点N的电压相等，第一晶体管T1的控制极电压也为6V，那么在该电压的控制下，可以将第一晶体管T1打开，使得第一节点N的电压可以进一步写入到驱动晶体管DT的控制极(G点)。
当驱动晶体管DT的控制极完成初始电压的写入之后，第一晶体管T1的控制极、第一极以及第二极的电压均相等，即，均等于初始电压，使得第一晶体管T1处于临界关闭的状态。
同时，由于驱动晶体管DT的控制极还与电容器Cst的第一极板Cst1耦接，因此，在数据写入阶段，电容器Cst的第一极板Cst1上的电压等于驱动晶体管DT的控制极电压，即为初始电压。
感测信号端Se通过第四晶体管T4向驱动晶体管DT的第二极(S点)写入参考电压Vref，其中，参考电压Vref的值小于初始电压的值，例如，参考电压Vref为1V。
同时，由于驱动晶体管DT的第二极还与电容器Cst的第二极板Cst2耦接，因此，在数据写入阶段，电容器Cst的第二极板Cst2上的电压等于驱动晶体管DT的第二极电压，即为参考电压Vref。
数据写入阶段完成后，进入保持阶段，第一扫描信号端G1与第二扫描信号端G2均提供低电平，例如，第一扫描信号端G1与第二扫描信号端 G2输出的电压(-10)V，以将第二晶体管T2和第四晶体管T4关断。
在保持阶段，电容器Cst用做储能器，将G点的电压保持，以使驱动晶体管DT保持在打开状态。并且，由于驱动晶体管DT被打开，第一电压端 ELVDD和第二电压端ELVSS之间导通，使得电容器的第二极板Cst2的电压被抬高，在电容器Cst的“自举作用”下，第一极板Cst1的电压被随之抬高。参见图7中G点的时序，G点的电压在保持阶段的后期被抬升至更高的台阶，使驱动晶体管DT打开的更加充分，进而使第一电压端ELVDD和第二电压端ELVSS之间形成的驱动电流能够增加到发光器件120发光所需的电流，进入发光阶段。
在发光阶段，第一扫描信号端G1与第二扫描信号端G2仍提供低电平，第二晶体管T2和第四晶体管T4关断，发光器件120在驱动电流的作用下发光。
需要说明的是，在本公开实施例的说明中，符号G1既可以表示第一扫描信号端又可以表示第一扫描信号，还可以表示第一扫描信号线，符号G2既可以表示第二扫描信号端又可以表示第二扫描信号，还可以表示第二扫描信号线，符号DA既可以表示数据信号端又可以表示数据信号，还可以表示数据信号线，符号ELVDD既可以表示第一电压端又可以表示第一电压，还可以表示第一电压线，符号ELVSS既可以表示第二电压端又可以表示第二电压，还可以表示第二电压线。以下各实施例与此相同，不再赘述。
此外，在上述实施例中，第一扫描信号从高电平切换至低电平，第二晶体管T2被关断，使得数据信号无法继续向第一节点N传输。然而，第一节点 N的电压却无法继续保持，因为第二晶体管T2的寄生电容Cgs会进一步影响第一节点N的电压。例如，第一扫描信号的控制电压从20V切换至(-10)V，将第二晶体管T2的控制极电压从20V拉低至(-10)V，此时，第一扫描信号的下降沿在第二晶体管T2的控制极上产生了30V的电压差，该电压差会直接拉低第一节点N的电压，例如，将第一节点N的电压拉低至(-10)V。第一节点 N被拉低后的电压传输至第一晶体管T1的控制极，将处于临界关闭状态的第一晶体管T1彻底关断，使得驱动晶体管DT的控制极无法通过第一晶体管T1 继续获取第一节点N被拉低后的电压。驱动晶体管DT的控制极电压继续保持在初始电压上，不受第一扫描信号下降沿的影响，使得像素驱动电路110 的数据写入是准确的。
在一些实施例中，像素驱动电路110的控制子电路113使第一扫描信号的下降沿对驱动子电路111的控制端的电压的耦合作用降低，进而在一定程度上确保像素驱动电路110数据写入的准确性。
例如，第一晶体管T1也存在一定的寄生电容，导致第一晶体管T1 的控制极电压被拉低后，在第一晶体管T1的控制极上产生的电压差通过第一晶体管T1的寄生电容耦合至驱动晶体管DT的控制极。但是，由于第一晶体管T1的控制极上产生的电压差小于第二晶体管T2的控制极上产生的电压差，使得第一晶体管T1的寄生电容对驱动晶体管DT的控制极产生的耦合作用也小于第二晶体管T2的寄生电容Cgs对第一节点N 产生的耦合作用。例如，当第一扫描信号的控制电压从20V切换至(-10)V 时，将第一节点N的电压拉低至(-10)V，此时第二晶体管T2的控制极上产生的电压差为30V；当初始电压为6V时，第一晶体管T1的控制极上产生的电压差即为16V，相比于30V的电压差产生的耦合作用，16V的电压差的耦合作用小得多。这样，由于第一扫描信号的下降沿而导致的驱动晶体管DT的控制极电压拉低效果经过第一晶体管T1被进一步缩小，从而也能在一定程度上保证驱动晶体管DT的控制极电压写入的准确性。
图9示出了现有技术的像素驱动电路与本公开的一些实施例提供的像素驱动电路110的仿真图像对比，其中，图9中的(a)为相关技术中的像素驱动电路的仿真图像，图9中的(b)为本公开的一些实施例提供的像素驱动电路的仿真图像。其中，V(g1)和V(g2)分别为第一扫描信号和第二扫描信号提供的电压，V(g)、V(s)以及V(p)分别为驱动晶体管的G 点、S点以及第一节点N的电压。
将数据信号端DA输出的初始电压设置为6V，驱动晶体管的阈值电压设置为1.3V，那么，驱动晶体管的控制极与第二极之间的电压差V(gs) 的理论值为6V-1.3V＝4.7V。在数据写入阶段，当第一扫描信号和第二扫描信号为高电平(约24V)时，V(g)写入6V的初始电压，V(s)写入参考电压(约1V)。参见图9中的(a)，当第一扫描信号处于下降沿时，V(g) 的电压呈现出下降趋势，约下降至4V，在随后的保持阶段，V(g)逐渐上升直至稳定，稳定后的V(g)为13.33V，V(s)为10.09V，则稳定后的 V(gs)＝13.33V-10.09V＝3.24V。再参见图9中的(b)，当第一扫描信号处于下降沿时，V(g)的电压没有明显下降，并且在随后的保持阶段V(g)的电压逐渐上升直至稳定，稳定后的V(g)为15.68V，V(s)为11.15V，则稳定后的V(gs)＝15.68V-11.15V＝4.53V。
由上述仿真结果可以看出，相比于现有技术，在本公开的实施例提供的像素驱动电路110中，驱动晶体管的控制极与第二极之间的电压差 V(gs)更接近理论值，也就是说，在本公开的实施例提供的像素驱动电路 110中，驱动晶体管的控制极电压受第二晶体管的寄生电容的耦合作用产生的影响极小，使得第一扫描信号端的下降沿产生的电压差只有很小的一部分耦合到驱动晶体管的控制极上，从而保证了像素驱动电路110 可以将初始电压更加准确地写入驱动晶体管的控制极。
值得注意的是，在本公开的实施例中，仿真出来的V(gs)之所以无法与理论值完全相等，是因为第一晶体管也存在寄生电容，该寄生电容会对V(g)产生耦合作用，将V(g)拉低。
本公开的一些实施例还提供了另一种像素驱动电路，参见图6，该像素驱动电路可以包括：驱动晶体管DT、第一晶体管T1和第二晶体管T2；还可以进一步包括第三晶体管T3、电容器Cst和第四晶体管T4。上述像素驱动电路可以作为图5提供的像素驱动电路的一种具体实现方式，也可以不限于实现图3中各子电路所能实现的功能。
其中，图6所示的像素驱动电路110所包括的第一晶体管T1、第二晶体管T2、第四晶体管T4和电容器Cs的连接方式同图4所示的像素驱动电路，第一晶体管T1、第二晶体管T2、第四晶体管T4在对应阶段内的开启状态也与图8所示的像素驱动电路相同，不再赘述。
第三晶体管T3的控制极与第三晶体管T3的第一极耦接，第三晶体管T3 的第一极与驱动子电路113的第二端耦接，例如，第三晶体管T3的第一极与驱动晶体管DT的第二极耦接，第三晶体管T3的第二极(H点)与电容器Cst 的第二极板Cst2耦接。第三晶体管T3在数据写入阶段、保持阶段以及发光阶段均处与打开状态。
示例性地，在像素驱动电路110中，分压子电路114包括第三晶体管T3。
其中，第一电压差为像素驱动电路110中的G点与S点之间的电压差 VGS，第二电压差为像素驱动电路110中的G点与H点之间的电压差VGH，当像素驱动电路110中包括分压子电路114时，|VGS|＜|VGH|，即，H点的电压低于S点的电压，当发光器件120与H点耦接时，相比于其与S点耦接，流经发光器件120的驱动电流更小，即，发光器件120的发光亮度更低，使得子像素P显示的灰阶相比于写入的初始电压所对应的灰阶更低。这样，子像素P 通过分压子电路可以实现低灰阶的展开，使得整个显示面板在显示低灰阶画面时的画质更加细腻。
需要说明的是，在本公开实施例的说明中，第一节点N、G点、S点、H 点并非表示实际存在的部件，而是表示电路图中相关电路连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。
此外，在本公开的实施例中，晶体管的控制极可以是栅极，第一极可以是源极，第二极可以是漏极。
本公开的实施例提供的显示面板可以包括驱动背板和多个发光器件，图 10示出了本公开的一些实施例提供的显示面板20的示意图，示例性地，驱动背板200包括衬底基板201，和设置在衬底基板上的多个像素驱动电路110，其中，多个像素驱动电路110在衬底基板201上有序排列，例如，多个像素驱动电路110在衬底基板210上呈阵列分布。
发光器件120包括阴极121和阳极122，以及位于阴极121和阳极 122之间的发光功能层123。其中，发光功能层123例如可以包括发光层 EL、位于发光层和阳极之间的空穴传输HTL(Hole Transporting Layer)、位于发光层和阴极之间的电子传输层ETL(ElectionTransporting Layer)。当然，根据需要，在一些实施例中，还可以在空穴传输层HTL 和阳极122之间设置空穴注入层HIL(Hole Injection Layer)，可以在电子传输层ETL和阴极121之间设置电子注入层EIL(Election Injection Layer)。此外，在空穴传输HTL与发光层EL之间还可以设置电子阻挡层EBL(Electron Blocking Layer)，在电子传输层ETL与发光层EL之间还可以设置空穴阻挡层HBL(Hole Blocking Layer)。
示例性地，阳极例如可由具有高功函数的透明导电材料形成，其电极材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In2O3)、氧化铝锌(AZO) 和碳纳米管等；阴极例如可由高导电性和低功函数的材料形成，其电极材料可以包括镁铝合金(MgAl)和锂铝合金(LiAl)等合金或者镁(Mg)、铝(Al)、锂(Li)和银(Ag)等金属单质。发光层的材料可以根据其发射光颜色的不同进行选择。例如，发光层的材料包括荧光发光材料或磷光发光材料。又如，发光层可以采用掺杂体系，即在主体发光材料中混入掺杂材料来得到可用的发光材料。例如，主体发光材料可以采用金属化合物材料、蒽的衍生物、芳香族二胺类化合物、三苯胺化合物、芳香族三胺类化合物、联苯二胺衍生物和三芳胺聚合物等。
在驱动背板200的衬底基板201上可以依次设置有源图案层240、第一导电图案层210和第二导电图案层220。
参见图12A和图12B，有源图案层240包括：第一有源图案241和第二有源图案242，第一有源图案241包括第一晶体管的有源层T1a和第二晶体管的有源层T2a，第二有源图案242包括：驱动晶体管的有源层DTa。
此外，第一有源图案241还包括：第一导电部C1、第三导电部C3和第四导电部C4。其中，第一晶体管的有源层T1a位于第一导电部C1与第三导电部C3之间，第二晶体管的有源层T2a位于第三导电部C3与第四导电部C4 之间。
继续参见图11和图12B，第一导电图案层210包括：第一晶体管的控制极T1g、第二晶体管的控制极T2g和驱动晶体管的控制极DTg。
参见图11和图13，第二导电图案层包括：第一晶体管的第一极T1s和第二极T1d、第二晶体管的第一极T2s和第二极T2d、以及驱动晶体管的第一极DTs和第二极DTd。其中，第一晶体管的第一极T1s与第二晶体管的第二极 T2d为同一图案，第一晶体管的控制极T1g与第一晶体管的第一极T1s耦接，驱动晶体管的控制极DTg与第一晶体管的第二极T1d耦接。
在一些实施例中，参照图13、图14A和图14B，驱动背板200还包括设置于第一导电图案层210和第二导电图案层220之间的绝缘层250，绝缘层 250包括第一通孔251；
参照图12A至图14B，第一导电部C1与第一晶体管的有源层T1a接触且位于第一晶体管的有源层T1a远离第二晶体管的有源层T2a一侧。第一通孔 251露出第一导电部C1的一部分和驱动晶体管的控制极DTg的一部分，第一晶体管的第二极T1d覆盖第一通孔251。
示例性地，第一导电部C1靠近驱动晶体管的控制极DTg设置，例如，第一导电部C1的边沿与驱动晶体管的控制极DTg的边沿在衬底基板201上的投影相距一定距离，并且使得第一通孔251露出第一导电部C1的一部分和驱动晶体管的控制极DTg的一部分，第一晶体管的第二极T1d覆盖第一通孔 251。
由于在通孔251中，第一导电部C1与驱动晶体管的控制极DTg之间的绝缘层被去掉了，使得第一导电部C1与驱动晶体管的控制极DTg之间可以通过同时将二者覆盖的第一晶体管的第二极T1d耦接起来。
在一些实施例中，参见图12B、图14A和图14B，驱动晶体管的控制极 DTg具有第一下边沿C11，第一下边沿C11在衬底基板201上的正投影位于第一导电部C1在衬底基板201上的正投影内；
其中，驱动晶体管的控制极DTg的“下边沿”是指驱动晶体管的控制极 DTg的靠近衬底基板201的边沿，并且第一下边沿C11在衬底极板上的正投影是指驱动晶体管的控制极DTg的下边沿在衬底基板201上的正投影位于第一导电部C1在衬底基板201上的正投影内的部分。例如，参见图14A，驱动晶体管的控制极DTg的第一下边沿C11与最靠近驱动晶体管的控制极DTg 的第一导电部C1的下边沿在衬底基板201上的投影重合；又如，参见图14B，驱动晶体管的控制极DTg在衬底基板201上的正投影与第一有源图案241在衬底基板201上的正投影有重叠部分。当第一通孔251露出该第一下边沿C11 的至少一部分时，可以同时将第一导电部C1的一部分和驱动晶体管的控制极 DTg的一部分露出。此外，当第一下边沿C11在衬底基板201上的正投影位于第一导电部C1在衬底基板201上的正投影内时，第一导电部C1的边沿与驱动晶体管的控制极DTg的边沿在衬底基板201上的投影之间的距离为零，使得第一晶体管的第二极T1d与驱动晶体管的控制极DTg布置地更加紧凑，有利于提高驱动背板200的空间利用率。
在一些实施例中，驱动背板200还包括电容器的第二极板Cst2和设置于衬底基板201与有源图案层240之间的第三导电图案层230，第三导电图案层 230包括感测连接图案231。参见图12A和图12B，第二有源图案242还包括：第四晶体管T4的有源层T4a、第二导电部C2、第五导电部C5和第六导电部C6，其中，第五导电部C5和第六导电部C6分别位于驱动晶体管DT的有源层DTa的相对两侧，第二导电部C2与第四晶体管T4的有源层T4a接触，且位于第四晶体管的有源层T4a远离驱动晶体管DT的有源层DTa一侧。参见图12B，第一导电图案层210还包括：第四晶体管的控制极T4g；参见图13，第二导电图案层220还包括：第四晶体管的第一极T4s、第四晶体管的第二极 T4g，以及电容器的第一极板Cst1。其中，驱动晶体管的控制极DTg与电容器的第一极板Cst1耦接，第四晶体管的第二极T4d与电容器的第二极板Cst2耦接。
绝缘层还包括第二通孔252，示例性地，第二导电部C2靠近感测连接图案231设置，例如，第二导电部C2的下边沿在衬底基板201上的正投影与感测连接图案231的下边沿在衬底基板201上的正投影相距一定距离，并且使得第二通孔252露出第二导电部C2的一部分和感测连接图案231的一部分，第四晶体管的第一极T4s覆盖第二通孔252。其中，第二导电部C2的下边沿是指第二导电部C2靠近衬底基板201的边沿，感测连接图案231的下边沿是指感测连接图案231的靠近衬底基板201的边沿。
由于在通孔252中，第二导电部C2与感测连接图案231之间的绝缘层被去掉了，使得第二导电部C2与感测连接图案231之间可以通过同时将二者覆盖的第四晶体管的第一极T4s耦接起来。
在一些实施例中，参见图12A、图12B和图15，第二导电部C2具有第二下边沿C22，第二下边沿C22在衬底基板201上的正投影与感测连接图案 231在衬底基板201上的正投影重叠，并且第二通孔252露出所述第二下边沿 C22的至少一部分。
其中，第二下边沿C22在衬底基板201上的正投影是指第二导电部C2 的下边沿在衬底基板201上的投影与感测连接图案231重叠的部分。当第二通孔252露出该第二下边沿C22的至少一部分时，可以同时将第二导电部C2 的一部分和感测连接图案231的一部分露出。此外，第二导电部C2具有第二下边沿C22时，第四晶体管的第一极T4s与感测连接图案231布置地更加紧凑，有利于提高驱动背板200的空间利用率。
在本公开的一些实施例中，参见图16A和图16B，第二有源图案242还包括第三晶体管有源层T3a；第一导电图案层210还包括第三晶体管的控制极 T3g；第二导电图案层220还包括第三晶体管的第一极T3s和第二极T3d。其中，第三晶体管的控制极T3g与第三晶体管的第一极T3s耦接，第三晶体管的第一极T3s与驱动晶体管的第二极DTd为同一图案，第三晶体管的第二极T3d与第四晶体管的第二极T4d为同一图案。
本公开的实施例还提供了驱动背板200的制备方法。参见图17，所述制备方法包括：步骤S101和步骤S102。
其中，步骤S101包括：在衬底基板201上形成依次设置的有源图案层240 和第一导电图案层210。
步骤S102包括：在第一导电图案层210远离衬底基板201一侧形成第二导电图案层220。
在一些实施例中，参见图18，驱动背板200的制备方法包括：步骤 S201～S207。
其中，步骤S201包括：在衬底基板201上形成第三图案层230，其中，第三图案层230包括感测连接图案231。
步骤S202包括：在第三图案层230远离衬底基板201一侧形成有源图案层240，有源图案层240包括：第一有源图案241和第二有源图案242，第一有源图案241包括第一晶体管的有源层和第二晶体管的有源层，第二有源图案242包括驱动晶体管的有源层。
步骤S203包括：在有源图案层240远离衬底基板201一侧形成第一导电图案层210，第一导电图案层210包括第一晶体管的控制极T1g、第二晶体管的控制极T2g和驱动晶体管的控制极DTg。
步骤S204包括：去除有源图案层240与第一导电图案层210之间的部分绝缘层。
步骤S205包括：去除第一导电图案层210与第二导电图案层220之间的绝缘层，形成多个通孔，其中，所述多个通孔包括第一通孔251和第二通孔 252。
步骤S206包括：在第一导电图案层210远离衬底基板201一侧形成第二导电图案层220，第二导电图案层220包括：第一晶体管的第一极T1s和第二极T2d、第二晶体管的第一极T2s和第二极T2d、以及驱动晶体管的第一极 DTs和第二极DTd；其中，第一晶体管的第一极T1s与第二晶体管的第二极 T2d为同一图案，第一晶体管的控制极T1g与第一晶体管的第一极T1s耦接，驱动晶体管的控制极DTg与第一晶体管的第二极T1d耦接。
步骤S207包括：在第二导电图案层220远离衬底基板201一侧形成电容器的第二极板Cst2。
在上述实施例中，在形成第二通孔252之前，即在步骤S204中，需要去除的是第二通孔位置处的绝缘层，使得在第二通孔位置处可以同时露出第二导电部C2的一部分和感测连接图案231的一部分，之后在第一导电图案层上形成一层绝缘层，暂时将将上述露出的第二导电部C2的一部分和感测连接图案231的一部分覆盖住，最后再通过一次打孔工艺(步骤S205)，形成第二通孔252将第二导电部C2和感测连接图案231露出。
在一些实施例中，在形成第一导电图案层210(步骤S203)时，还可以形成第四晶体管的控制极T4g。此外，形成第二晶体管的控制极T2g的图案可以是第一扫描信号线G1，形成第四晶体管的控制极T4g的图案可以是第二扫描信号线G2。
在一些实施例中，在形成第二导电图案层220(步骤S206)时，形成驱动晶体管的第一极DTs的图案可以是第一电压线ELVDD，形成第二晶体管的第一极的图案可以是数据信号线DA。
在一些实施例中，电容器的第二极板Cst2可以是发光器件120中的阳极 122。阳极122可以通过通孔连接至驱动晶体管的第二极DTd。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种像素驱动电路，其特征在于，包括：驱动子电路、数据写入子电路、控制子电路、第一节点、电容器及分压子电路；其中，
所述驱动子电路包括控制端、第一端和第二端，且所述驱动电路被配置为控制流经所述第一端和所述第二端的驱动电流；
所述数据写入子电路与所述第一节点耦接，被配置为响应于第一扫描信号为有效电压，将数据信号传输至所述第一节点；
所述控制子电路与所述第一节点和所述驱动子电路的控制端耦接，被配置为将来自所述第一节点的数据信号传输至所述驱动子电路的控制端，还被配置为控制所述驱动子电路的控制端在所述第一扫描信号从有效电压切换至无效电压时的电压差，小于所述第一节点在所述第一扫描信号从有效电压切换至无效电压时的电压差；
所述控制子电路包括第一晶体管；所述第一晶体管的控制极与所述第一晶体管的第一极耦接，所述第一晶体管的第一极与所述第一节点耦接，所述第一晶体管的第二极与所述驱动子电路的控制端耦接；
所述电容器包括第一极板和第二极板，所述第一极板与所述驱动子电路的控制端耦接，所述第二极板与所述驱动子电路的第二端耦接；
所述分压子电路耦接在所述驱动子电路的第二端与所述电容器的第二极板之间，被配置为控制第一电压差的绝对值小于第二电压差的绝对值；其中，所述第一电压差为所述驱动子电路的控制端与所述驱动子电路的第二端之间的电压差，所述第二电压差为所述驱动子电路的控制端与所述电容器的第二极板之间的电压差；
所述分压子电路包括第三晶体管；所述第三晶体管的控制极与所述第三晶体管的第一极耦接，所述第三晶体管的第一极与所述驱动子电路的第二端耦接，所述第三晶体管的第二极与所述电容器的第二极板耦接。
2.根据权利要求1所述的像素驱动电路，其特征在于，
所述驱动子电路包括驱动晶体管；所述驱动晶体管的控制极为所述驱动子电路的控制端，所述驱动晶体管的第一极为所述驱动子电路的第一端，所述驱动晶体管的第二极为所述驱动子电路的第二端；
所述数据写入子电路包括第二晶体管；所述第二晶体管的第二极与所述第一节点耦接。
3.根据权利要求1至2中的任一项所述的像素驱动电路，其特征在于，还包括：
感测子电路，所述感测子电路与所述电容器的第二极板耦接，被配置响应于第二扫描信号，感测所述电容器的第二极板上的电压。
4.根据权利要求3所述的像素驱动电路，其特征在于，
所述感测子电路包括第四晶体管；所述第四晶体管的第二极与所述电容器的第二极板耦接。
5.一种驱动背板，其特征在于，包括：
衬底基板；
设置于衬底基板上的有源图案层，所述有源图案层包括：第一有源图案和第二有源图案，所述第一有源图案包括第一晶体管的有源层和第二晶体管的有源层，所述第二有源图案包括：驱动晶体管的有源层；
设置于所述有源图案层远离所述衬底基板一侧的第一导电图案层，所述第一导电图案层包括：第一晶体管的控制极、第二晶体管的控制极和驱动晶体管的控制极；
设置于所述第一导电图案层远离所述衬底基板一侧的第二导电图案层，所述第二导电图案层包括：第一晶体管的第一极和第二极、第二晶体管的第一极和第二极、以及驱动晶体管的第一极和第二极；
其中，所述第一晶体管的第一极与所述第二晶体管的第二极为同一图案，所述第一晶体管的控制极与所述第一晶体管的第一极耦接，所述驱动晶体管的控制极与所述第一晶体管的第二极耦接；
所述第二有源图案还包括：第三晶体管有源层；
所述第一导电图案层还包括：第三晶体管的控制极；
所述第二导电图案层还包括：第三晶体管的第一极和第二极；
其中，所述第三晶体管的控制极与所述第三晶体管的第一极耦接，所述第三晶体管的第一极与所述驱动晶体管的第二极为同一图案。
6.根据权利要求5所述的驱动背板，其特征在于，还包括：
设置于所述第一导电图案层和所述第二导电图案层之间的第一绝缘层，所述绝缘层包括第一通孔；
所述第一有源图案还包括：与所述第一晶体管的有源层接触的第一导电部，所述第一导电部位于所述第一晶体管的有源层远离所述第二晶体管的有源层一侧；
所述第一通孔露出所述第一导电部的一部分和所述驱动晶体管的控制极的一部分，所述第一晶体管的第二极覆盖所述第一通孔。
7.根据权利要求6所述的驱动背板，其特征在于，
所述驱动晶体管的控制极具有第一下边沿，所述第一下边沿在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影内；
所述第一通孔露出所述第一下边沿的至少一部分。
8.根据权利要求6或7所述的驱动背板，其特征在于，还包括：
电容器的第二极板；
设置于所述衬底基板与所述有源图案层之间的第三导电图案层，所述第三导电图案层包括感测连接图案；
所述第二有源图案还包括：第四晶体管的有源层和第二导电部，所述第二导电部与所述第四晶体管的有源层接触，且位于所述第四晶体管的有源层远离所述驱动晶体管的有源层一侧；
所述第一导电图案层还包括：第四晶体管的控制极；
所述第二导电图案层还包括：第四晶体管的第一极、所述第四晶体管的第二极，以及所述电容器的第一极板；
其中，所述驱动晶体管的控制极与所述电容器的第一极板耦接，所述第四晶体管的第二极与所述电容器的第二极板耦接；所述第四晶体管的第二极与所述第三晶体管的第二极为同一图案；
所述绝缘层还包括第二通孔，所述第二通孔露出所述第二导电部的一部分和所述感测连接图案的一部分，所述第四晶体管的第一极覆盖所述第二通孔。
9.根据权利要求8所述的驱动背板，其特征在于，
所述第二导电部具有第二下边沿，所述第二下边沿在所述衬底基板上的正投影位于所述感测连接图案在所述衬底基板上的正投影内；
所述第二通孔露出所述第二下边沿的至少一部分。
10.一种显示装置，其特征在于，包括：
权利要求1至4中的任一项所述的像素驱动电路，
或者，
权利要求5至9中的任一项所述的驱动背板。
11.一种驱动背板的制备方法，其特征在于，所述驱动背板为权利要求5至9中的任一项所述的驱动背板；
所述制备方法包括：
在衬底基板上形成依次设置的有源图案层和第一导电图案层，所述有源图案层包括：第一有源图案和第二有源图案，所述第一有源图案包括第一晶体管的有源层和第二晶体管的有源层，所述第二有源图案包括：驱动晶体管的有源层；所述第一导电图案层包括：第一晶体管的控制极、第二晶体管的控制极和驱动晶体管的控制极；
在所述第一导电图案层远离所述衬底基板一侧形成第二导电图案层，所述第二导电图案层包括：第一晶体管的第一极和第二极、第二晶体管的第一极和第二极、以及驱动晶体管的第一极和第二极；
其中，所述第一晶体管的第一极与所述第二晶体管的第二极为同一图案，所述第一晶体管的控制极与所述第一晶体管的第一极耦接，所述驱动晶体管的控制极与所述第一晶体管的第二极耦接。
CN202110425150.7A 2021-04-20 2021-04-20 像素驱动电路、驱动背板及其制备方法、显示装置 Active CN113112963B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110425150.7A CN113112963B (zh) 2021-04-20 2021-04-20 像素驱动电路、驱动背板及其制备方法、显示装置
PCT/CN2021/131543 WO2022222453A1 (zh) 2021-04-20 2021-11-18 像素驱动电路、驱动背板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110425150.7A CN113112963B (zh) 2021-04-20 2021-04-20 像素驱动电路、驱动背板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN113112963A CN113112963A (zh) 2021-07-13
CN113112963B true CN113112963B (zh) 2023-02-28

Family

ID=76719161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110425150.7A Active CN113112963B (zh) 2021-04-20 2021-04-20 像素驱动电路、驱动背板及其制备方法、显示装置

Country Status (2)

Country Link
CN (1) CN113112963B (zh)
WO (1) WO2022222453A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113112963B (zh) * 2021-04-20 2023-02-28 合肥京东方卓印科技有限公司 像素驱动电路、驱动背板及其制备方法、显示装置
CN113870759B (zh) * 2021-09-27 2023-12-22 京东方科技集团股份有限公司 一种显示面板及其驱动方法、显示设备
CN114677957B (zh) * 2022-03-29 2023-10-10 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845081A (zh) * 2016-06-12 2016-08-10 京东方科技集团股份有限公司 像素电路、显示面板及驱动方法
CN109147665A (zh) * 2017-06-16 2019-01-04 上海和辉光电有限公司 一种像素电路及其驱动方法、显示面板
CN109979394A (zh) * 2019-05-17 2019-07-05 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
CN110136646A (zh) * 2019-05-29 2019-08-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板
CN110223636A (zh) * 2019-06-17 2019-09-10 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN110751927A (zh) * 2019-10-31 2020-02-04 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
CN111816119A (zh) * 2020-08-31 2020-10-23 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN112289267A (zh) * 2020-10-30 2021-01-29 昆山国显光电有限公司 像素电路和显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199076B2 (en) * 2008-10-30 2012-06-12 National Cheng Kung University Pixel circuit
EP2907128A4 (en) * 2012-10-11 2016-06-29 Ignis Innovation Inc METHOD AND SYSTEM FOR CONTROLLING AN ACTIVE METRIX DISPLAY CONNECTION
CN107799062B (zh) * 2017-11-27 2019-08-13 合肥鑫晟光电科技有限公司 一种像素电路及其驱动方法、显示装置
CN110021275B (zh) * 2018-01-10 2020-07-31 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、像素电路和显示装置
KR102484380B1 (ko) * 2018-02-20 2023-01-04 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
CN109377943A (zh) * 2018-12-26 2019-02-22 合肥鑫晟光电科技有限公司 一种像素单元的补偿方法及显示装置
TWI735338B (zh) * 2020-09-16 2021-08-01 友達光電股份有限公司 畫素驅動電路
CN113112963B (zh) * 2021-04-20 2023-02-28 合肥京东方卓印科技有限公司 像素驱动电路、驱动背板及其制备方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845081A (zh) * 2016-06-12 2016-08-10 京东方科技集团股份有限公司 像素电路、显示面板及驱动方法
CN109147665A (zh) * 2017-06-16 2019-01-04 上海和辉光电有限公司 一种像素电路及其驱动方法、显示面板
CN109979394A (zh) * 2019-05-17 2019-07-05 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
CN110136646A (zh) * 2019-05-29 2019-08-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板
CN110223636A (zh) * 2019-06-17 2019-09-10 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN110751927A (zh) * 2019-10-31 2020-02-04 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
CN111816119A (zh) * 2020-08-31 2020-10-23 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN112289267A (zh) * 2020-10-30 2021-01-29 昆山国显光电有限公司 像素电路和显示面板

Also Published As

Publication number Publication date
WO2022222453A1 (zh) 2022-10-27
CN113112963A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
CN113112963B (zh) 像素驱动电路、驱动背板及其制备方法、显示装置
US11605322B2 (en) Pixel circuit, driving method thereof and display device
CN111696484B (zh) 像素驱动电路及其驱动方法、阵列基板及显示装置
TWI410912B (zh) 顯示器裝置及其驅動方法
CN113838419B (zh) 像素电路及其驱动方法、显示面板
WO2021139774A1 (zh) 像素电路及其驱动方法、阵列基板及显示装置
CN110100275B (zh) 像素阵列基板及其驱动方法、显示面板、显示装置
CN112863428B (zh) 像素电路及驱动方法、显示面板、显示装置
CN111653582B (zh) 显示面板及显示装置
CN113725274A (zh) 像素电路、显示面板和显示装置
CN111613178A (zh) 像素电路及其驱动方法、显示基板和显示装置
EP4020447B1 (en) Pixel circuit and driving method therefor, and display substrate and driving method therefor, and display device
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
WO2023202586A9 (zh) 像素驱动电路、显示模组及显示装置、智能手表
CN114974120B (zh) 半导体基板及其驱动方法、半导体显示装置
KR101383456B1 (ko) 유기전계발광표시장치
CN111477174A (zh) 像素电路及其驱动方法、显示基板
CN113593471B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN113450706B (zh) 检测电路及其驱动方法、显示面板和显示装置
KR100590063B1 (ko) 발광표시 장치 및 그 디스플레이 패널 구동 방법
US20240206269A1 (en) Display Panel and Display Apparatus
CN113594212B (zh) 显示面板及其制备方法、显示装置
US20240144877A1 (en) Electronic device and driving methods of electronic device
WO2022126638A1 (zh) 一种驱动背板及其制作方法、显示装置
JP5085011B2 (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant