CN113109686B - 一种晶体管测试控制电路和晶体管测试系统 - Google Patents

一种晶体管测试控制电路和晶体管测试系统 Download PDF

Info

Publication number
CN113109686B
CN113109686B CN201911350036.1A CN201911350036A CN113109686B CN 113109686 B CN113109686 B CN 113109686B CN 201911350036 A CN201911350036 A CN 201911350036A CN 113109686 B CN113109686 B CN 113109686B
Authority
CN
China
Prior art keywords
transistor
power supply
supply unit
tested
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911350036.1A
Other languages
English (en)
Other versions
CN113109686A (zh
Inventor
徐广泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN201911350036.1A priority Critical patent/CN113109686B/zh
Publication of CN113109686A publication Critical patent/CN113109686A/zh
Application granted granted Critical
Publication of CN113109686B publication Critical patent/CN113109686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明实施例公开了一种晶体管测试控制电路和晶体管测试系统，该晶体管测试控制电路包括电源模块和充放电模块；电源模块包括第一电源单元和第二电源单元；充放电模块包括第一电阻、电容和第一开关，第一电阻的第一端通过第一开关与第一电源单元电连接，第一电阻的第二端与电容的第一端以及待测晶体管的控制端电连接，电容的第二端接地，待测晶体管的开启电压介于0V与第一电源单元的输出电压之间；待测晶体管的第一端与第二电源单元电连接，待测晶体管的第二端接地。本发明实施例提供的技术方案能够快速增加待测晶体管的控制端电压，使待测晶体管在短时间内达到预定的输出电流，从而对待测晶体管进行大电流快速测试。

Description

一种晶体管测试控制电路和晶体管测试系统
技术领域
本发明实施例涉及微电子技术领域，尤其涉及一种晶体管测试控制电路和晶体管测试系统。
背景技术
随着半导体材料的快速发展，半导体器件正在朝着具有宽禁带、高电子饱和漂移速度、高击穿场强和良好导热性的性能的方向发展。
在半导体器件开发或批量生产的过程中，需要对半导体器件的性能进行测试，根据收集到的电参数来分析该半导体器件的特性。现有技术通常以小电流测试为主，且测试速度较慢。
发明内容
本发明实施例提供一种晶体管测试控制电路和晶体管测试系统，以实现晶体管特性的大电流快速测试。
第一方面，本发明实施例提供了一种晶体管测试控制电路，包括：电源模块和充放电模块；
所述电源模块包括第一电源单元和第二电源单元；
所述充放电模块包括第一电阻、电容和第一开关，所述第一电阻的第一端通过所述第一开关与所述第一电源单元电连接，所述第一电阻的第二端与所述电容的第一端以及待测晶体管的控制端电连接，所述电容的第二端接地，所述待测晶体管的开启电压介于0V与所述第一电源单元的输出电压之间；
所述待测晶体管的第一端与所述第二电源单元电连接，所述待测晶体管的第二端接地。
可选的，该晶体管测试控制电路还包括：分压模块、信号处理模块和反馈模块，所述电源模块还包括第三电源单元，所述待测晶体管的开启电压介于0V与所述第三电源单元的输出电压之间，所述充放电模块还包括第二电阻，所述第二电阻的第二端与所述电容的第一端电连接；
所述分压模块的第一端与所述待测晶体管的第一端电连接，所述分压模块的第二端与所述第二电源单元电连接；
所述信号处理模块的输入端与所述待测晶体管的第一端电连接，所述信号处理模块的输出端与所述反馈模块的输入端电连接，所述信号处理模块用于在所述待测晶体管的第一端的电压达到第一电压阈值时，输出触发信号；
所述反馈模块用于在接收到所述触发信号时，控制所述第三电源单元与所述第二电阻的第一端相连接。
可选的，所述反馈模块与所述第一开关并联，所述第一电源单元复用为所述第三电源单元，所述第一电阻复用为所述第二电阻。
可选的，所述分压模块包括第三电阻。
可选的，所述信号处理模块包括比较器和触发器，所述电源模块还包括第四电源单元和第五电源单元；
所述比较器的第一输入端与所述第四电源单元电连接，所述比较器的第二输入端与所述待测晶体管的第一端电连接；
所述第五电源单元用于为所述触发器供电，所述触发器的输入端与所述比较器的输出端电连接，所述触发器的输出端与所述反馈模块的输入端电连接。
可选的，所述反馈模块包括第二开关，所述第二开关包括控制端、第一端和第二端，所述第二开关的控制端与所述信号处理模块的输出端电连接，所述第二开关的第一端与所述第三电源单元电连接，所述第二开关的第二端与所述第二电阻的第一端电连接，且在所述第二开关的控制端接收到所述触发信号时，所述第二开关的第一端和第二端连通。
可选的，所述第二开关包括继电器。
可选的，所述待测晶体管包括GaN高电子迁移率晶体管。
第二方面，本发明实施例还提供了一种晶体管测试系统，包括测试数据采集模块和本发明实施例提供的晶体管测试控制电路，所述测试数据采集模块与待测晶体管电连接，用于采集所述待测晶体管各端的电信号。
可选的，所述测试数据采集模块包括示波器。
本发明实施例通过电源模块为充放电模块充电，在充放电模块充满电后，断开第一开关，由充放电模块为待测晶体管提供电压，使得待测晶体管导通。本发明实施例提供的技术方案通过快速增加待测晶体管的控制端电压，使待测晶体管在短时间内达到预定的输出电流，从而对待测晶体管进行大电流快速测试。
附图说明
图1为本发明实施例提供的一种晶体管测试控制电路的结构示意图；
图2为本发明实施例提供的另一种晶体管测试控制电路的结构示意图
图3为本发明实施例提供的另一种晶体管测试控制电路的结构示意图；
图4为本发明实施例提供的另一种晶体管测试控制电路的结构示意图；
图5为本发明实施例提供的另一种晶体管测试控制电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种晶体管测试控制电路的结构示意图，参考图1，该晶体管测试控制电路包括电源模块10和充放电模块20；
电源模块10包括第一电源单元101和第二电源单元102；
充放电模块20包括第一电阻R1、电容C和第一开关S1，第一电阻R1的第一端通过第一开关S1与第一电源单元101电连接，第一电阻R1的第二端与电容C的第一端以及待测晶体管Q的控制端G电连接，电容C的第二端接地，待测晶体管Q的开启电压介于0V与第一电源单元101的输出电压之间；
待测晶体管Q的第一端D与第二电源单元102电连接，待测晶体管Q的第二端S接地。
具体的，电源模块10用于为充放电模块20和待测晶体管Q提供电源电压，当待测晶体管控制端G的电压介于0V与第一电源单元101的输出电压之间时，待测晶体管Q能够达到开启电压并导通。由于晶体管自身存在阈值电压，只有控制端G的输入电压大于阈值电压时，晶体管才能够导通，因此，晶体管的开启电压不包括0V。充放电模块20用于对待测晶体管Q的控制端G进行充放电，充电回路由第一电阻R1、电容C和第一开关S1组成。示例性的，待测晶体管Q可以为常开型晶体管，当第一开关S1闭合时，第一电源单元101通过第一电阻R1为电容C充电，其中第一电源单元101的输出电压可以为负值，在第一电源单元101的电压作用下，待测晶体管Q的控制端G的输入电压为负值，导致待测晶体管Q处于完全关断的状态。当电容C充满电后，断开第一开关S1，电容C用作电压源为待测晶体管Q的控制端放电，使得待测晶体管Q的控制端G的输入电压快速增加至阈值电压，从而开启待测晶体管Q。第二电源单元102为待测晶体管Q提供工作电压，可以使待测晶体管Q第一端的电流在短时间内增加至预设值，实现待测晶体管Q的正常运行。其中，待测晶体管Q的控制端G的电压的上升速度是可控的，其上升速度与第一电阻R1和电容C组成放电回路的时间常数有关。通过在待测晶体管Q的控制端G、第一端D或第二端S接入测量装置，如示波器，可以快速测得待测晶体管在开通时刻电气特性。
本发明实施例通过电源模块为充放电模块充电，在充放电模块充满电后，断开第一开关，由充放电模块为待测晶体管提供电压，使得待测晶体管导通。本发明实施例提供的技术方案通过快速增加待测晶体管的控制端电压，使待测晶体管在短时间内达到预定的输出电流，从而对待测晶体管进行快速测试。
可选的，图2为本发明实施例提供的另一种晶体管测试控制电路的结构示意图。在上述实施例的基础上，参考图2，该晶体管测试控制电路还包括：分压模块30、信号处理模块40和反馈模块50，电源模块10还包括第三电源单元103，待测晶体管Q的开启电压介于0V与第三电源单元103的输出电压之间，充放电模块20还包括第二电阻R2，第二电阻R2的第二端与电容C的第一端电连接；
分压模块30的第一端A1与待测晶体管Q的第一端D电连接，分压模块30的第二端A2与第二电源单元102电连接；
信号处理模块40的输入端B1与待测晶体管Q的第一端D电连接，信号处理模块40的输出端B2与反馈模块50的输入端C1电连接，信号处理模块40用于在待测晶体管Q的第一端D的电压达到第一电压阈值时，输出触发信号；
反馈模块50用于在接收到触发信号时，控制第三电源单元103与第二电阻R2的第一端相连接。
具体的，第三电源单元103可以与第一电源单元101的输出电压相同，均为负值，第三电源单元103用于将待测晶体管Q的控制端G的电压拉低至第三电源电压103的输出电压，使待测晶体管Q完全关断。分压模块30用于待测晶体管Q的电信号采集，分压模块30可以将待测晶体管Q的第一端D的电流转换为电压，并将该电压输出至信号处理模块40，当分压模块30输出至信号处理模块40的电压达到待测晶体管Q的第一端D的第一电压阈值时，信号处理模块40输出触发信号至反馈模块50。反馈模块50接收到触发信号时，控制第三电源单元103通过第二电阻R2为待测晶体管Q的控制端G提供电压，将待测晶体管Q的控制端G的电压逐渐拉低至第三电源单元103的输出电压。由于第三电源单元的输出电压为负值，因此，待测晶体管Q的控制端G的电压逐渐下降，即，待测晶体管Q逐渐关闭。待测晶体管Q的控制端G的电压下降速度与第二电阻R2和电容C组成充电回路的时间参数有关。在待测晶体管Q逐渐关闭的过程中，待测晶体管Q的第一端D的电流逐渐减小为0，至此完成待测晶体管Q的单次测试，在测试过程中可以用示波器等监测设备来记录待测晶体管Q的电压和电流。
可选的，图3为本发明实施例提供的另一种晶体管测试控制电路的结构示意图，在上述实施例的基础上，参考图2和图3，反馈模块50与第一开关S1并联，第一电源单元101复用为第三电源单元103，第一电阻R1复用为第二电阻R2。
具体的，反馈模块50还可以与第一开关S1并联连接，将第一电源单元101复用为第三电源单元103，第一电阻R1复用为第二电阻R2。在第一开关S1断开后，第一电阻R1和电容C组成待测晶体管Q的充电回路。待测晶体管Q的控制端G的电压下降至第一电源单元101的输出电压，待测晶体管Q完全关断，完成测试。这样设置的好处是，可以省去第三电源单元103和第二电阻R2，有利于减小晶体管测试控制电路的体积和成本。
可选的，图4为本发明实施例提供的另一种晶体管测试控制电路的结构示意图。在上述实施例的基础上，参考图4，分压模块30包括第三电阻R3。
具体的，分压模块30用于待测晶体管Q的电信号采集，分压模块30可以将待测晶体管Q的第一端D的电流转换为电压，并将该电压输出至信号处理模块40。示例性的，可以通过第三电阻R3将待测晶体管Q的第一端D的电流信号转换为电压信号。
在上述实施例的基础上，继续参考图4，信号处理模块40包括比较器41和触发器42，电源模块10还包括第四电源单元104和第五电源单元105；
比较器41的第一输入端a与第四电源单元104电连接，比较器41的第二输入端b与待测晶体管Q的第一端电连接；
第五电源单元105用于为触发器42供电，触发器42的输入端11与比较器41的输出端c电连接，触发器42的输出端44与反馈模块50的输入端C1电连接。
具体的，当分压模块30输出至信号处理模块40的电压达到待测晶体管Q的第一端D的第一电压阈值时，信号处理模块40输出触发信号至反馈模块50。信号处理模块40中的比较器41由第四电源单元104提供参考电压，比较器41将其第一输入端a和第二输入端b的电压值进行比较，并将比较结果从其输出端c输出至触发器42，触发器42由第五电源单元供电。当触发器42接收到比较器41输出的比较结果时，输出触发信号，触发反馈模块50将第三电源单元103与第二电阻R2导通连接。示例性的，比较器41可以为LM339N，触发器42可以为HD74LS4AP。第一开关S1断开后，电容C向待测晶体管Q放电，待测晶体管Q控制端G的电压逐渐增大，待测晶体管Q逐渐开启，待测晶体管Q的第一端D的电流逐渐增大至预设电流值。当待测晶体管Q完全开启后，随着待测晶体管Q的第一端D的电流增大，其第一端D的电压逐渐从第二电源单元的输出电压下降，即比较器41的第二输入端b的电压逐渐下降，由于此时比较器41的第二输入端b的电压大于其第一输入端a的电压，比较器41的输出端c输出低电平；当待测晶体管Q的第一端D的电流达到设定值后，此时比较器41的第一输入端a和第二输入端b的电压相等。当待测晶体管Q的控制端G的电压继续上升、其第一端D的电流继续增大时，使得比较器41的第二输入端b的电压继续下降，此时，比较器41的输出端c输出的低电平会转变成高电平，即在比较器41的输出端c会出现由低电平转变为高电平的上升沿信号。触发器42根据接收到的上升沿信号输出高电平的触发信号给反馈模块50，反馈模块50将第三电源单元与第二电阻连接导通，待测晶体管Q逐渐关断。
可选的，在上述实施例的基础上，继续参考图4，反馈模块50包括第二开关S2，第二开关S2包括控制端1、第一端2和第二端3，第二开关S2的控制端1与信号处理模块40的输出端B2电连接，第二开关S2的第一端2与第三电源单元103电连接，第二开关S2的第二端3与第二电阻R2的第一端电连接，且在第二开关S2的控制端1接收到触发信号时，第二开关S2的第一端2和第二端3连通。
具体的，反馈模块50用于在接收到触发信号时，控制第三电源单元103通过第二电阻R2为待测晶体管Q的控制端G提供电压，将待测晶体管Q的控制端G的电压逐渐拉低至第三电源单元103的输出电压。反馈模块50可以通过第二开关S2将第三电源单元103与第二电阻R2连接。其中，第二开关S2包括继电器。当然，第二开关S2还可以是其他电压控制或电流控制的开关，如，晶体管开关。
可选的，图5为本发明实施例提供的另一种晶体管测试控制电路的结构示意图。参考图4和图5，待测晶体管Q包括GaN高电子迁移率晶体管。该晶体管测试控制电路的具体工作原理如下：
待测晶体管Q可以为增强型GaN高电子迁移率晶体管，电源模块10用于为整个晶体管测试控制电路提供电源电压。其中，第一电源单元101和第三电源单元103的输出电压为负值，在此电压的作用下，GaN高电子迁移率晶体管处于完全关断状态；第二电源单元102用于为GaN高电子迁移率晶体管的第一端D供电；第四电源单元104为比较器41的参考电压Vref，第五电源单元105为比较器41和触发器42提供电源电压。
当第一开关S1闭合时，第一电源单元101经第一电阻R1为电容C充电，将电容C的电压充电至第一电源单元101的输出电压，GaN高电子迁移率晶体管的第一端D的电压值为第二电源单元102的输出电压。由于第一电源单元101的输出电压为负值，因此增强型GaN高电子迁移率晶体管的控制端G的电压为负值，低于其开启电压，GaN高电子迁移率晶体管处于关断状态。
当电容C的电压充电至第一电源单元101的输出电压后，断开第一开关S1，由电容C进行放电，此时GaN高电子迁移率晶体管控制端G的电压逐渐上升，其电压上升速度与第一电阻R1和电容C组成放电回路的时间常数有关，通过调节第一电阻R1的阻值和电容C的容值，可以调节电压的上升速度。当GaN高电子迁移率晶体管控制端G的电压达到开启电压时，GaN高电子迁移率晶体管控制端G开启，且在第二电源单元102的作用下，GaN高电子迁移率晶体管第一端D的电流逐渐增大至设定值Id。在GaN高电子迁移率晶体管控制端G开启过程中，随着第一端D的电流逐渐增大，其第一端D的电压逐渐从第二电源单元102的输出电压下降，即，输入至比较器41第二输入端b的电压减小，由于此时比较器41的第二输入端b的电压大于其第一输入端a的电压，比较器41的输出端c输出低电平。其中，第三电阻R3可以将GaN高电子迁移率晶体管第一端D的电流值转换为电压值，则GaN高电子迁移率晶体管第一端D的电压值VS可以由下式表示：
VS＝VD-ID*R3；
其中，VD为第二电源单元102的输出电压，ID为GaN高电子迁移率晶体管第一端D的电流。
第四电阻R4和第五电阻R5用于将GaN高电子迁移率晶体管第一端D的电压值VS转换为比较器41的第二输入端b的输入电压Vb，Vb可以用下式表示：
Figure BDA0002334426470000101
比较器41第一输入端a由第四电源单元104经第六电阻R6分压后为其提供参考电压Vref。
当GaN高电子迁移率晶体管第一端D的电流ID增大至设定值Id时，电压比较器41的第一输入端a的参考电压Vref和第二输入端b的输入电压Vb相等。当GaN高电子迁移率晶体管的控制端G的电压继续升高时，其第一端D的电流继续增大，使得比较器41的第二输入端b的电压继续下降，此时，比较器41的输出端c输出的低电平会转变成高电平，即在比较器41的输出端c会出现由低电平转变为高电平的上升沿信号。触发器42的输入端11接收比较器41输出端c输出的信号，通过第三开关S3将时钟信号端33与电源端22电连接，设置时钟信号端33为高电平，则触发器42的输出端44根据接收到的上升沿信号输出高电平的触发信号给反馈模块50，反馈模块50可以为继电器。继电器的控制端1接收到高电平的触发信号时，继电器动作，将第一端2与第二端3连接导通，即，第三电源单元103的输出电压经第二电阻输出至GaN高电子迁移率晶体管的控制端G。由于第三电源单元103的输出电压为负值，在此电压的作用下，GaN高电子迁移率晶体管的控制端G的电压逐渐减小，其第一端D的电流也逐渐减小至0，当GaN高电子迁移率晶体管的控制端G的电压小于其自身的开启电压后，GaN高电子迁移率晶体管的控制端G完全关闭，测试结束。
本发明实施例通过电源模块为充放电模块充电，在充放电模块充满电后，断开第一开关，由充放电模块为待测晶体管提供电压，使得待测晶体管导通。然后继续增大晶体管控制端的电压，则晶体管第一端的电流也会继续增大，通过比较器和触发器输出触发信号，来控制反馈模块使得晶体管关断。本发明实施例提供的技术方案通过快速增加待测晶体管的控制端电压，使待测晶体管在短时间内达到预定的输出电流，并继续增大晶体管的输出电流使晶体管关断，从而对待测晶体管进行大电流的快速测试。
本发明实施例还提供了一种晶体管测试系统，该晶体管测试系统包括测试数据采集模块(未在图中示出)和上述实施例提供的晶体管测试控制电路，测试数据采集模块与待测晶体管电连接，用于采集待测晶体管各端的电信号。
其中，测试数据采集模块包括示波器。通过示波器可以监测并采集到待测晶体管在开通和关断过程中各端的电压和电流。由于该晶体管测试系统包括本发明实施例提供的晶体管测试控制电路，因此本发明实施例提供的晶体管测试系统也具备上述实施例中所描述的有益效果，在此不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种晶体管测试控制电路，其特征在于，包括：电源模块和充放电模块；
所述电源模块包括第一电源单元和第二电源单元；
所述充放电模块包括第一电阻、电容和第一开关，所述第一电阻的第一端通过所述第一开关与所述第一电源单元电连接，所述第一电阻的第二端与所述电容的第一端以及待测晶体管的控制端电连接，所述电容的第二端接地，所述待测晶体管的开启电压介于0V与所述第一电源单元的输出电压之间；
所述待测晶体管的第一端与所述第二电源单元电连接，所述待测晶体管的第二端接地；
还包括：分压模块、信号处理模块和反馈模块，所述分压模块的第一端与所述待测晶体管的第一端电连接，所述分压模块的第二端与所述第二电源单元电连接；
所述信号处理模块的输入端与所述待测晶体管的第一端电连接，所述信号处理模块的输出端与所述反馈模块的输入端电连接，所述信号处理模块用于在所述待测晶体管的第一端的电压达到第一电压阈值时，输出触发信号；
所述反馈模块用于在接收到所述触发信号时，控制所述待测晶体管关断。
2.根据权利要求1所述的晶体管测试控制电路，其特征在于，所述电源模块还包括第三电源单元，所述待测晶体管的开启电压介于0V与所述第三电源单元的输出电压之间，所述充放电模块还包括第二电阻，所述第二电阻的第二端与所述电容的第一端电连接；
所述反馈模块用于在接收到所述触发信号时，控制所述第三电源单元与所述第二电阻的第一端相连接。
3.根据权利要求2所述的晶体管测试控制电路，其特征在于，所述反馈模块与所述第一开关并联，所述第一电源单元复用为所述第三电源单元，所述第一电阻复用为所述第二电阻。
4.根据权利要求1所述的晶体管测试控制电路，其特征在于，所述分压模块包括第三电阻。
5.根据权利要求1所述的晶体管测试控制电路，其特征在于，所述信号处理模块包括比较器和触发器，所述电源模块还包括第四电源单元和第五电源单元；
所述比较器的第一输入端与所述第四电源单元电连接，所述比较器的第二输入端与所述待测晶体管的第一端电连接；
所述第五电源单元用于为所述触发器供电，所述触发器的输入端与所述比较器的输出端电连接，所述触发器的输出端与所述反馈模块的输入端电连接。
6.根据权利要求2所述的晶体管测试控制电路，其特征在于，所述反馈模块包括第二开关，所述第二开关包括控制端、第一端和第二端，所述第二开关的控制端与所述信号处理模块的输出端电连接，所述第二开关的第一端与所述第三电源单元电连接，所述第二开关的第二端与所述第二电阻的第一端电连接，且在所述第二开关的控制端接收到所述触发信号时，所述第二开关的第一端和第二端连通。
7.根据权利要求6所述的晶体管测试控制电路，其特征在于，所述第二开关包括继电器。
8.根据权利要求1所述的晶体管测试控制电路，其特征在于，所述待测晶体管包括GaN高电子迁移率晶体管。
9.一种晶体管测试系统，其特征在于，包括测试数据采集模块和如权利要求1-8任一项所述的晶体管测试控制电路，所述测试数据采集模块与待测晶体管电连接，用于采集所述待测晶体管各端的电信号。
10.根据权利要求9所述的晶体管测试系统，其特征在于，所述测试数据采集模块包括示波器。
CN201911350036.1A 2019-12-24 2019-12-24 一种晶体管测试控制电路和晶体管测试系统 Active CN113109686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911350036.1A CN113109686B (zh) 2019-12-24 2019-12-24 一种晶体管测试控制电路和晶体管测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911350036.1A CN113109686B (zh) 2019-12-24 2019-12-24 一种晶体管测试控制电路和晶体管测试系统

Publications (2)

Publication Number Publication Date
CN113109686A CN113109686A (zh) 2021-07-13
CN113109686B true CN113109686B (zh) 2022-11-15

Family

ID=76708520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911350036.1A Active CN113109686B (zh) 2019-12-24 2019-12-24 一种晶体管测试控制电路和晶体管测试系统

Country Status (1)

Country Link
CN (1) CN113109686B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115902567B (zh) * 2023-02-15 2023-06-13 苏州联讯仪器股份有限公司 一种高压晶体管测试电路及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2932792A (en) * 1957-12-31 1960-04-12 Ibm Transistor testing method
US4142150A (en) * 1977-06-27 1979-02-27 Western Electric Company, Inc. High-speed measurement of ICEO in transistors and opto-isolators
US5495180A (en) * 1994-02-04 1996-02-27 The United States Of America As Represented By The Secretary Of The Air Force DC biasing and AC loading of high gain frequency transistors
CN101452910A (zh) * 2007-12-07 2009-06-10 中芯国际集成电路制造(上海)有限公司 晶体管的测试结构
CN101625393A (zh) * 2009-07-29 2010-01-13 深圳市晶导电子有限公司 三极管测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2932792A (en) * 1957-12-31 1960-04-12 Ibm Transistor testing method
US4142150A (en) * 1977-06-27 1979-02-27 Western Electric Company, Inc. High-speed measurement of ICEO in transistors and opto-isolators
US5495180A (en) * 1994-02-04 1996-02-27 The United States Of America As Represented By The Secretary Of The Air Force DC biasing and AC loading of high gain frequency transistors
CN101452910A (zh) * 2007-12-07 2009-06-10 中芯国际集成电路制造(上海)有限公司 晶体管的测试结构
CN101625393A (zh) * 2009-07-29 2010-01-13 深圳市晶导电子有限公司 三极管测试方法

Also Published As

Publication number Publication date
CN113109686A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
US6348833B1 (en) Soft starting reference voltage circuit
US7936189B2 (en) Driver circuit and method for reducing electromagnetic interference
CN106357110B (zh) 一种buck恒压驱动电路以及buck恒压驱动器
CN110967606A (zh) 绝缘检测电路及检测方法、电池管理系统
CN112635856B (zh) 一种电池组件、电池保护芯片和电子产品
CN112994421B (zh) 过流保护电路、dc/dc转换器及电源管理芯片
WO2019029069A1 (zh) 电池保护芯片、供电装置及电子烟
CN104569549B (zh) 一种开关电源电流检测电路
US7894717B2 (en) Control circuit for self exciting DC/DC converter
CN113109686B (zh) 一种晶体管测试控制电路和晶体管测试系统
CN111463849B (zh) 一种充电电路的充电方法及充电电路、充电芯片和设备
CN115755721A (zh) 一种用于植入式设备的开关机控制电路
US8368320B2 (en) Cold cathode fluorescent lamp driving circuits and associated methods of control
CN109217407B (zh) 电子装置
CN110854961B (zh) 一种上电冲击电流抑制电路
CN115754654A (zh) 功率器件驱动电路、半导体器件测试电路及系统
US9407146B2 (en) Power source circuit and method of controlling power source circuit
US10128680B2 (en) Constant current charging device
CN113342112B (zh) 基准电压控制装置、方法及电子设备
US11132013B2 (en) Device and system
US9059594B2 (en) Battery switching charger and method for controlling battery switching charger
CN105098873A (zh) 充放电控制电路和电池装置
CN112653441B (zh) 功率智能开关电路负载电流的测试电路及其测试方法
CN118801508A (zh) 电池管理系统及其控制电路与控制方法
CN219875490U (zh) 一种多路时序控制电路及多路输出的开关变换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant