CN113054999A - Pll电容器交换技术以及低抖动动态数字控制振荡器频带选择 - Google Patents

Pll电容器交换技术以及低抖动动态数字控制振荡器频带选择 Download PDF

Info

Publication number
CN113054999A
CN113054999A CN202011013045.4A CN202011013045A CN113054999A CN 113054999 A CN113054999 A CN 113054999A CN 202011013045 A CN202011013045 A CN 202011013045A CN 113054999 A CN113054999 A CN 113054999A
Authority
CN
China
Prior art keywords
capacitor
capacitors
circuit
array
tuning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011013045.4A
Other languages
English (en)
Inventor
M·埃尔津加
Y·朴
M·比尚
M·W·阿尔特曼
N·法米利亚
V·莱文
D·拉扎尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN113054999A publication Critical patent/CN113054999A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

描述了一种用于PLL电容器交换技术以及低抖动动态数字控制振荡器频带选择的装置，所述装置包括第一电路、第二电路、第一电容器阵列和第二电容器阵列。第一电路可以具有振荡器。第一电容器阵列可以具有用于调谐振荡器的一组第一电容器。第二电容器阵列可以具有用于调谐振荡器的第二电容器。第二电容器的电容可以大于第一电容器的平均电容。第二电路可以是可操作的以基于预定序列来同步激活第二电容器并且去激活数量N个第一电容器，以及同步去激活第二电容器并且激活N个第一电容器。

Description

PLL电容器交换技术以及低抖动动态数字控制振荡器频带 选择
背景技术
在很多锁相环(PLL)时钟电路中，存在动态温度范围和关键PLL性能度量(诸如频率范围和抖动)之间的折中。例如，包括基于电感器-电容器谐振回路(tank)的PLL(LCPLL)时钟电路和延迟锁定环(DLL)时钟电路的各种PLL时钟电路以及其他时钟电路可以具有超过165C的目标动态温度范围，而不损害频率范围，并且同时维持类似的(如果不是更优的)抖动性能。
与此同时，各种类型的数字控制振荡器(DCO)(例如，基于环形振荡器或电感器-电容器(LC)谐振回路的电路)可以使用电容器组对用于锁相的频率进行精细调谐。尽管可以将电容器组设计为提供频率调谐的高分辨率，但是电容器组遭受不良的CON与COFF的比值。在这样的情况下，即使在关断了所有电容器组时，仍然存在加载振荡器的显著的寄生电容。随着寄生电容的增大，可以使DCO倾向于浪费更多的功率和面积以达到其目标频率。此外，如果寄生电容过高，DCO可能根本无法达到频率目标。
附图说明
根据下文给出的具体实施方式并且根据本公开的各种实施例的附图，本公开的实施例将被更加充分地理解。然而，尽管附图将有助于解释和理解，但是它们仅作为辅助，而不应被理解为使本公开限制于其中所描述的特定实施例。
图1示出了根据本公开的一些实施例的用于振荡器电路的电容器交换控制位的方案。
图2A-图2B示出了根据本公开的一些实施例的用于电容器交换的预定序列。
图3示出了根据本公开的一些实施例的具有电容器交换控制逻辑单元和动态校准块的数字锁相环(PLL)电路的块图。
图4示出了根据本公开的一些实施例的电容器交换控制逻辑单元的块图。
图5示出了根据本公开的一些实施例的用于促进高性能时钟电路调谐的方法。
图6A-图6B示出了根据本公开的一些实施例的用于支持自动频率支持(AFS)的设计。
图7示出了根据本公开的一些实施例的数字PLL设计的一部分。
图8示出了根据一些实施例的具有用于促进高性能时钟电路调谐以及用于DCO频带选择的动态调整的机制的计算机系统或计算设备。
具体实施方式
在下文的描述中，讨论很多细节以提供对本公开的实施例的更加透彻的解释。然而，对本领域中的技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，公知的结构和设备以块图的形式而非详细地被示出，以便避免使本公开的实施例难以理解。
注意，在实施例的对应附图中，用线表示信号。一些线可能更粗以指示更高数量的构成信号路径，和/或在一个或多个端部处具有箭头以指示信息流动的方向。这样的指示并非旨在是限制性的。相反，这些线用于联系一个或多个示例性实施例，以促进对电路或逻辑单元的更容易的理解。根据设计需要或者偏好而指定的任何所表示的信号可以实际上包括一个或多个信号，所述一个或多个信号可以以任一方向传播，并且可以用任何适当类型的信号方案来实施。
贯穿说明书以及在权利要求中，术语“连接”是指被连接的事物之间的直接电连接、机械连接或磁连接，而没有任何中间设备。术语“耦合”是指被连接的事物之间的直接电连接、机械连接或磁连接或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”或“模块”可以指被布置为相互协作以提供预期功能的一个或多个无源和/或有源部件。术语“信号”可以指至少一个电流信号、电压信号、磁信号或者数据/时钟信号。“一”和“所述”的含义包括复数引用。“在…中”的含义包括“在…中”和“在…上”。
术语“基本上”、“接近”、“大约”、“近于”和“左右”一般是指在目标值的+/-10％以内。除非另外明确指出，否则使用“第一”、“第二”、和“第三”等顺序形容词描述共同对象仅指示正在引用相似对象的不同实例，而不是旨在暗示如此描述的对象在时间上、或空间上必须按照给定的序列、按照等级或者按照任何其他方式。
应当理解，如此使用的术语在适当的情况下是可互换的，使得本文描述的本发明的实施例例如能够按照本文中所示出的或以其他方式描述的取向之外的取向操作。
说明书中和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“之上”、“之下”等(如果存在)用于描述性目的，而未必用于描述永久性的相对位置。
出于实施例的目的，各种电路、模块和逻辑块中的晶体管是隧道FET(TFET)。各种实施例的一些晶体管可以包括金属氧化物半导体(MOS)晶体管，所述金属氧化物半导体(MOS)晶体管包括漏极端子、源极端子、栅极端子和体端子。所述晶体管也可以包括三栅极晶体管和FinFET晶体管、环栅圆柱晶体管、方线或者矩形带晶体管或者实施晶体管功能的其他器件，例如，碳纳米管或者自旋电子器件。MOSFET的对称源极端子和漏极端子即是相同的端子，并且在此处可互换使用。另一方面，TFET器件具有不对称的源极端子和漏极端子。本领域中的技术人员将认识到，在不脱离本公开的范围的情况下，其他晶体管可以用于一些晶体管，所述其他晶体管例如双极结型晶体管-BJT PNP/NPN、BICMOS、CMOS等。
出于本公开的目的，短语“A和/或B”以及“A或B”是指(A)、(B)或者(A和B)。出于本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。
此外，本公开中讨论的组合逻辑和顺序逻辑的各种元件可能涉及以下两者：物理结构(诸如AND门、OR门或XOR门)；或实施作为讨论中的逻辑的布尔等效的逻辑结构的器件的合成的或以其它方式优化的集合。
在各种实施例中，锁相环(PLL)时钟电路的目标可以是具有宽的动态温度范围(例如，超过165C)和宽的频率范围，同时维持如果不是更优的则是类似的抖动性能。一些数字PLL可以实现(例如，“粗略”阵列的或者“粗略”调谐电容器的阵列的)“粗略”频率调谐或控制位与(例如，“精细”阵列的或者“精细”调谐电容器的阵列的)数量N个“精细”频率调谐或控制位的交换，其中N是粗略步长的尺寸与精细步长的尺寸的比值(例如，以电容衡量)。可以对粗略调谐进行校准，并且可以由PLL(例如，闭环)来控制精细调谐。
然而，这样的系统可能具有不良的抖动性能，部分地因为它们对粗略位和N个精细位之间的失配是敏感的。此外，这样的系统也可以被设置为提前校准比值N，但是温度、电压和老化诱发的漂移效应可能使适当的比值N随着时间而变化。相应地，尽管残差量化可能是小的周期性抖动，但是随着时间的推移其可能累积成大的相位抖动。
就各种各样的实施例而言，本文公开了用于促进高性能时钟电路调谐的机制和方法。在一些实施例中，可以将频率控制位的附加的分段级别添加到振荡器的粗略位和精细位，所述振荡器例如PLL数字控制振荡器(DCO)，该频率控制位的附加的分段级别可以被称为(例如，“中间”阵列或者“中间”调谐电容器的阵列的)“中间”频率调谐或控制位。中间位可以比精细位大某一数量N的比值(例如，中间位可以具有比精细位大的电容)。由于对于相关联的调谐电容的改善的CON与COFF的比值，如本文讨论的中间位的使用可以有利地促进或实现更宽的频率范围。在一些实施例中，对一组粗略位的最低有效位(LSB)的使用可以具有类似的优点。
对于一些实施例，在温度斜坡期间，用于时钟电路的电容器交换电路(例如，delta-sigma电容器交换(DSCS)电路)可以基于精细调谐频率范围裕度的一个或多个预定阈值仅按照需要来激活一个或多个中间控制位，从而避免精细调谐控制位的上溢和/或下溢。在一些实施例中，可以使用用于对单个中间位(或者在一些实施例中，交换单个粗略位，例如，LSB粗略位)交换数量N个精细位的电容器交换技术，从而在激活和/或去激活中间控制位时实现非常低的抖动。在各种实施例中，电容器交换技术可以应用delta-sigma调制器和/或针对比值N的后台数字校准。一些实施例可以结合用于设置针对比值N的初始值的寄存器(例如，配置寄存器)，和/或结合用于设置针对电容交换的一个或多个阈值(例如，低阈值和/或高阈值)的寄存器。
通过向中间位施加脉冲(例如，激活指示符和去激活指示符的序列)，并且向对应的N个精细位施加负脉冲(激活指示符和去激活指示符的序列的倒转版本)，本文讨论的机制和方法可以抵消可能与大的频率步长(例如，来自较大粒度的频率调谐或控制位(例如，中间位或粗略位)的频率步长)相关联的抖动。这样的机制和方法可以有利地提供连续、动态的校准，以避免由温度、电压和/或老化诱发的漂移效应(其可能随着时间改变适当的比值N)导致的错误。
相应地，本文讨论的方法和机制的应用可以为各种时钟电路(包括LCPLL)有利地避免宽的动态温度范围、宽的频率范围和良好的抖动性能之间的折中。这样做可以实现精细电容器阵列(或者DCO或其他振荡器的另一精细调谐部件)中的较小范围，所述精细电容器阵列(例如，通过利用精细阵列中的较小的步长尺寸)继而可以有利地促进更宽的总频率范围或者数字PLL的减小的极限循环和量化确定性抖动(DJ)或两者。与精细电容器相比，更大的(例如，中间)电容器的改善的CON与COFF的比值可以有利地实现改善的频率范围。
在各种数字PLL(以及很多模拟PLL)中，在受到数字控制位控制的PLL的振荡器中可以具有粗略频率调谐部件。也可以有(例如，数字DCO的)可以实现较小步长以在PLL闭环活动期间维持良好的抖动性能的精细调谐部件。
如本文中所讨论的，在各种实施例中，可以有用于频率调谐的第三分段级别，其可以被称为中间调谐位(或动态温度范围(DTR)调谐位)，中间调谐位比精细调谐位大某一比值N。可以施加算法，其中，一旦精细位接近特定的级别或阈值就激活中间位。这样可以触发以单个中间位交换一组N个精细位的事件(其又被称为“交换”)。
图1示出了根据本公开的一些实施例的用于振荡器电路的电容器交换控制位的方案。振荡器电路100可以包括电容器交换控制逻辑单元110，该逻辑单元可以生成中间控制位112，继而中间控制位112可以被倒转并被施加到数量N个精细控制位113。在一些实施例中，电容器交换控制逻辑单元110可以包括DSCS电路(例如，delta-sigma电容器交换电路)。中间控制位112可以耦合到中间调谐电路120，中间调谐电路120可以包括具有一个或多个有源单元(例如，抖动单元)的中间调谐电容器的阵列。中间调谐电容器(或者中间调谐电容阵列)可以包括数模转换器(DAC)，并且可以可操作的将数字代码转换成模拟量化量的频率变化。N个精细控制位113可以耦合到精细调谐电路130，精细调谐电路130可以包括具有一个或多个有源单元(例如，抖动单元)的精细调谐电容器的阵列。
电容器交换控制逻辑单元110可以为中间控制位112(并且因此为N个精细控制位113)生成预定序列的值，以控制相关联的中间位和相关联的精细位的对应激活和去激活或交换。在一些实施例中，电容器交换控制逻辑单元110可以包括delta-sigma电容器交换(DSCS)控制逻辑单元(例如，包括delta-sigma调制器)，并且可以根据delta-sigma(或sigma-delta)调制模式生成预定序列的值。delta-sigma(或sigma-delta)调制模式可以对应于各种阶中的任一个，例如一阶模式、二阶模式、三阶模式等。此外，该delta-sigma(或sigma-delta)调制模式可以选自多种类型的特定阶模式；相应地，该模式可以是多种类型的二阶模式中的一种、多种类型的三阶模式中的一种等。
在其他实施例中，电容器交换控制逻辑单元110可以根据另一调制模式生成预定序列的值。例如，该调制模式可以与多阶段噪声整形(MASH)调制技术、脉宽调制(PWM)技术或者其他调制技术相对应。相应地，在各种实施例中，预定序列可以包括各种各样的抖动模式、序列或方案中的任一种。
例如，图2A-图2B示出了根据本公开的一些实施例的用于电容器交换的预定序列。可以跨时间周期210的序列200可以包括用于中间控制位的值的序列212和用于数量N个精细控制位的值的序列213。在时间周期210(其可以与时钟循环、时钟循环的分数或者时间循环的倍数有关)内的顺次时间点上，可以由电容器交换控制逻辑单元(例如，电容器交换控制逻辑单元110)生成序列212和序列213。相应地，序列212和序列213可以基本上类似于为中间控制位112生成(和/或被驱动到中间控制位112)的值的序列以及为N个精细控制位113生成(和/或被驱动到N个精细控制位113)的值的序列。
在各种实施例中，可以通过预定序列(例如，由delta-sigma调制器或类似的数字结构生成的数字序列)完成电容器交换序列，使得中间控制位在预定量的时间内实质上数字地“斜变(ramping)”开启，而数量N个精细控制位同时数字地“斜变”关闭(或反之亦然)。
根据该设计的另一方面，该交换可以实际上通过数字序列(例如，由delta sigma调制器或类似的数字结构创建的数字序列)逐渐完成，使得在预定量的时间内对中间位数字地“斜变”开启，同时对数量N个精细位“斜变”关闭(或反之亦然)。因此，在斜变的开始，该N个精细位可以全部处于第一状态(例如，激活的或“开启”状态)，而在斜变结束时，该N个精细位可以全部处于第二状态(例如，去激活的或“关闭”状态)，或反之亦然。在各种实施例中，一旦针对一个中间位完成了斜变序列，就可以针对另一中间位进行斜变序列。对于一些实施例，可以将粗略位的阵列的一个或多个LSB用作中间位。
图3示出了根据本公开的一些实施例的具有电容器交换控制逻辑单元和动态校准块的数字PLL电路的块图。数字PLL电路300可以包括时间数字转换器(TDC)310、数字环路滤波器(DLF)320、电容器交换控制逻辑单元330、动态校准块340、DCO 350和/或反馈分频器(FBDIV)360。
TDC 310可以接受参考时钟302和反馈时钟362，并且可以生成一组TDC位312(其可以包括时钟信号的数字表示)。DLF 320(其可以包括例如基于比例的环路滤波器电路、基于积分的环路滤波器电路和/或其他环路滤波器电路)可以接受TDC位312，并且可以生成一组DLF位322。电容器交换控制逻辑单元330可以生成和/或驱动用于DCO 350的各种中间控制位，和/或可以生成和/或驱动用于DCO 350的各种精细控制位。(在各种实施例中，电容器交换控制逻辑单元330可以基本上类似于电容器交换控制逻辑单元110，中间控制位中的一个或多个可以基本类似于中间控制位112，并且精细控制位中的一个或多个可以基本类似于N个精细控制位113)。继而，DCO 350可以生成DCO时钟352，可以使用FBDIV 360以生成反馈时钟362。
电容器交换控制逻辑单元330也可以接受用于电容器交换的比值N指示符342，动态校准块340可以基于例如TDC位312生成比值N指示符342。在一些实施例中，电容器交换控制逻辑单元330可以包括用于设置比值N的初始值的一个或多个寄存器(例如，配置寄存器)。对于一些实施例，电容器交换控制逻辑单元330可以提供DSCS比值(例如，用于基于delta-sigma的电容器交换的比值N)。
可以任选地激活动态校准块340以持续地调整比值N指示符342，从而以适当的比值N来说明在自从原始比值被校准和/或编程以来可能已经发生的温度、电压和/或老化诱发的移位。在一些实施例中，动态校准块340的电路可以在电容器交换斜变期间基于来自TDC 310的TDC位312以小的分数增量缓慢调整比值N指示符342。
图4示出了根据本公开的一些实施例的电容器交换控制逻辑单元的块图。电容器交换控制逻辑单元400可以包括比较电路410、斜变状态机电路420、精细代码求和与解码器电路430、以及DCO 440。在一些实施例中，电容器交换控制逻辑单元400可以包括DSCS控制逻辑电路。在各种实施例中，电容器交换控制逻辑单元400可以基本类似于电容器交换控制逻辑单元330和/或电容器交换控制逻辑单元110。
比较电路410可以取得一组DLF位405(其可以基本类似于DLF位322)以及低阈值401和/或高阈值402。DLF位432可以包括精细代码。在一些实施例中，低阈值401和高阈值402可以通过由用户编程的寄存器(例如，配置寄存器)来提供。比较电路410可以确定精细代码是否在指定范围内，所述范围例如由低阈值401和/或高阈值402确立的范围。例如，当代码低于低阈值401或者高于高阈值402时，代码可以处于指定范围以外。
比较电路410可以生成用于斜变状态机电路420的斜坡指示符412。斜坡指示符412可以包括起始斜坡指示符和/或斜坡方向指示符。一旦精细代码不再处于指定范围内(例如，下降低于低阈值401，或者升高高于高阈值402)，那么比较电路410可以使起始斜坡指示符有效。
斜变状态机电路420可以感测起始斜坡指示符，并且可以驱动一组斜变精细位422。(在一些实施例中，“斜变”或“斜坡”可以与如本文所讨论的delta sigma电容交换序列相对应。)斜变状态机电路420可以是可操作的以提供DCO中间位指示符424(例如，DCO中间位字)。
斜变状态机电路420可以执行针对0到1转变的斜坡(例如，中间位的从逻辑低或去激活状态向逻辑高或激活状态的斜坡)，或者针对1到0转变的斜坡。在一些实施例中，可以将斜变状态机电路420设计或配置为在未处于斜坡的中间时或者在完成了来自起始斜坡指示符的上一次生效的斜坡时响应于起始斜坡指示符。在各种实施例中，斜变状态机电路420也可以应用附加的标准来调节斜坡的开始，例如，所需的在斜坡之间经过的时间量，其可以有利地控制斜坡可以发生的速率。
精细代码求和与解码器电路430可以是可操作的以将DLF位405的部分(例如，DLF位405的精细代码)和斜变精细位422组合成DCO精细位指示符434(例如，DCO精细位字)。可以以各种各样的不同方式实施精细代码求和与解码器电路430，包括通过轮转地址方案使得斜坡可以影响该阵列的不同于有源闭环数字PLL的部分，或者通过逻辑求和操作。
针对图1-图4，在各种各样的实施例中，可以是时钟电路的至少一部分的装置可以包括第一电路、第二电路、第一电容器阵列和第二电容器阵列。可以基本类似于振荡器电路100和/或数字PLL电路300的第一电路可以具有振荡器(例如，DCO)。第一电容器阵列可以具有用于调谐振荡器的一组第一电容器(例如，一组精细调谐电容器)。第二电容器阵列可以具有用于调谐振荡器的第二电容器(例如，中间调谐电容器或者LSB粗略调谐电容器)。第二电容器的电容可以大于第一电容器的平均电容。第二电路可以是可操作的以基于预定序列来同步激活第二电容器并且去激活数量N个第一电容器，以及同步去激活第二电容器且激活N个第一电容器。
在一些实施例中，所述装置可以包括基于LC谐振回路的PLL时钟电路，例如，数字PLL电路300。对于一些实施例，该装置可以包括DLL时钟电路。在一些实施例中，振荡器可以包括DCO，诸如DCO 350和/或DCO440。对于一些实施例，预定序列可以包括delta-sigma调制序列和/或sigma-delta调制序列。
在一些实施例中，第一电容器阵列可以包括精细调谐电容器阵列。对于一些实施例，第二电容器阵列可以包括粗略调谐电容器阵列，并且第二电容器可以与粗略调谐电容器阵列的最低有效位对应。一些实施例可以包括第三电容器阵列，第三电容器阵列可以包括粗略调谐电容器阵列。
一些实施例可以包括可操作的以确立数量N的附加电路，该附加电路可以基本类似于动态校准块340。在一些这样的实施例中，数量N的初始值可以基于第二电容器的电容与第一电容器的平均电容的比值。对于一些实施例，数量N的初始值可以由一个或多个可配置寄存器提供。
一些实施例可以包括可操作的以提供一个或多个阈值(诸如低阈值401和/或高阈值402)的附加电路(其可以基本类似于电容器交换控制逻辑单元400和/或比较电路410)。在一些这样的实施例中，在已经被激活的第一电容器的数量处于由一个或多个阈值确立的范围之外时，第二电路可以是可操作的以基于预定序列来激活和去激活第一电容器和第二电容器。
在各种各样的实施例中，可以是时钟电路的至少一部分的装置可以包括第一电路、第二电路、第一电容器阵列和第二电容器阵列。可以基本类似于振荡器电路100和/或数字PLL电路300的第一电路可以具有DCO。第一电容器阵列可以具有用于按照第一级别的粒度调谐DCO的一组第一电容器(例如，一组精细调谐电容器)。第二电容器阵列可以具有用于按照大于第一级别的粒度的第二级别的粒度调谐DCO的一组第二电容器(例如，中间调谐电容器或者LSB粗略调谐电容器)。第二电路可以是可操作的以基于预定序列来同步激活第二电容器并且去激活数量N个第一电容器，以及同步去激活第二电容器并且激活N个第一电容器。
在一些实施例中，所述装置可以包括基于LC谐振回路的PLL时钟电路(例如，数字PLL电路300)或者DLL时钟电路。对于一些实施例，预定序列可以包括delta-sigma调制序列和/或sigma-delta调制序列。
一些实施例可以包括可操作的以确立数量N的附加电路，该附加电路可以基本类似于动态校准块340。在一些这样的实施例中，数量N的初始值可以基于第二电容器的电容与第一电容器的平均电容的比值。
一些实施例可以包括可操作的以提供一个或多个阈值(例如低阈值401和/或高阈值402)的附加电路(其可以基本类似于电容器交换控制逻辑单元400和/或比较电路410)。在一些这样的实施例中，在已经被激活的第一电容器的数量处于由一个或多个阈值确立的范围之外时，第二电路可以是可操作的以基于预定序列来激活和去激活第一电容器和第二电容器。
图5示出了根据本公开的一些实施例的用于促进高性能时钟电路调谐的方法。方法500可以包括提供510、提供515、提供520和执行525。方法500也可以包括提供530、提供540和/或提供550。
在提供510中，可以提供具有振荡器(例如，DCO)的第一电路。在提供515中，可以提供具有用于调谐振荡器的一组第一电容器(例如，一组精细调谐电容器)的第一电容器阵列。在提供520中，可以提供具有用于调谐振荡器的第二电容器(例如，中间调谐电容器或者LSB粗略调谐电容器)的第二电容器阵列。第二电容器的电容可以大于第一电容器的平均电容。在执行525中，可以执行在去激活数量N个第一电容器的同时激活第二电容器以及在激活N个第一电容器的同时去激活第二电容器的预定序列。
在一些实施例中，装置可以包括基于LC谐振回路的PLL时钟电路(例如，数字PLL电路300)和/或DLL时钟电路。对于一些实施例，振荡器可以包括DCO(诸如DCO 350和/或DCO440)。在一些实施例中，预定序列可以包括delta-sigma调制序列和/或sigma-delta调制序列。
在一些实施例中，第一电容器阵列可以包括精细调谐电容器阵列。对于一些实施例，第二电容器阵列可以包括粗略调谐电容器阵列，并且第二电容器可以与粗略调谐电容器阵列的最低有效位对应。
在提供530中，可以提供第三电容器阵列。在一些实施例中，第三电容器阵列可以包括粗略调谐电容器阵列。
在提供540中，可以提供可操作的以确立数量N的第三电路(其可以基本类似于动态校准块340)。数量N的初始值可以基于第二电容器的电容与第一电容器的平均电容的比值。
在提供550中，可以提供可操作的以提供一个或多个阈值的第四电路(其可以基本类似于电容器交换控制逻辑单元400和/或比较电路410)。在已经被激活的第一电容器的数量处于由一个或多个阈值确立的范围之外时，第二电路可以是可操作的以基于预定序列来激活和去激活第一电容器和第二电容器。
尽管参考图5的流程图中的动作是按照特定顺序示出的，但是也可以对动作的顺序进行修改。因而，所示出的实施例可以按照不同的顺序执行，并且一些动作可以被并行执行。根据某些实施例，图5中列出的动作和/或操作中的一些是可选的。所呈现的动作的编号只是为了清楚起见，而不是旨在规定各个动作的发生所必须遵照的操作顺序。此外，可以按照各种各样的组合利用来自各个流程的操作。
在一些实施例中，装置可以包括用于执行图5的方法的各种动作和/或操作的单元。
此外，在一些实施例中，机器可读储存介质可以具有可执行指令，这些可执行指令在被执行时使得一个或多个处理器执行包括图5的方法的操作。这样的机器可读储存介质可以包括各种各样的储存介质中的任一个，例如，磁存储存介质(例如，磁带或磁盘)、光储存介质(例如，光盘)、电子储存介质(例如，常规硬盘驱动器、固态盘驱动器或者基于闪存存储器的储存介质)或者任何其他有形储存介质或非暂态储存介质。
在各种实施例中，被设计为提供高分辨率的频率调谐的电容器阵列或电容器组可能遭受不良的CON与COFF的比值，面对这一问题，DCO可能被按照为了支持目标频率而浪费了功率和/或面积的这种方式来设计，并且在一些情况下可能危害到频率目标。
DCO设计可以支持可以在开始锁相之前在频率校准期间调谐的多个频带，所述多个频带也可以被称为自动频率选择(AFS)。可以将每个频带设计为具有足够宽的范围以跟踪温度漂移。一些极端的标准(例如，先进驾驶员辅助系统(ADAS)标准)可以以支持极端温度漂移为目标，例如，从-40摄氏度(℃)到125℃。
在一些高速物理层(PHY)设计中——例如用于高速外围部件互连
Figure BDA0002698123240000121
通用串行总线(USB)
Figure BDA0002698123240000122
ThunderboltTM等的PHY设计——可以用具有差分环形振荡器的DCO拓扑实施接收器中的时钟恢复。(
Figure BDA0002698123240000123
是俄勒冈州比弗顿的PCI-SIG的注册商标和/或服务标志。USB
Figure BDA0002698123240000124
是USB Implementers Forum的注册商标。ThunderboltTM是加利福尼亚州圣克拉拉的Intel公司或其子公司的商标。)频率可以是每个阶段上的电阻器-电容器(RC)负载的函数，其中可以由AFS校准电路控制负载电阻，并且可以由PLL电路控制电容器组。
使用此类PHY电路的一些工艺技术可能倾向于使用金属电阻器，金属电阻器可能遭受高温度系数并且可能导致相对非常大的频率漂移。DCO可以以达到大约10千兆赫(GHz)为目标，但是如果该设计的电容器组以补偿宽的温度漂移(例如，本文所讨论的那些)为目标，那么可能难以达到该频率，以致不可能达到该频率。
针对各种实施例，本文公开了用于动态调整DCO频带选择从而在DCO保持锁相的同时补偿温度漂移的机制和方法。频带之间的频率间隔可能过大并且可能引起极高的抖动。为了克服这种情况，在各种实施例中，可以用从轨到轨的非常缓慢的斜坡来控制对频带选择进行控制的开关。这样做可以有利地允许差分DCO设计，从而实现鲁棒的目标频率，同时保持期望的功耗性能。
图6A-图6B示出了根据本公开的一些实施例的用于支持AFS的设计。设计600可以包括分别与一个或多个AFS温度计代码相对应的一个或多个选择器电路612以及一个或多个锁存器614。选择器电路612和锁存器614可以分别是多位选择器电路和多位锁存器的位片。
选择器电路612位片可以包括多路复用器620，多路复用器620具有耦合到AFS温度计代码位622的第一数据输入(被标为“afs[n]”)、耦合到斜坡信号624的第二数据输入以及耦合到斜坡选择位626的选择输入(被标为“ramp_sel[n]”)。选择器电路620也可以具有耦合到控制信号位628的输出(被标为“c[n]”)，该输出继而可以驱动开关630。
同时，锁存器614位片(其可以包括例如D锁存器)可以具有耦合到AFS温度计代码位622的数据输入(例如，“D”输入)、耦合到被锁存的AFS温度计代码位623的数据输出(例如，“Q”输出)以及耦合到斜坡使能位627的使能输入。
AFS温度计代码位622可以是AFS温度计代码位的多位集合的位片。类似地，被锁存的AFS温度计代码位623可以是被锁存的AFS温度计代码位的多位集合的位片。斜坡选择位626可以是斜坡选择位的多位集合的位片，并且斜坡使能位627可以是斜坡使能位的多位集合的位片。控制位628可以是控制位的多位集合的位片。
设计600可以响应于如时序图616中所描述的AFS步降来操作。类似地，设计600可以响应于如时序图618中所描述的AFS步升来操作。
在一些实施例中，响应于AFS步降(例如)，如果满足下述条件可以使斜坡选择位626有效：使锁存的AFS温度计代码位623有效；使下一较低的锁存的AFS温度计代码位失效；以及使AFS斜坡使能位627有效。(例如，在AFS温度计代码的步降集合已经到达了AFS温度计代码位623的位片时，可以发生这样的情况。)之后，在使斜坡信号624从高电压电平VCC缓慢地斜降至低电压电平VSS的同时，复用器620可以使斜坡信号624直通至控制位628。在斜坡信号624完成了其斜降时，AFS温度计代码位622可以转变为低，从而使锁存的AFS温度计代码位623转变为低，这继而可以使斜坡选择位626转变为低。在那时，多路复用器620可以使AFS温度计代码位622(现在为低)直通至控制位628(其将遵循斜坡信号624刚刚完成斜降)。
在一些实施例中，响应于AFS步升(例如)，如果满足下述条件可以使斜坡选择位626有效：使锁存的AFS温度计代码位623失效；使下一较高的锁存的AFS温度计代码位有效；以及使AFS斜坡使能位627有效。(例如，在AFS温度计代码的步升集合已经到达AFS温度计代码位623的位片时，可以发生这样的情况。)之后，在使斜坡信号624从低电压电平VSS缓慢地斜升到高电压电平VCC的同时，多路复用器620可以使斜坡信号624直通至控制位628。在斜坡信号624完成了其斜升时，AFS温度计代码位622可以转变为高，从而使锁存AFS温度计代码位623转变为高，这继而可以使斜坡选择位626转变为低。在那时，多路复用器620可以使AFS温度计代码位622(现在为高)直通至控制位628(其将遵循斜坡信号624刚刚完成斜升)。
相应地，在各种实施例中，可以通过“精细代码”控制用于锁相的电容器组。在精细代码超过了阈值下限或阈值上限时，AFS可以通过关闭或开启一个AFS温度计代码(例如，AFS温度计代码位)而通过一次步降或一次步升来变化。在发生这样的步进时，转变中的温度计代码的控制信号可以开始从轨到轨的斜降或斜升。对于步降，斜坡可以从高电压电平VCC开始到低电压电平VSS，而对于步升，斜坡可以从低电压电平VSS开始到高电压电平VCC。
在各种实施例中，开关(例如，开关630)可以(例如，通过多路复用器620)仅在AFS代码转变期间接收斜变信号。在转变完成之后，然后该开关可以(例如，通过多路复用器620)接收适当的逻辑电平信号。这样做可以以相对低的速率在PLL处于运行中的同时促进改变AFS代码，而不引起抖动，因此容纳更窄的精细范围。在一些实施例中，例如，在并入了差分DCO的设计中，个体的开关可以激活或去激活来自若干DCO阶段的个体的电阻器单元。
在各种实施例中，斜坡(例如，斜坡信号624的)可以足够缓慢(主要围绕开关的阈值)，使得斜坡不会对锁相环造成干扰并且使抖动影响最小化。例如，可以通过用电荷泵对大电容器充电或者通过使用高分辨率DAC来提供这样的缓慢斜坡。DAC的使用可以有利地在斜坡中提供更好的控制。例如，在一些实施例中，可以用10位DAC(或者具有其他数量的位的DAC)实施斜坡，其中可配置计时器可以确定DAC中的每个步长的持续时间。例如，如果计时器被设定为1毫秒，那么完成针对10位DAC的从轨到轨的斜坡可以花费大约1毫秒。
图7示出了根据本公开的一些实施例的数字PLL设计的一部分。PLL电路700可以包括振荡器710(其可以包括DCO)、AFS电容器/电阻器组720、精细电容器组730、校准有限状态机(FSM)740、反馈分频器750、数字相位检测器760和数字环路滤波器770。
PLL电路700也可以实施两个环路。第一环路711可以通过用粗略频率分辨率控制AFS阵列而校准振荡器710。在完成AFS校准之后，第二环路712可以进行操作从而用精细频率分辨率控制用于锁相的频率。可以首先发生AFS校准，并且只要PLL是有效的，则锁相可以持续运行。
在各种实施例中，AFS的持续调谐可以在PLL锁相环有效的同时有利地进行，以处理温度漂移。可以仅仅通过简单地开启或关断AFS阵列中的AFS单元(例如，电容器或电阻器)来调谐AFS可能引起不希望的抖动。与此相反，本文公开的方法和机制可以逐渐地并且用相对缓慢的斜坡来改变AFS温度计位(例如，从0到1或者从1到0)，由此有利地促进AFS代码更新，而不引发不希望的抖动。
在各种实施例中，AFS可以包括电容器或电阻器(取决于振荡器拓扑)。所公开的机制和方法可以在PLL被锁相的同时允许AFS组与精细组并行操作。
图8示出了根据一些实施例的具有用于促进高性能时钟电路调谐以及用于DCO频带选择的动态调整的机制的计算机系统或计算设备。应当指出，图8的具有与任何其他附图的元件相同的附图标记(或名称)的那些元件可以以与所描述的方式类似的方式进行操作或起作用，但是不限于此。
在一些实施例中，设备800可以包括适当的计算设备，例如计算平板电脑、移动电话或智能电话、膝上型电脑、台式机、物联网(IOT)设备、服务器、可穿戴设备、机顶盒或者无线使能的电子阅读器等。应当理解，在设备800中大致示出了某些部件，而未示出此类设备的所有部件。
在一些实施例中，设备800可以包括片上系统(SoC)801。在图8中使用虚线描述了SoC 801的示例性边界，其中，一些示例性部件被描述为包括在SoC 801内。然而，SoC 801可以包括设备800的任何适当部件。
在一些实施例中，设备800可以包括处理器804。处理器804可以包括一个或多个物理器件，例如微处理器、应用处理器、微控制器、可编程逻辑器件、处理核心或者其他处理单元。由处理器804执行的处理操作可以包括应用和/或设备功能继而在其上执行的操作系统或操作平台的执行。处理操作可以包括与人类用户或者与其他设备的I/O(输入/输出)有关的操作、与电源管理有关的操作、与将计算设备800连接到其他设备有关的操作等。处理操作也可以包括与音频I/O和/或显示I/O有关的操作。
在一些实施例中，处理器804可以包括多个处理核心808a、808b和808c(又称为核心)。尽管在图8中描述了三个核心808a、808b和808c，但是处理器804可以包括任何适当数量的核心，例如，十个核心，乃至几百个核心。可以将核心808a、808b和/或808c实施到单个集成电路(IC)芯片上。此外，该芯片可以包括一个或多个共用和/或私用高速缓存、总线或互连、图形和/或存储控制器、和/或其他部件。
在一些实施例中，处理器804可以包括高速缓存806。在一些实施例中，高速缓存806的区段可以专用于个体的核心(例如，高速缓存806的第一区段可以专用于核心808a，高速缓存806的第二区段可以专用于核心808b，等)。对于一些实施例，高速缓存806的一个或多个区段可以是在核心中的两个或更多个之间共用的。可以将高速缓存806分为不同级别，例如，级别1(L1)高速缓存、级别2(L2)高速缓存、级别3(L3)高速缓存等。
在一些实施例中，核心808a、808b和/或808c可以包括用于提取由核心执行的指令(包括具有条件分支的指令)的提取单元。该指令可以是从存储器830(其可以包括各种各样的储存设备中的任一种)提取的。核心808a、808b和/或808c也可以包括用于对提取的指令解码的解码单元。对于一些实施例，解码单元可以将提取的指令解码成多个微操作。核心808a、808b和/或808c也可以包括用于执行与储存解码的指令相关联的各种操作的调度单元。在一些实施例中，调度单元可以保存来自解码单元的数据，直到指令准备好分派为止，例如，直到解码的指令的所有源值变得可用为止。对于一些实施例，调度单元可以将解码的指令调度和/或发布(或分派)给执行单元以用于执行。
执行单元可以在指令(例如，通过解码单元)被解码和(例如，通过调度单元)被分派之后执行所分派的指令。在一些实施例中，执行单元可以包括不止一种类型的执行单元(例如成像计算单元、图形计算单元、通用计算单元等)。执行单元还可以执行各种算术操作，例如加法、减法、乘法和/或除法，并且可以包括一个或多个算术逻辑单元(ALU)。对于一些实施例，协处理器(未示出)可以协同执行单元执行各种算术操作。
此外，执行单元可以乱序执行指令。相应地，在一些实施例中，核心808a、808b和/或808c可以包括乱序处理器核心。核心808a、808b和/或808c也可以包括引退单元。引退单元可以在已执行指令被提交之后引退已执行指令。对于一些实施例，已执行指令的引退可以导致根据指令的执行被提交的处理器状态、由指令使用的物理寄存器被解除分配等。核心808a、808b和/或808c也可以包括总线单元，从而经由一条或多条总线在核心的部件与其他部件之间实现通信。核心808a、808b和/或808c可以附加包括一个或多个寄存器，以储存由核心的各种部件访问的数据(例如，与所分配的app优先权和/或子系统状态(模式)关联有关的值)。
在一些实施例中，设备800可以包括一个或多个连接电路831，其可以包括硬件设备(例如，无线和/或有线连接器和通信硬件)和/或软件部件(例如，驱动程序、协议栈等)，从而使设备800能够与外部设备通信。设备800可以与诸如其他计算设备、无线接入点或基站等的外部设备间隔开。
在一些实施例中，连接电路831可以包括指向多种不同类型的连接(例如，连接协议)的电路。一般而言，连接电路831可以包括蜂窝连接电路、无线连接电路等。连接电路831的蜂窝连接电路通常可以指通过无线载波提供的蜂窝网络连接，例如，经由GSM(全球移动通信系统)或其变型或衍生物、经由CDMA(码分多址)或其变型或衍生物、经由TDM(时分复用)或其变型或衍生物、经由第三代合作伙伴计划(3GPP)通用移动通讯系统(UMTS)或其变型或衍生物、经由3GPP长期演进(LTE)系统或其变型或衍生物、经由3GPP LTE-Advanced(LTE-A)系统或其变型或衍生物、经由第五代(5G)无线系统或其变型或衍生物、经由5G移动网络系统或其变型或衍生物、经由5G New Radio(NR)系统或其变型或衍生物、或经由其他蜂窝服务标准。
连接电路831的无线连接电路(或者无线接口)通常可以指非蜂窝的无线连接，并且可以包括个人局域网(例如，蓝牙、近场等)、局域网(例如，Wi-Fi)、广域网(例如，WiMax)和/或其他无线通信。对于一些实施例，连接电路831可以包括网络接口，例如有线或无线接口，从而使系统实施例可以被并入无线设备中(例如，并入蜂窝电话或个人数字助理中)。
在一些实施例中，设备800可以包括控制集线器832，其可以表示与具有一个或多个I/O设备的交互有关的硬件设备和/或软件部件。控制集线器832可以是芯片组、平台控制集线器(PCH)等。处理器804可以经由控制集线器832与显示器822(或者一个或多个显示器)、一个或多个外围设备824、一个或多个储存设备828、一个或多个其他外部设备等进行通信。
控制集线器832可以提供一个或多个连接点以用于连接到设备800的附加设备，用户可能通过所述附加设备与系统进行交互。在一些实施例中，可以附接到设备800的设备(例如，外部设备829)可以包括传声器设备、扬声器或立体声系统、音频设备、视频系统或者其他显示设备、键盘或按键设备和/或其他用于与诸如读卡器或其他设备的特定应用使用的I/O设备。
如上所述，控制集线器832可以与音频设备、显示器822等交互。在一些实施例中，通过传声器或其他音频设备的输入可以提供针对设备800的一个或多个应用或功能的输入或命令。此外，可以提供音频输出来代替显示输出或者除了显示输出之外还提供音频输出。对于一些实施例，如果显示器822包括触摸屏，那么显示器822还可以充当可以至少部分地由控制集线器832管理的输入设备。在计算设备800上还可以存在附加的按钮或开关以提供由控制集线器832管理的I/O功能。在一些实施例中，控制集线器832可以管理诸如加速度计、相机、光传感器或其他环境传感器或者设备800中可以包括的其他硬件的设备。输入可以是直接用户交互的一部分，并且还可以向系统提供环境输入以影响其操作(例如过滤噪声、调整显示器以用于亮度检测、对相机应用闪光灯、或者其他特征)。
在一些实施例中，控制集线器832可以使用任何适当的通信协议耦合到各种设备，所述通信协议例如，PCIe(高速外围部件互连)、USB(通用串行总线)、Thunderbolt、高清晰度多媒体接口(HDMI)、火线等。
在一些实施例中，显示器822可以表示为用户提供视觉和/或触觉显示以与设备800交互的硬件部件(例如，显示设备)和软件部件(例如，驱动程序)。显示器822可以包括用于向用户提供显示的显示接口、显示屏和/或硬件设备。在一些实施例中，显示器822可以包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。在一些实施例中，显示器822可以与处理器804直接通信。显示器822可以是内部显示设备(例如，处于移动电子设备或者膝上型电脑设备中)或者是经由显示接口(例如，DisplayPort等)附接的外部显示设备。对于一些实施例，显示器822可以是头戴式显示器(HMD)，例如，作为用于虚拟现实(VR)应用或者增强现实(AR)应用中的立体显示设备。
在一些实施例中，除了处理器804之外(或者代替处理器804)，设备800可以包括图形处理单元(GPU)(图中未示出)。GPU可以包括可以控制显示器822上的显示内容的一个或多个方面的一个或多个图形处理核心。
对于一些实施例，控制集线器832可以包括硬件接口和连接器以及软件部件(例如，驱动程序、协议栈等)，以进行外围连接，例如，通往外围设备824。
应当理解，设备800可以是外围设备或其他计算设备两者，也可以具有连接到设备800的外围设备。设备800可以具有“对接”连接器以出于诸如管理设备800上的内容(例如，下载和/或上载、改变、同步内容)的目的而连接到其他计算设备。此外，对接连接器可以允许设备800连接到允许设备800控制(例如，到视听和/或其他系统的)内容输出的某些外围设备。
除了专有对接连接器或其他专有连接硬件之外，设备800还可以经由公共的或者基于标准的连接器进行外围连接。这样的连接器可以包括通用串行总线(USB)连接器(其可以包括若干不同硬件接口中的任一种)、DisplayPort连接器或MiniDisplayPort(MDP)连接器、高清晰度多媒体接口(HDMI)连接器、火线连接器或其他类型的连接器。
在一些实施例中，连接电路831例如除了直接耦合到处理器804之外或者作为直接耦合到处理器804的代替可以耦合到控制集线器832。在一些实施例中，显示器822例如除了直接耦合到处理器804之外或者作为直接耦合到处理器804的代替可以耦合到控制集线器832。
在一些实施例中，设备800可以包括可以经由存储接口834耦合到处理器804的存储器830。存储器830可以包括用于储存设备800中的信息的存储设备。存储设备可以包括非易失性存储设备(如果中断对存储设备的电源，状态可能不会改变)和/或易失性存储设备(如果中断对存储设备的电源，状态可能是不确定的或丢失)。存储器830可以包括动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存存储器设备、相变存储设备或者其他存储设备(例如，具有适于充当进程存储器的性能的存储设备)。在一些实施例中，存储器830可以作为设备800的系统存储器来操作，以储存在一个或多个处理器(例如，处理器804)执行应用或进程时使用的数据和指令。存储器830可以储存应用数据、用户数据、音乐、照片、文档或者其他数据以及与设备800的应用和功能的执行有关的系统数据(不管是长期的还是暂时的)。
还将各种实施例和示例的元件提供为用于储存计算机可执行指令(例如，用于实施本文中讨论的任何其他过程的指令)的机器可读介质(例如，存储器830)。机器可读介质(例如，存储器830)可以包括但不限于闪存存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或者适于储存电子或计算机可执行指令的其他类型的机器可读介质。可以将本公开的一些实施例作为计算机程序(例如，BIOS)下载，该计算机程序可以经由通信链路(例如，调制解调器或者网络连接)通过数据信号的方式从远程计算机(例如，服务器)传输到请求计算机(例如，客户端)。
在一些实施例中，设备800的一个或多个测量电路和/或传感器可以包括例如用于测量设备800的各种部件的温度的温度测量电路840。在一些实施例中，温度测量电路840可以被嵌入、耦合或附接到将被测量并监测的各种部件。对于一些实施例，温度测量电路840可以测量核心808a、808b、808c、电压调节器814、存储器830、SoC 801的主板和/或设备800的任何其他适当的部件中的一个或多个(或之内)的温度。
在一些实施例中，设备800的测量电路和/或传感器可以包括例如用于测量由设备800的一个或多个部件消耗的功率的一个或多个功率测量电路842。对于一些实施例，功率测量电路842可以测量功率、电压和/或电流。在一些实施例中，功率测量电路842可以被嵌入、耦合或附接到将测量和监测其功率、电压和/或电流消耗的各种部件。对于一些实施例，功率测量电路842可以测量：由电压调节器814(其可以包括一个或多个电压调节器)供应的功率、电压和/或电流；供应给SoC 801的功率；供应给设备800的功率；由设备800的处理器804(或者任何其他部件)消耗的功率；等。
在一些实施例中，设备800可以包括电压调节器814中的一个或多个电压调节器电路。电压调节器814可以生成处于适当的电压电平的信号，可以供应所述信号以操作设备800的任何适当的部件。作为示例，将电压调节器814描述为向设备800的处理器804供应一个或多个信号(例如，电压信号)。在一些实施例中，电压调节器814可以接收一个或多个电压识别(VID)信号，并且基于VID信号生成处于适当电平的(例如，到处理器804的)电压信号。可以将各种类型的VR用于电压调节器814。在一些实施例中，电压调节器814可以包括“降压式”电压调节器、“升压式”电压调节器、降压式电压调节器和升压式电压调节器的组合、低压降(LDO)调节器、切换DC-DC调节器等。降压式电压调节器可以用于功率输送应用，其中以小于一的比值将输入电压转换成输出电压。升压式电压调节器可以用于功率输送应用，其中以大于一的比值将输入电压转换成输出电压。在一些实施例中，每个处理器核心可以具有其自身的电压调节器，该电压调节器可以由功率控制单元(PCU)810a、PCU 810b和/或功率管理集成电路(PMIC)812控制。在一些实施例中，每个核心可以具有分布式LDO的网络以提供用于功率管理的有效率的控制。LDO可以是数字LDO、模拟LDO或者数字或模拟LDO的组合。
在一些实施例中，设备800可以包括在时钟发生器816中的一个或多个时钟发生器电路。时钟发生器816生成处于适当的频率水平的时钟信号，可以将所述时钟信号供应给设备800的任何适当的部件。作为示例，将时钟发生器816描述为向设备800的处理器804供应时钟信号。在一些实施例中，时钟发生器816可以接收一个或多个频率识别(FID)信号，并且可以基于FID信号生成处于适当的频率的时钟信号。
在一些实施例中，设备800可以包括向设备800的各种部件供应功率的电池818。作为示例，将电池818描述为向处理器804供应功率。尽管在附图中未描述，但是设备800可以包括充电电路，例如，基于从AC适配器接收的交流(AC)电源对电池再充电。
在一些实施例中，设备800可以包括PCU 810a和/或PCU 810b(还可以被称为功率管理单元(PMU)、功率控制器等)。在一些实施例中，PCU 810a可以通过核心808a、808b和/或808c中的一个或多个来实施，如使用标有PCU 810a的虚线框象征性地描述的。对于一些实施例，PCU 810b可以在核心外部实施，如使用标有PCU 810b的虚线框象征性地表示的。PCU810a和/或PCU 810b可以实施针对设备800的各种功率管理操作。PCU 810a和/或PCU 810b可以包括硬件接口、硬件电路、连接器、寄存器等以及软件部件(例如，驱动程序、协议栈)，以实施针对设备800的各种功率管理操作。
在一些实施例中，设备800可以包括PMIC 812，例如以实施针对设备800的各种功率管理操作。在一些实施例中，PMIC 812可以是可重新配置功率管理IC(RPMIC)和/或IMVP(
Figure BDA0002698123240000221
移动电压定位)。在一些实施例中，PMIC可以在IC芯片内与处理器804间隔开。PMIC可以实施针对设备800的各种功率管理操作。PMIC 812可以包括硬件接口、硬件电路、连接器、寄存器等以及软件部件(例如，驱动程序、协议栈)，以实施针对设备800的各种功率管理操作。
对于一些实施例，设备800可以包括PCU 810a、PCU 810b和/或PMIC 812。在一些实施例中，在设备800中可以不存在PCU 810a、PCU 810b和/或PMIC 812中的任一个，并且因此，使用虚线描述这些部件。
设备800的各种功率管理操作可以由PCU 810a、PCU 810b、PMIC 812或由其组合执行。对于一些实施例，PCU 810a、PCU 810b和/或PMIC 812可以为设备800的各种部件选择功率状态(例如，P状态)。在一些实施例中，PCU 810a、PCU 810b和/或PMIC 812可以为设备800的各种部件选择功率状态(例如，根据ACPI(高级配置和电源接口)规范)。在一些实施例中，例如，PCU 810a、PCU 810b和/或PMIC 812可以使设备800的各种部件转变为睡眠状态，转变为活动状态，转变为适当的C状态(例如，根据ACPI规范的C0状态或者其他适当的C状态)等。
对于一些实施例，PCU 810a、PCU 810b和/或PMIC 812可以例如分别通过输出VID信号和/或FID信号来控制由电压调节器814输出的电压和/或由时钟发生器输出的时钟信号的频率。在一些实施例中，PCU 810a、PCU 810b和/或PMIC 812可以控制电池电源使用、电池818的充电以及与省电操作有关的特征。
时钟发生器816可以包括PLL、锁频环(FLL)或者任何合适的时钟源。在一些实施例中，时钟发生器816可以包括用于促进高性能时钟电路调谐的机制，例如如由电容器交换逻辑指示的被同步激活和去激活的中间控制位和精细控制位，如本文中所讨论的。在一些实施例中，时钟发生器816可以包括用于动态调整DCO频带选择的机制以在DCO保持锁相的同时补偿温度漂移。在一些实施例中，处理器804的每个核心可以具有其自身的时钟源。照此，每个核心可以以独立于其他核心的操作频率的频率进行操作。在一些实施例中，PCU 810a、PCU 810b和/或PMIC 812可以执行自适应或动态频率缩放或调整。对于一些实施例，如果处理器核心没有正在以其最大功耗阈值或极限进行操作，那么可以提高该核心的时钟频率。在一些实施例中，PCU 810a、PCU 810b和/或PMIC 812可以确定处理器的每个核心的操作条件，并且可以在PCU 810a、PCU 810b和/或PMIC 812确定该核心正在目标性能水平以下进行操作时适时地调整该核心的频率和/或电源电压，而不使核心时钟源(例如，该核心的PLL)失锁。在一些实施例中，如果核心正在从电源轨汲取小于为该核心(或为处理器804)分配的总电流的电流，那么PCU 810a、PCU 810b和/或PMIC 812可以通过例如提高时钟频率和/或电源电压电平而暂时地提高该核心(或处理器804)的功率汲取，使得核心或处理器804能够在更高的性能水平上执行。照此，在各种实施例中，可以在不违背产品可靠性的情况下暂时地提高用于处理器804的电压和/或频率。
对于一些实施例，PCU 810a、PCU 810b和/或PMIC 812可以例如至少部分地基于从功率测量电路842、温度测量电路840接收的测量值、电池818的电荷电平和/或可以用于功率管理的其他适当的信息来执行功率管理操作。为了该目的，PMIC 812可以通信耦合到一个或多个传感器，以感测和/或检测对系统或平台的功率和/或热特性有影响的一个或多个因素中的各种值和/或变化。一个或多个因素的示例可以包括电流、电压降、温度、操作频率、操作电压、功耗、核心间通信活动等。可以将用于这些因素中的一个或多个的传感器提供为在物理上接近(和/或热接触或热耦合到)计算系统(例如，设备800的计算系统)的一个或多个部件或逻辑/IP块。此外，在一些实施例中，(一个或多个)传感器可以直接耦合到PCU810a、PCU 810b和/或PMIC 812以允许PCU 810a、PCU 810b和/或PMIC 812至少部分地基于由传感器中的一个或多个检测的(一个或多个)值来管理处理器核心能量。
还描述了设备800的软件栈的示例(尽管未示出软件栈的所有要素)。在各种实施例中，处理器804可以执行应用程序850、操作系统(OS)852、一个或多个功率管理(PM)特定应用程序(例如统称为PM应用858)等。PM应用858也可以由PCU 810a、PCU 810b和/或PMIC812执行。OS 852也可以包括一个或多个PM应用856a、856b、856c等。OS 852还可以包括各种驱动程序854a、854b、854c等，所述驱动程序中的一些可以专门用于功率管理目的。在一些实施例中，设备800还可以包括基本输入/输出系统(BIOS)820。BIOS 820可以(例如，经由驱动程序854a、854b、854c等中的一个或多个)与OS 852通信，与处理器804通信等。
在各种实施例中，PM应用858、OS 852包括的驱动程序(例如，驱动程序854a、854b、854c等)、OS 852包括的PM应用(例如，PM应用856a、856b、856c等)、BIOS 820等中的一个或多个可以用于实施功率管理特定任务。例如，这些部件可以用于控制设备800的各种部件的电压和/或频率，控制设备800的各种部件的唤醒状态、睡眠状态、和/或任何其他适当的功率状态，控制电池电源使用，控制电池818的充电，控制与省电操作有关的特征等。
在说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”的引用是指结合实施例描述的特定的特征、结构、或特性被包括在至少一些实施例中，但不一定被包括在所有实施例中。各种出现的“实施例”、“一个实施例”、或“一些实施例”不一定都指相同的实施例。如果说明书指出部件、特征、结构、或特性“可以”、“可能”或“能够”被包括，则不要求包括特定的部件、特征、结构、或特性。如果说明书或权利要求提及“一个”元件，则并不意味着仅存在一个元件。如果说明书或权利要求提及“附加”元件，则不排除存在多于一个的附加元件。
此外，在一个或多个实施例中，可以以任何合适的方式组合特定的特征、结构、功能、或特性。例如，在与两个实施例相关联的特定的特征、结构、功能、或特性不彼此排斥的任何情况下，第一实施例可以与第二实施例组合。
尽管已经结合本公开的具体实施例描述了本公开，但是鉴于前述描述，这样的实施例的许多替代、修改和变化对于本领域中的普通技术人员将是显而易见的。例如，其他存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。本公开的实施例旨在涵盖落入所附权利要求的广泛范围内的所有这样的替代、修改和变化。
另外，为了简化图示和讨论，并且不使本公开难以理解，在所呈现的附图中可以或可以不示出到集成电路(IC)芯片和其他部件的公知的电源/地连接。此外，可以以块图形式示出布置，以便避免使本公开难以理解，并且还鉴于以下事实：关于这样的块图布置的实施方式的细节高度取决于在其内实施本公开的平台(即，这样的细节应该完全在本领域中的技术人员的范围内)。在阐述具体细节(例如，电路)以便描述本公开的示例性实施例的情况下，对于本领域中的技术人员应当显而易见的是，可以在没有这些具体细节的情况下或在这些具体细节变化的情况下实践本公开。因此，说明书被认为是说明性的而不是限制性的。
以下示例涉及其它实施例。在一个或多个实施例中的任何地方可以使用示例中的细节。本文描述的装置的所有可选特征也可以相对于方法或工艺来实施。
示例1提供了一种装置，所述装置包括：具有振荡器的第一电路；具有用于调谐振荡器的一组第一电容器的第一电容器阵列；具有用于调谐振荡器的第二电容器的第二电容器阵列，第二电容器的电容大于第一电容器的平均电容；以及第二电路，所述第二电路是可操作的以基于预定序列来同步激活第二电容器并且去激活数量N个第一电容器，以及同步去激活第二电容器并且激活N个第一电容器。
在示例2中，根据示例1所述的装置，其中，该装置包括基于电感器-电容器(LC)谐振回路的锁相环(PLL)时钟电路。
在示例3中，根据示例1到2中的任一项所述的装置，其中，该装置包括延迟锁定环(DLL)时钟电路。
在示例4中，根据示例1到3中的任一项所述的装置，其中，振荡器包括数字控制振荡器(DCO)。
在示例5中，根据示例1到4中的任一项所述的装置，其中，该预定序列包括以下中的一个：delta-sigma调制序列或sigma-delta调制序列。
在示例6中，根据示例1到5中的任一项所述的装置，其中，该第一电容器阵列包括精细调谐电容器阵列。
在示例7中，根据示例6所述的装置，其中，第二电容器阵列包括粗略调谐电容器阵列，并且第二电容器与粗略调谐电容器阵列的最低有效位对应。
在示例8中，根据示例6到7中的任一项所述的装置，包括：第三电容器阵列，其中，该第三电容器阵列包括粗略调谐电容器阵列。
在示例9中，根据示例1到8中的任一项所述的装置，包括：可操作的以确立数量N的附加电路。
在示例10中，根据示例9所述的装置，其中，该数量N的初始值基于第二电容器的电容与第一电容器的平均电容的比值。
在示例11中，根据示例1到10中的任一项所述的装置，包括：可操作的以提供一个或多个阈值的附加电路，其中，第二电路是可操作的以在已经被激活的第一电容器的数量处于由一个或多个阈值确立的范围之外时基于预定序列来激活和去激活第一电容器和第二电容器。
示例12提供了一种装置，包括：具有数字控制振荡器(DCO)的第一电路；具有用于以第一级别的粒度调谐DCO的一组第一电容器的第一电容器阵列；具有用于以大于第一级别的粒度的第二级别的粒度调谐DCO的一组第二电容器的第二电容器阵列；以及第二电路，所述第二电路是可操作的以基于预定序列来同步激活第二电容器并且去激活数量N个第一电容器，以及同步去激活第二电容器并且激活N个第一电容器。
在示例13中，根据示例12所述的装置，其中，该装置包括以下中的一个：基于电感器-电容器(LC)谐振回路的锁相环(PLL)时钟电路；以及延迟锁定环(DLL)时钟电路。
在示例14中，根据示例12到13中的任一项所述的装置，其中，该预定序列包括以下中的一个：delta-sigma调制序列或sigma-delta调制序列。
在示例15中，根据示例12到14中的任一项所述的装置，包括可操作的以确立数量N的附加电路，其中，数量N的初始值基于第二电容器的电容与第一电容器的平均电容的比值。
在示例16中，根据示例12到15中的任一项所述的装置，包括可操作的以提供一个或多个阈值的附加电路，其中，第二电路是可操作的以在已经被激活的第一电容器的数量处于由一个或多个阈值确立的范围之外时基于预定序列来激活和去激活第一电容器和第二电容器。
示例17提供了一种系统，其包括存储器、耦合到存储器的处理器、以及允许处理器与其他设备通信的无线接口，该处理器包括：具有数字控制振荡器(DCO)的第一电路；具有用于调谐DCO的一组第一电容器的第一电容器阵列；具有用于调谐DCO的第二电容器的第二电容器阵列，第二电容器的电容大于第一电容器的平均电容；以及第二电路，所述第二电路是可操作的以基于预定序列来同步激活第二电容器并且去激活数量N个第一电容器，以及同步去激活第二电容器并且激活N个第一电容器，其中，第一电容器阵列包括精细调谐电容器阵列。
在示例18中，根据示例17所述的系统，包括：第三电容器阵列，其中，第三电容器阵列包括粗略调谐电容器阵列；其中，装置包括以下中的一个：基于电感器-电容器(LC)谐振回路的锁相环(PLL)时钟电路；以及延迟锁定环(DLL)时钟电路；并且其中，预定序列包括以下中的一个：delta-sigma调制序列或sigma-delta调制序列。
在示例19中，根据示例17到18中的任一项所述的系统，包括：可操作的以确立数量N的附加电路，其中，数量N的初始值基于第二电容器的电容与第一电容器的平均电容的比值。
在示例20中，根据示例17到19中的任一项所述的系统，包括：可操作的以提供一个或多个阈值的附加电路，其中，第二电路是可操作的以在已经被激活的第一电容器的数量处于由一个或多个阈值确立的范围之外时基于预定序列来激活和去激活第一电容器和第二电容器。
示例21提供了一种方法，包括：提供具有振荡器的第一电路；提供具有用于调谐振荡器的一组第一电容器的第一电容器阵列；提供具有用于调谐振荡器的第二电容器的第二电容器阵列，第二电容器的电容大于第一电容器的平均电容；以及执行在去激活数量N个第一电容器的同时激活第二电容器和在激活N个第一电容器的同时去激活第二电容器的预定序列。
在示例22中，根据示例21所述的方法，其中，装置包括以下中的一个：基于电感器-电容器(LC)谐振回路的锁相环(PLL)时钟电路；以及延迟锁定环(DLL)时钟电路。
在示例23中，根据示例21到22中的任一项所述的方法，其中，振荡器包括数字控制振荡器(DCO)；其中，预定序列包括以下中的一个：delta-sigma调制序列或sigma-delta调制序列；并且其中，第一电容器阵列包括精细调谐电容器阵列。
在示例24中，根据示例23所述的方法，其中，第二电容器阵列包括粗略调谐电容器阵列，并且第二电容器与粗略调谐电容器阵列的最低有效位对应。
在示例25中，根据示例23到24中的任一项所述的方法，包括：提供第三电容器阵列，其中，第三电容器阵列包括粗略调谐电容器阵列。
在示例26中，根据示例21到25中的任一项所述的方法，包括：提供可操作的以确立数量N的第三电路，其中，数量N的初始值基于第二电容器的电容与第一电容器的平均电容电的比值。
在示例27中，根据示例21到26中的任一项所述的方法，包括：提供可操作的以提供一个或多个阈值的第四电路，其中，第二电路是可操作的以在已经被激活的第一电容器的数量处于由一个或多个阈值确立的范围之外时基于预定序列来激活和去激活第一电容器和第二电容器。
示例28提供了一种装置，所述装置包括：第一电路，所述第一电路具有分别耦合到多个自动频率选择(AFS)温度计代码位的多个第一数据输入、耦合到斜坡信号的多个第二数据输入、分别耦合到多个斜坡选择位的多个选择输入、以及分别耦合到多个控制信号位的多个输出；第二电路，所述第二电路具有分别耦合到多个AFS温度计代码位的多个数据输入、分别耦合到多个锁存的AFS温度计代码位的多个数据输出、以及耦合到斜坡使能位的多个使能输入；以及多个第三电路，所述多个第三电路用于分别基于相应的锁存的AFS温度计代码位和逻辑相邻的锁存的AFS温度计代码位来确立多个斜坡选择位的值。
在示例29中，根据示例28所述的装置，其中，在相应的斜坡选择位具有与当前正在被斜变的相应的AFS温度计代码位相对应的第一值时，第一电路选择第二数据输入；并且其中，在相应的斜坡选择位具有与当前未被斜变的相应的AFS温度计代码位相对应的第二值时，第一电路选择第一数据输入。
在示例30中，根据示例28到29中的任一项所述的装置，其中，第二电路包括相应的多个D锁存器。
在示例31中，根据示例28到30中的任一项所述的装置，其中，在AFS步降中，第三电路基于有效的相应锁存AFS温度计代码位和失效的相应下一较低的锁存AFS温度计代码位而分别确立多个斜坡选择位。
在示例32中，根据示例28到31中的任一项所述的装置，其中，在AFS步升中，第三电路基于失效的相应锁存AFS温度计代码位和有效的相应下一较高的锁存AFS温度计代码位而分别确立多个斜坡选择位。
示例33提供了一种装置，包括：多个第一电路，所述多个第一电路具有分别耦合到多个自动频率选择(AFS)温度计代码位的第一数据输入、耦合到斜坡信号的第二数据输入、分别耦合到多个斜坡选择位的选择输入、以及分别耦合到多个控制信号位的输出；多个第二电路，所述多个第二电路具有分别耦合到多个AFS温度计代码位的数据输入、分别耦合到多个锁存AFS温度计代码位的数据输出、以及耦合到斜坡使能位的多个使能输入；以及多个第三电路，所述多个第三电路用于基于相应的锁存AFS温度计代码位和逻辑相邻的锁存AFS温度计代码位来分别确立多个斜坡选择位的值，其中，第二电路包括相应的多个D锁存器。
在示例34中，根据示例33所述的装置，其中，在相应的斜坡选择位具有与当前正在被斜变的相应的AFS温度计代码位相对应的第一值时，第一电路选择第二数据输入；并且其中，在相应的斜坡选择位具有与当前未＝被斜变的相应的AFS温度计代码位相对应的第二值时，第一电路选择第一数据输入。
在示例35中，根据示例33到34中的任一项所述的装置，其中，在AFS步降中，第三电路基于有效的相应锁存AFS温度计代码位和失效的相应下一较低的锁存AFS温度计代码位而分别确立多个斜坡选择位。
在示例36中，根据示例33到35中的任一项所述的装置，其中，在AFS步升中，第三电路基于失效的相应锁存AFS温度计代码位和有效的相应下一较高的锁存AFS温度计代码位而分别确立多个斜坡选择位。
提供了将允许读者确定本技术公开的本质和主旨的摘要。以将摘要不用于限制权利要求的范围或含义的理解来提交摘要。以此方式将所附权利要求并入具体实施方式中，每个权利要求本身都代表单独的实施例。

Claims (21)

1.一种能够进行电容器交换的装置，所述装置包括：
具有振荡器的第一电路；
具有用于调谐所述振荡器的一组第一电容器的第一电容器阵列；
具有用于调谐所述振荡器的第二电容器的第二电容器阵列，所述第二电容器的电容大于所述第一电容器的平均电容；以及
第二电路，所述第二电路能够操作以基于预定序列来同步激活所述第二电容器并且去激活所述第一电容器中的数量N个第一电容器，以及同步去激活所述第二电容器并且激活所述N个第一电容器。
2.根据权利要求1所述的装置，
其中，所述装置包括基于电感器-电容器(LC)谐振回路的锁相环(PLL)时钟电路。
3.根据权利要求1所述的装置，
其中，所述装置包括延迟锁定环(DLL)时钟电路。
4.根据权利要求1所述的装置，
其中，所述振荡器包括数字控制振荡器(DCO)。
5.根据权利要求1所述的装置，
其中，所述预定序列包括以下中的一个：delta-sigma调制序列或sigma-delta调制序列。
6.根据权利要求1到5中的任一项所述的装置，
其中，所述第一电容器阵列包括精细调谐电容器阵列，
其中，所述第二电容器阵列包括粗略调谐电容器阵列，并且所述第二电容器与所述粗略调谐电容器阵列的最低有效位对应。
7.根据权利要求6所述的装置，包括：
第三电容器阵列，
其中，所述第三电容器阵列包括粗略调谐电容器阵列。
8.根据权利要求1所述的装置，包括：
能够操作以确立所述数量N的附加电路，其中，所述数量N的初始值基于所述第二电容器的所述电容与所述第一电容器的所述平均电容的比值。
9.根据权利要求1所述的装置，包括：
能够操作以提供一个或多个阈值的附加电路，
其中，所述第二电路能够操作以在已经被激活的所述第一电容器的数量处于由所述一个或多个阈值确立的范围之外时，基于所述预定序列来激活和去激活所述第一电容器和所述第二电容器。
10.一种系统，包括存储器、耦合到所述存储器的处理器、以及用于允许所述处理器与另一个设备通信的无线接口，所述处理器包括根据权利要求1到9中的任一项所述的装置。
11.一种用于电容器交换的方法，所述方法包括：
用具有一组第一电容器的第一电容器阵列调谐振荡器；
用具有第二电容器的第二电容器阵列调谐所述振荡器，所述第二电容器的电容大于所述第一电容器的平均电容；
同步激活所述第二电容器并且去激活所述第一电容器中的数量N个第一电容器；以及
基于所述预定序列来同步去激活所述第二电容器并且激活所述N个第一电容器。
12.根据权利要求11所述的方法，其中，所述预定序列包括以下中的一个：delta-sigma调制序列或sigma-delta调制序列。
13.根据权利要求11所述的方法，
其中，所述第一电容器阵列包括精细调谐电容器阵列；
其中，所述第二电容器阵列包括粗略调谐电容器阵列，并且所述第二电容器与所述粗略调谐电容器阵列的最低有效位对应。
14.根据权利要求11所述的方法，包括：
确立所述数量N，其中，所述数量N的初始值基于所述第二电容器的所述电容与所述第一电容器的所述平均电容的比值。
15.根据权利要求11所述的方法，包括：
提供一个或多个阈值，
在已经被激活的所述第一电容器的数量处于由所述一个或多个阈值确立的范围之外时，基于所述预定序列来激活和去激活所述第一电容器和所述第二电容器。
16.一种能够操作以交换电容器的装置，所述装置包括：
具有数字控制振荡器(DCO)的第一电路；
具有用于以第一级别的粒度调谐所述DCO的一组第一电容器的第一电容器阵列；
具有用于以大于所述第一级别的粒度的第二级别的粒度调谐所述DCO的一组第二电容器的第二电容器阵列；以及
第二电路，所述第二电路能够操作以基于预定序列来同步激活所述第二电容器并且去激活所述第一电容器中的数量N个第一电容器，以及同步去激活所述第二电容器并且激活所述N个第一电容器。
17.根据权利要求16所述的装置，
其中，所述装置包括以下中的一个：基于电感器-电容器(LC)谐振回路的锁相环(PLL)时钟电路；以及延迟锁定环(DLL)时钟电路。
18.根据权利要求16所述的装置，
其中，所述预定序列包括以下中的一个：delta-sigma调制序列或sigma-delta调制序列。
19.根据权利要求16所述的装置，
包括能够操作以确立所述数量N的附加电路。
其中，所述数量N的初始值基于所述第二电容器的电容与所述第一电容器的平均电容的比值。
20.根据权利要求16所述的装置，
包括能够操作以提供一个或多个阈值的附加电路，
其中，所述第二电路能够操作以在已经被激活的所述第一电容器的数量处于由所述一个或多个阈值确立的范围之外时，基于所述预定序列来激活和去激活所述第一电容器和所述第二电容器。
21.一种系统，包括存储器、耦合到所述存储器的处理器、以及用于允许所述处理器与另一个设备通信的无线接口，所述处理器包括根据权利要求16到20中的任一项所述的装置。
CN202011013045.4A 2019-12-27 2020-09-23 Pll电容器交换技术以及低抖动动态数字控制振荡器频带选择 Pending CN113054999A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/728,601 2019-12-27
US16/728,601 US10944411B1 (en) 2019-12-27 2019-12-27 PLL capacitor swap technique and low jitter dynamic Digital Controlled Oscillator band select

Publications (1)

Publication Number Publication Date
CN113054999A true CN113054999A (zh) 2021-06-29

Family

ID=74851817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011013045.4A Pending CN113054999A (zh) 2019-12-27 2020-09-23 Pll电容器交换技术以及低抖动动态数字控制振荡器频带选择

Country Status (4)

Country Link
US (1) US10944411B1 (zh)
CN (1) CN113054999A (zh)
DE (1) DE102020130173A1 (zh)
TW (1) TW202125982A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11533059B1 (en) * 2021-06-29 2022-12-20 Infineon Technologies Ag Frequency generation with dynamic switching between closed-loop operation and open-loop operation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779867B2 (en) * 2011-10-26 2014-07-15 Intel Mobile Communications GmbH Split varactor array with improved matching and varactor switching scheme
US9912320B2 (en) * 2016-06-13 2018-03-06 The Hong Kong University Of Science And Technology Exponentially scaling switched capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11533059B1 (en) * 2021-06-29 2022-12-20 Infineon Technologies Ag Frequency generation with dynamic switching between closed-loop operation and open-loop operation

Also Published As

Publication number Publication date
TW202125982A (zh) 2021-07-01
US10944411B1 (en) 2021-03-09
DE102020130173A1 (de) 2021-07-01

Similar Documents

Publication Publication Date Title
US11211935B2 (en) All-digital voltage monitor (ADVM) with single-cycle latency
US10707878B2 (en) Apparatus and system for digitally controlled oscillator
US11444532B2 (en) Non-linear clamp strength tuning method and apparatus
TW201405272A (zh) 有效整合的切換式電壓調節器
US11537375B2 (en) Digitally coordinated dynamically adaptable clock and voltage supply apparatus and method
US11277143B1 (en) Reference sampling Type-I fractional-N phase locked loop
US20220302918A1 (en) Apparatus and method to calibrate clock phase mismatches
US11205995B2 (en) Fast start-up crystal oscillator
CN113783570A (zh) 具有频率跟踪回路的耦合倍频器
CN114174951A (zh) 低功率时钟门电路
US20230018398A1 (en) Time-to-digital converter and comparator-based reference voltage generator
US20220083011A1 (en) Bipolar time-to-digital converter
US11909403B2 (en) Low power apparatus and method to multiply frequency of a clock
CN113054999A (zh) Pll电容器交换技术以及低抖动动态数字控制振荡器频带选择
WO2019182697A1 (en) Apparatus to improve lock time of a frequency locked loop
WO2019067262A1 (en) VOLTAGE REGULATOR COMPRISING SWITCHING FREQUENCY AUTO-OPTIMIZATION
CN113381748A (zh) 低功率单边缘触发触发器、以及借时间内部拼接触发器
CN113826326A (zh) 维持稳定计时的装置和方法
US20220393688A1 (en) Phase locked loop assisted fast start-up apparatus and method
US20160308538A1 (en) Phase-locked loop with lower power charge pump
US20230280979A1 (en) Entropy source and charge pump of a random number generator
US20240154526A1 (en) Maximum frequency adjustment control for a switched capacitor power converter
CN113093581A (zh) 双边沿触发mux-d扫描触发器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination