CN113033130A - 一种电子设计自动化的全阶段功能变更系统 - Google Patents

一种电子设计自动化的全阶段功能变更系统 Download PDF

Info

Publication number
CN113033130A
CN113033130A CN202110291075.XA CN202110291075A CN113033130A CN 113033130 A CN113033130 A CN 113033130A CN 202110291075 A CN202110291075 A CN 202110291075A CN 113033130 A CN113033130 A CN 113033130A
Authority
CN
China
Prior art keywords
function
logic
design
patch
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110291075.XA
Other languages
English (en)
Other versions
CN113033130B (zh
Inventor
魏星
刁屹
林德基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qijie Technology Shenzhen Co ltd
Original Assignee
Qijie Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qijie Technology Shenzhen Co ltd filed Critical Qijie Technology Shenzhen Co ltd
Priority to CN202110291075.XA priority Critical patent/CN113033130B/zh
Publication of CN113033130A publication Critical patent/CN113033130A/zh
Application granted granted Critical
Publication of CN113033130B publication Critical patent/CN113033130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种电子设计自动化的全阶段功能变更系统，光罩前遍历检验单元用于检索并验证IC设计的逻辑功能错误，且标记出逻辑功能错误的起始位置和结束位置；逻辑语言补丁生成单元用于自动生成用于修改逻辑功能错误的补丁且将补丁更替检验出的IC设计的逻辑功能错误；光罩后功能验证单元用于将对应IC设计的集成电路芯片划分为不同子模块，并且利用逆向反演推测模型计算子模块出错率并按顺序检验子模块的性能；布线变更单元用于建立IC设计与子模块的布线区域之间的对应关系，利用逻辑语言补丁生成单元更替IC设计的逻辑功能错误后更改对应布线区域内的电路设计；本发明通过增加补丁来变更网表逻辑功能或增加新逻辑功能，节省大量时间。

Description

一种电子设计自动化的全阶段功能变更系统
技术领域
本发明涉及芯片设计技术领域，具体涉及一种电子设计自动化的全阶段功能变更系统。
背景技术
电子设计自动化是指利用计算机辅助设计软件，例如CAD，来完成超大规模集成电路芯片的功能设计、综合、验证、物理设计(包括布局、布线、版图、设计规则检查等)等流程的设计方式，而功能变更指的是在电路设计过程的后期，通常是在布局和布线之后，甚至在流片后，需要针对网表的逻辑功能进行修正。这是因为整个电路设计周期较长，在已经完成电路功能设计进入到后期设计流程后，电路的功能会由于性能改善、新功能增加或错误修复等原因，需要再一次进行设计变更。
功能变更分为两种，一种是光罩流片前的功能变更，一种是光罩流片后的功能变更，两者的区别在于，前者晶体管和布线层都还没有开始做出光罩，此时可以在原来的逻辑电路内新增、删除或者更改逻辑功能，而后者晶体管层已经开始进行加工了，但是布线层还没有加工，尚且可以修改，所以只能通过功能变更更改现有的逻辑电路和逻辑功能，但是不能添加新的逻辑功能。
但是现有的功能变更系统大多通过手工修订或者重新合成网表以增加新的逻辑功能，因为那相当于又要从头开始重新设计，而重新完成一遍完整的设计流程会耗费大量的逻辑功能修改时间。
发明内容
本发明的目的在于提供一种电子设计自动化的全阶段功能变更系统，以解决现有技术中耗费大量的逻辑功能修改时间的技术问题。
为解决上述技术问题，本发明具体提供下述技术方案：
一种电子设计自动化的全阶段功能变更系统，包括：
光罩前遍历检验单元，用于检索并验证IC设计的逻辑功能错误，且标记出逻辑功能错误的起始位置和结束位置；
逻辑语言补丁生成单元，用于自动生成用于修改逻辑功能错误的补丁且将补丁更替检验出的IC设计的逻辑功能错误；
光罩后功能验证单元，用于将对应IC设计的集成电路芯片划分为不同子模块，并且利用逆向反演推测模型计算涉及到集成电路芯片错误数据的子模块出错率，并按照出错率顺序检验所述子模块的性能；
布线变更单元，用于建立IC设计与子模块的布线区域之间的对应关系，利用所述逻辑语言补丁生成单元更替IC设计的逻辑功能错误后更改对应布线区域内的电路设计。
作为本发明的一种优选方案，所述IC设计通过电子设计自动化完成对集成电路芯片的功能设计和物理设计，所述光罩前遍历检验单元用于检索验证所述IC设计中的电路逻辑功能并查找出所述IC设计中的电路逻辑功能的逻辑功能错误。
作为本发明的一种优选方案，所述光罩前遍历检验单元将所述IC设计中的电路逻辑功能划分为不同的功能区块，且识别并标记每个功能区块的逻辑因子，所述光罩前遍历检验单元将每个功能区块的输出数据与对应功能区块的标准数据进行对比，且在每个功能区块的输出数据与对应功能区块的标准数据不匹配时，标记所述功能区块的逻辑因子的起始位置和结束位置。
作为本发明的一种优选方案，所述逻辑语言补丁生成单元用于生成补丁网表，且所述逻辑语言补丁生成单元根据出现错误的所述功能区块和对应的逻辑因子在所述补丁网表内找到对应的补丁，且计算每个所述功能区块的输出数据与对应功能区块的标准数据的差值比例，并且调整所述逻辑因子匹配的补丁运算公式以使得输出数据与标准数据相同。
作为本发明的一种优选方案，所述逻辑语言补丁生成单元将调整运算公式的补丁作为备用数据保存在所述补丁网表中原始的补丁所在位置，以方便将备用数据的补丁直接使用且提高所述补丁的多样性。
作为本发明的一种优选方案，所述光罩后功能验证单元用于检验将IC设计光罩后的所述集成电路芯片的输出功能，所述光罩后功能验证单元将集成电路芯片划分为多个对应不同功能区块的子模块，所述光罩后功能验证单元先检验所述集成电路芯片的总输出功能，并且根据总输出功能和逆向反演推测模型推导出每个所述子模块的出错率，所述光罩后功能验证单元按照出错率从大到小的顺序依次对所述子模块进行检验；
所述逆向反演推测模型将所述集成电路芯片的总输出功能分为若干个种类并创建总输出功能与出现逻辑功能错误的子模块之间的对应关系，且将出现逻辑功能错误的子模块按照出错率顺序排列。
作为本发明的一种优选方案，所述光罩后功能验证单元根据总输出功能在所述逆向反演推测模型的所属种类，依次对出错率顺序排列的子模块进行性能检验，直至发现出现逻辑功能错误的子模块。
作为本发明的一种优选方案，所述逆向反演推测模型通过深度学习功能记录每个所述总输出功能对应的所述子模块出错率，且所述逆向反演推测模型根据所述光罩后功能验证单元的检验结果实时更新所述逆向反演推测模型的总输出功能所属种类对应的所述子模块的出错率大小和排列顺序。
作为本发明的一种优选方案，所述光罩后功能验证单元验证出现逻辑功能错误的所述子模块后，根据所述子模块与所述功能区块之间的对应关系查找并标记所述电路逻辑功能的逻辑功能错误，并利用所述逻辑语言补丁生成单元重新更替IC设计的逻辑功能错误。
作为本发明的一种优选方案，所述布线变更单元利用所述逻辑语言补丁生成单元更替IC设计的逻辑功能错误时标记更改的逻辑因子，并根据逻辑因子在所述子模块的位置确定所述逻辑因子在布线区域之间的对应关系，以确定所述集成电路芯片上需要更改布线的细化位置，并直接更改所述布线区域内细化位置的电路设计。
本发明与现有技术相比较具有如下有益效果：
本发明在IC设计的光罩前和光罩后对IC设计的逻辑功能进行全方面的功能检测工作，从而保证集成电路芯片的质量，且本实施方式检测出逻辑功能缺陷时，通过在局部增加补丁的方式修改已经设计完毕的电路逻辑功能，从而避免重新合成网表以更改设计完毕的逻辑功能，因此本实施方式通过增加一个网表补丁来变更网表逻辑功能或增加新逻辑功能，为IC生产项目节省大量时间。
附图说明
为了更清楚地说明本发明的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。
图1为本发明实施例提供全阶段功能变更系统的结构框图。
图中的标号分别表示如下：
1-光罩前遍历检验单元；2-逻辑语言补丁生成单元；3-光罩后功能验证单元；4-布线变更单元。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明提供了一种电子设计自动化的全阶段功能变更系统，本实施方式在IC设计的光罩前和光罩后对IC设计的逻辑功能进行全方面的功能检测工作，从而保证集成电路芯片的质量，且本实施方式检测出逻辑功能缺陷时，通过在局部增加补丁的方式修改已经设计完毕的电路逻辑功能，从而避免重新合成网表以更改设计完毕的逻辑功能，因此本实施方式通过增加一个网表补丁来变更网表逻辑功能或增加新逻辑功能，为IC生产项目节省大量时间。
具体包括光罩前遍历检验单元1、逻辑语言补丁生成单元2、光罩后功能验证单元3和布线变更单元4。
其中，光罩前遍历检验单元1用于检索并验证IC设计的逻辑功能错误，且标记出逻辑功能错误的起始位置和结束位置。
逻辑语言补丁生成单元2用于自动生成用于修改逻辑功能错误的补丁且将补丁更替检验出的IC设计的逻辑功能错误。
光罩后功能验证单元3用于将对应IC设计的集成电路芯片划分为不同子模块，并且利用逆向反演推测模型计算涉及到集成电路芯片错误数据的子模块出错率，并按照出错率顺序检验子模块的性能。
布线变更单元4用于建立IC设计与子模块的布线区域之间的对应关系，利用逻辑语言补丁生成单元1更替IC设计的逻辑功能错误后更改对应布线区域内的电路设计。
需要补充说明的是，一般情况下，一个集成电路芯片的生产流程包括IC设计、IC生产和IC封装，IC设计过程包括参数规格设计、RTL设计、综合功能验证、布线设计和光罩操作，本实施方式利用光罩前遍历检验单元1和光罩后功能验证单元3实现对集成电路芯片的逻辑功能验证操作。
尤其的，光罩前遍历检验单元1在对集成电路芯片的逻辑功能进行变更时，由于晶体管和布线层都还没有开始做出光罩，此时对更改的复杂度没有严格的限制，而光罩后功能验证单元3对集成电路芯片的逻辑功能进行变更时，晶体管层已经开始进行加工，因此不可以增加新的逻辑功能，尽可以修改光罩前遍历检验单元1后的电路逻辑。
也就是说，本实施方式对集成电路芯片的功能变更分为两个部分，其中上部分为光罩前的逻辑功能更改、逻辑功能新增与删除，下部分在光罩后，在上部分修改后的电路逻辑功能基础上进行二次更改。
其中，对光罩前的逻辑功能更改、逻辑功能新增与删除的具体实现方式如下：
IC设计通过电子设计自动化完成对集成电路芯片的功能设计和物理设计，光罩前遍历检验单元1用于检索验证IC设计中的电路逻辑功能并查找出IC设计中的电路逻辑功能的逻辑功能错误。
光罩前遍历检验单元1将IC设计中的电路逻辑功能划分为不同的功能区块，且识别并标记每个功能区块的逻辑因子，光罩前遍历检验单元1将每个功能区块的输出数据与对应功能区块的标准数据进行对比，且在每个功能区块的输出数据与对应功能区块的标准数据不匹配时，标记功能区块的逻辑因子的起始位置和结束位置。
述逻辑语言补丁生成单元2用于生成补丁网表，且所述逻辑语言补丁生成单元2根据出现错误的所述功能区块和对应的逻辑因子在所述补丁网表内找到对应的补丁，且计算每个所述功能区块的输出数据与对应功能区块的标准数据的差值比例，并且调整所述逻辑因子匹配的补丁运算公式以使得输出数据与标准数据相同。
所述逻辑语言补丁生成单元2将调整运算公式的补丁作为备用数据保存在所述补丁网表中原始的补丁所在位置，以方便将备用数据的补丁直接使用且提高所述补丁的多样性。。
因此本实施方式通过在局部增加补丁的方式修改已经设计完毕的电路逻辑功能，可以有效提高功能变更的效率和成功率，避免重新光罩造成的经济损失或者重新设计造成的产品周期延误。
光罩后，在上部分修改后的电路逻辑功能基础上进行二次更改的具体实现方式如下：
光罩后功能验证单元3用于检验将IC设计光罩后的集成电路芯片的输出功能，光罩后功能验证单元3将集成电路芯片划分为多个对应不同功能区块的子模块，光罩后功能验证单元3先检验集成电路芯片的总输出功能，并且根据总输出功能和逆向反演推测模型推导出每个子模块的出错率，光罩后功能验证单元按照出错率从大到小的顺序依次对子模块进行检验；
逆向反演推测模型将集成电路芯片的总输出功能分为若干个种类并创建总输出功能与出现逻辑功能错误的子模块之间的对应关系，且将出现逻辑功能错误的子模块按照出错率顺序排列。
光罩后功能验证单元3根据总输出功能在逆向反演推测模型的所属种类，依次对出错率顺序排列的子模块进行性能检验，直至发现出现逻辑功能错误的子模块。
逆向反演推测模型通过深度学习功能记录每个总输出功能对应的子模块出错率，且逆向反演推测模型根据光罩后功能验证单元的检验结果实时更新逆向反演推测模型的总输出功能所属种类对应的子模块的出错率大小和排列顺序。
由于集成电路芯片的体积小，且布线密集，因此对集成电路芯片的功能检验复杂，而本实施方式区别于现有技术中对集成电路芯片每个子模块的功能检验来进行逻辑修改的功能，将集成电路芯片的总输出数据进行缺陷划分，并且对应查找可能出现错误的子模块，并对可能出现错误的子模块出错率进行从大到小的排序，利用排除法依次查找准确出现错误的子模块，并对子模块进行逻辑功能更改，从而避免对所有子模块的无序检验工作，提高了对集成电路芯片的功能更改效率，降低了对集成电路芯片的功能更改难度。
另外，本实施方式的逆向反演推测模型通过深度学习可以不断的细化集成电路芯片的总输出数据分类，以及每一个分类对应的子模块出错率，因此，形成一个验错系统以方便后期的芯片逻辑功能更改操作。
光罩后功能验证单元3验证出现逻辑功能错误的子模块后，根据子模块与功能区块之间的对应关系查找并标记电路逻辑功能的逻辑功能错误，并利用逻辑语言补丁生成单元2重新更替IC设计的逻辑功能错误。
布线变更单元4利用逻辑语言补丁生成单元2更替IC设计的逻辑功能错误时标记更改的逻辑因子，并根据逻辑因子在子模块的位置确定逻辑因子在布线区域之间的对应关系，以确定集成电路芯片上需要更改布线的细化位置，并直接更改布线区域内细化位置的电路设计，来实现光罩更改线路追踪。
因此本实施方式的全阶段功能变更系统适用于光罩流片前和光罩流片后的芯片逻辑功能修正，从而保证集成电路芯片的质量，且本实施方式检测出逻辑功能缺陷时，通过在局部增加补丁的方式修改已经设计完毕的电路逻辑功能，从而避免重新合成网表以更改设计完毕的逻辑功能，因此本实施方式通过增加一个网表补丁来变更网表逻辑功能或增加新逻辑功能，为IC生产项目节省大量时间。
以上实施例仅为本申请的示例性实施例，不用于限制本申请，本申请的保护范围由权利要求书限定。本领域技术人员可以在本申请的实质和保护范围内，对本申请做出各种修改或等同替换，这种修改或等同替换也应视为落在本申请的保护范围内。

Claims (10)

1.一种电子设计自动化的全阶段功能变更系统，其特征在于，包括：
光罩前遍历检验单元(1)，用于检索并验证IC设计的逻辑功能错误，且标记出逻辑功能错误的起始位置和结束位置；
逻辑语言补丁生成单元(2)，用于自动生成用于修改逻辑功能错误的补丁且将补丁更替检验出的IC设计的逻辑功能错误位置；
光罩后功能验证单元(3)，用于将对应IC设计的集成电路芯片划分为不同子模块，并且利用逆向反演推测模型计算涉及到集成电路芯片错误数据的子模块出错率，并按照出错率顺序检验所述子模块的性能；
布线变更单元(4)，用于建立IC设计与子模块的布线区域之间的对应关系，利用所述逻辑语言补丁生成单元(1)更替IC设计的逻辑功能错误后更改对应布线区域内的电路设计。
2.根据权利要求1所述的一种电子设计自动化的全阶段功能变更系统，其特征在于：所述IC设计通过电子设计自动化完成对集成电路芯片的功能设计和物理设计，所述光罩前遍历检验单元(1)用于检索验证所述IC设计中的电路逻辑功能并查找出所述IC设计中的电路逻辑功能的逻辑功能错误。
3.根据权利要求2所述的一种电子设计自动化的全阶段功能变更系统，其特征在于：所述光罩前遍历检验单元(1)将所述IC设计中的电路逻辑功能划分为不同的功能区块，且识别并标记每个功能区块的逻辑因子，所述光罩前遍历检验单元(1)将每个功能区块的输出数据与对应功能区块的标准数据进行对比，且在每个功能区块的输出数据与对应功能区块的标准数据不匹配时，标记所述功能区块的逻辑因子的起始位置和结束位置。
4.根据权利要求3所述的一种电子设计自动化的全阶段功能变更系统，其特征在于：所述逻辑语言补丁生成单元(2)用于生成补丁网表，且所述逻辑语言补丁生成单元(2)根据出现错误的所述功能区块和对应的逻辑因子在所述补丁网表内找到对应的补丁，且计算每个所述功能区块的输出数据与对应功能区块的标准数据的差值比例，并且调整所述逻辑因子匹配的补丁运算公式以使得输出数据与标准数据相同。
5.根据权利要求4所述的一种电子设计自动化的全阶段功能变更系统，其特征在于：所述逻辑语言补丁生成单元(2)将调整运算公式的补丁作为备用数据保存在所述补丁网表中原始的补丁所在位置，以方便将备用数据的补丁直接使用且提高所述补丁的多样性。
6.根据权利要求2所述的一种电子设计自动化的全阶段功能变更系统，其特征在于：所述光罩后功能验证单元(3)用于检验将IC设计光罩后的所述集成电路芯片的输出功能，所述光罩后功能验证单元(3)将集成电路芯片划分为多个对应不同功能区块的子模块，所述光罩后功能验证单元(3)先检验所述集成电路芯片的总输出功能，并且根据总输出功能和逆向反演推测模型推导出每个所述子模块的出错率，所述光罩后功能验证单元按照出错率从大到小的顺序依次对所述子模块进行检验；
所述逆向反演推测模型将所述集成电路芯片的总输出功能分为若干个种类并创建总输出功能与出现逻辑功能错误的子模块之间的对应关系，且将出现逻辑功能错误的子模块按照出错率顺序排列，建立关于总输出功能与逻辑功能错误的子模块的逻辑网表。
7.根据权利要求6所述的一种电子设计自动化的全阶段功能变更系统，其特征在于：所述光罩后功能验证单元(3)根据总输出功能在所述逆向反演推测模型的所属种类，依次对出错率顺序排列的子模块进行性能检验，直至发现出现逻辑功能错误的子模块。
8.根据权利要求7所述的一种电子设计自动化的全阶段功能变更系统，其特征在于：所述逆向反演推测模型通过深度学习功能记录每个所述总输出功能对应的所述子模块出错率，且所述逆向反演推测模型根据所述光罩后功能验证单元的检验结果实时更新逻辑网表中所述逆向反演推测模型的总输出功能所属种类对应的所述子模块的出错率大小和排列顺序。
9.据权利要求6所述的一种电子设计自动化的全阶段功能变更系统，其特征在于：所述光罩后功能验证单元(3)验证出现逻辑功能错误的所述子模块后，根据所述子模块与所述功能区块之间的对应关系查找并标记所述电路逻辑功能的逻辑功能错误，并利用所述逻辑语言补丁生成单元(2)重新更替IC设计的逻辑功能错误。
10.据权利要求9述的一种电子设计自动化的全阶段功能变更系统，其特征在于：所述布线变更单元(4)利用所述逻辑语言补丁生成单元(2)更替IC设计的逻辑功能错误时标记更改的逻辑因子，并根据逻辑因子在所述子模块的位置确定所述逻辑因子在布线区域之间的对应关系，以确定所述集成电路芯片上需要更改布线的细化位置，并直接更改所述布线区域内细化位置的电路设计。
CN202110291075.XA 2021-03-18 2021-03-18 一种电子设计自动化的全阶段功能变更系统 Active CN113033130B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110291075.XA CN113033130B (zh) 2021-03-18 2021-03-18 一种电子设计自动化的全阶段功能变更系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110291075.XA CN113033130B (zh) 2021-03-18 2021-03-18 一种电子设计自动化的全阶段功能变更系统

Publications (2)

Publication Number Publication Date
CN113033130A true CN113033130A (zh) 2021-06-25
CN113033130B CN113033130B (zh) 2021-09-14

Family

ID=76472344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110291075.XA Active CN113033130B (zh) 2021-03-18 2021-03-18 一种电子设计自动化的全阶段功能变更系统

Country Status (1)

Country Link
CN (1) CN113033130B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050034095A1 (en) * 2003-08-05 2005-02-10 Bae Systems Method for providing a cell-based ASIC device with multiple power supply voltages
EP2310967A4 (en) * 2008-06-10 2012-05-30 Oasis Tooling Inc METHOD AND DEVICES FOR THE INDEPENDENT EVALUATION OF CELL INTEGRITY, CHANGES AND ORIGIN OF THE CHIP DESIGN TO THE PRODUCTION PROCESS
EP3168746A1 (en) * 2015-11-11 2017-05-17 Imagination Technologies Limited Hardware monitor to verify memory units
CN106997408A (zh) * 2016-01-22 2017-08-01 奇捷科技股份有限公司 电路验证
CN106997441A (zh) * 2016-01-22 2017-08-01 吴有亮 自动检测与清除集成电路设计中功能性木马的方法和装置
CN107783877A (zh) * 2017-09-20 2018-03-09 天津大学 基于变异分析的硬件木马有效激活的测试向量生成方法
CN109241789A (zh) * 2018-07-19 2019-01-18 上海集成电路研发中心有限公司 一种芯片标识方法
US20190138682A1 (en) * 2017-11-07 2019-05-09 Qualcomm Incorporated Engineering change order (eco) cell architecture and implementation
US20200228351A1 (en) * 2011-03-11 2020-07-16 Emsycon Gmbh Tamper-protected hardware and method for using same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050034095A1 (en) * 2003-08-05 2005-02-10 Bae Systems Method for providing a cell-based ASIC device with multiple power supply voltages
EP2310967A4 (en) * 2008-06-10 2012-05-30 Oasis Tooling Inc METHOD AND DEVICES FOR THE INDEPENDENT EVALUATION OF CELL INTEGRITY, CHANGES AND ORIGIN OF THE CHIP DESIGN TO THE PRODUCTION PROCESS
US20200228351A1 (en) * 2011-03-11 2020-07-16 Emsycon Gmbh Tamper-protected hardware and method for using same
EP3168746A1 (en) * 2015-11-11 2017-05-17 Imagination Technologies Limited Hardware monitor to verify memory units
CN106997408A (zh) * 2016-01-22 2017-08-01 奇捷科技股份有限公司 电路验证
CN106997441A (zh) * 2016-01-22 2017-08-01 吴有亮 自动检测与清除集成电路设计中功能性木马的方法和装置
CN107783877A (zh) * 2017-09-20 2018-03-09 天津大学 基于变异分析的硬件木马有效激活的测试向量生成方法
US20190138682A1 (en) * 2017-11-07 2019-05-09 Qualcomm Incorporated Engineering change order (eco) cell architecture and implementation
CN109241789A (zh) * 2018-07-19 2019-01-18 上海集成电路研发中心有限公司 一种芯片标识方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MUHAMMAD YASIN: "Removal Attacks on Logic Locking and Camouflaging Techniques", 《JOURNAL OF LATEX CLASS FILES》 *
XING WEI: "Delete and Correct (DaC): an atomic logic operation for removing any unwanted wire", 《2014 27TH INTERNATIONAL CONFERENCE ON VLSI DESIGN AND 2014 13TH INTERNATIONAL CONFERENCE ON EMBEDDED SYSTEMS》 *
XING WEI: "To Detect, Locate, and Mask Hardware Trojans in Digital Circuits by", 《IEEE》 *

Also Published As

Publication number Publication date
CN113033130B (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
CN107533577B (zh) 使用电路模板的生成和实例化的集成电路设计
WO2022266906A1 (zh) 一种集成电路的版图生成方法及装置
Williams STICKS-A graphical compiler for high level LSl design
US7263678B2 (en) Method of identifying floorplan problems in an integrated circuit layout
US20080115102A1 (en) System and method for automatic elimination of connectivity mismatches during construction of a mask layout block, maintaining process design rule correctness
US20080222595A1 (en) Method of engineering change to semiconductor circuit executable in computer system
US11176306B2 (en) Methods and systems to perform automated Integrated Fan-Out wafer level package routing
CN114742001A (zh) 一种基于多fpga的系统静态时序分析方法
US11651131B2 (en) Glitch source identification and ranking
US20220075920A1 (en) Automated Debug of Falsified Power-Aware Formal Properties using Static Checker Results
US7340697B2 (en) Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies
JPH1092938A (ja) レイアウト方法、レイアウト装置、及び、データベース
Tang et al. Multi-patch generation for multi-error logic rectification by interpolation with cofactor reduction
CN113033130B (zh) 一种电子设计自动化的全阶段功能变更系统
US11763056B2 (en) Method and system for custom model definition of analog defects in an integrated circuit
US10896283B1 (en) Noise-based optimization for integrated circuit design
US8127264B2 (en) Methods for designing integrated circuits employing context-sensitive and progressive rules and an apparatus employing one of the methods
Yan An improved optimal algorithm for bubble-sorting-based non-Manhattan channel routing
US11836433B2 (en) Memory instance reconfiguration using super leaf cells
US20150012901A1 (en) Fixed-outline floorplanning approach for mixed-size modules
US11222155B1 (en) Method and apparatus for reducing pessimism of graph based static timing analysis
CN110489814B (zh) 一种通过在代码中提取数据流辅助芯片布局规划的方法
CN108038312B (zh) 集成电路半定制后端设计时序预算方法
US11586799B1 (en) Systems and methods of eliminating connectivity mismatches in a mask layout block
Prautsch et al. Explicit feature and edge insertion for improved analog layout generators in advanced semiconductor technologies

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant