CN113031975A - 一种多镜像共用存储芯片的方法、装置及服务器 - Google Patents
一种多镜像共用存储芯片的方法、装置及服务器 Download PDFInfo
- Publication number
- CN113031975A CN113031975A CN202110315482.XA CN202110315482A CN113031975A CN 113031975 A CN113031975 A CN 113031975A CN 202110315482 A CN202110315482 A CN 202110315482A CN 113031975 A CN113031975 A CN 113031975A
- Authority
- CN
- China
- Prior art keywords
- image
- controller
- mirror
- bmc
- images
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
- G06F8/63—Image based installation; Cloning; Build to order
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Image Processing (AREA)
Abstract
本发明公开了一种多镜像共用存储芯片的方法、装置及服务器，预先将有功能配合关系的多个镜像集成为一个目标镜像；确定预存储至同一存储芯片的目标镜像中多个镜像在同一存储芯片的镜像地址；将目标镜像存储至同一存储芯片，并按照目标镜像中多个镜像的加载顺序将存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从存储芯片中加载所需镜像。可见，本申请实现将有功能配合关系的多个镜像存储至同一存储芯片，在工厂生产过程中可一次性烧录并刷新有功能配合关系的多个镜像，提高了生产效率，且用户一次性更新的是有功能配合关系的多个镜像，避免了因单独升级带来的需多个镜像相互配合的功能缺失的问题。
Description
技术领域
本发明涉及服务器领域，特别是涉及一种多镜像共用存储芯片的方法、装置及服务器。
背景技术
目前，在AMD(超威半导体)平台的服务器产品上，BMC(Baseboard ManagementController，基板管理控制器)镜像和BIOS(Basic Input Output System，基本输入输出系统)镜像分别存储于不同的存储芯片中。而在工厂生产过程中，需对每个用于存储镜像的存储芯片均进行镜像烧录并刷新的操作，较为耗时，导致生产效率降低；而且，服务器中有需要BIOS和BMC配合才能实现的功能，这些会在BIOS和BMC的发布说明中注明，但是用户通常会忽略这些东西，往往只会单独更新其中一个，导致需要BIOS和BMC配合才能实现的功能缺失，出现一些兼容性问题。
因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种多镜像共用存储芯片的方法、装置及服务器，实现将有功能配合关系的多个镜像存储至同一存储芯片，在工厂生产过程中可一次性烧录并刷新有功能配合关系的多个镜像，提高了生产效率，且用户一次性更新的是有功能配合关系的多个镜像，避免了因单独升级带来的需多个镜像相互配合的功能缺失的问题。
为解决上述技术问题，本发明提供了一种多镜像共用存储芯片的方法，包括：
预先将有功能配合关系的多个镜像集成为一个目标镜像；
确定预存储至同一存储芯片的目标镜像中多个镜像在同一存储芯片的镜像地址；
将所述目标镜像存储至同一存储芯片，并按照所述目标镜像中多个镜像的加载顺序将所述存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从所述存储芯片中加载所需镜像。
优选地，加载顺序在第N位的镜像对应的镜像地址中预留有指示地址，所述指示地址对应的存储空间用于存储加载顺序在第N+1位的镜像的起始地址；加载顺序在第1位的镜像的起始地址为所在存储芯片的芯片起始地址；N为正整数。
优选地，按照所述目标镜像中多个镜像的加载顺序将所述存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从所述存储芯片中加载所需镜像的过程，包括：
将所述存储芯片的控制权优先交给用于加载加载顺序在第1位的镜像的第一控制器，以供所述第一控制器从所述存储芯片的芯片起始地址开始加载所述加载顺序在第1位的镜像；
待加载顺序在第N位的镜像被加载完成后，将所述存储芯片的控制权移交至用于加载加载顺序在第N+1位的镜像的第N+1控制器，以供所述第N+1控制器从所述加载顺序在第N位的镜像对应的指示地址所存储的起始地址对应的存储位置开始加载所述加载顺序在第N+1位的镜像，直至所述目标镜像中多个镜像加载完成。
优选地，所述目标镜像中多个镜像包括BIOS镜像和BMC镜像；其中，所述BMC镜像的加载顺序在所述BIOS镜像之前；
则按照所述目标镜像中多个镜像的加载顺序将所述存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从所述存储芯片中加载所需镜像的过程，包括：
将所述存储芯片的控制权优先交给BMC控制器，以供所述BMC控制器在上电后从所述存储芯片的芯片起始地址开始加载所述BMC镜像；
待所述BMC控制器加载完所述BMC镜像且初始化完成后，将所述存储芯片的控制权移交至AMD处理器，以供所述AMD处理器在电源按键按下后从所述BMC镜像对应的指示地址所存储的起始地址对应的存储位置开始加载所述BIOS镜像，直至所述BIOS镜像被加载完成。
优选地，按照所述目标镜像中多个镜像的加载顺序将所述存储芯片的控制权依次交给各控制器的过程，包括：
按照所述目标镜像中多个镜像的加载顺序，通过控制连接在各控制器和所述存储芯片之间的多路复用器的连通情况，将所述存储芯片的控制权依次交给各控制器。
为解决上述技术问题，本发明还提供了一种多镜像共用存储芯片的装置，包括：
存储有目标镜像的存储芯片；其中，所述目标镜像由有功能配合关系的多个镜像集成；
分别与所述存储芯片和多个控制器连接的控制电路，用于按照所述目标镜像中多个镜像的加载顺序将所述存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像在所述存储芯片的镜像地址，从所述存储芯片中加载所需镜像。
优选地，加载顺序在第N位的镜像对应的镜像地址中预留有指示地址，所述指示地址对应的存储空间用于存储加载顺序在第N+1位的镜像的起始地址；加载顺序在第1位的镜像的起始地址为所在存储芯片的芯片起始地址；N为正整数。
优选地，所述目标镜像中多个镜像包括BIOS镜像和BMC镜像；多个控制器包括BMC控制器和AMD处理器；其中，所述BMC镜像的加载顺序在所述BIOS镜像之前；
则所述控制电路具体用于：
将所述存储芯片的控制权优先交给BMC控制器，以供所述BMC控制器在上电后从所述存储芯片的芯片起始地址开始加载所述BMC镜像；
待所述BMC控制器加载完所述BMC镜像且初始化完成后，将所述存储芯片的控制权移交至AMD处理器，以供所述AMD处理器在电源按键按下后从所述BMC镜像对应的指示地址所存储的起始地址对应的存储位置开始加载所述BIOS镜像，直至所述BIOS镜像被加载完成。
优选地，所述控制电路包括：
分别与BMC控制器、AMD处理器及所述存储芯片连接的多路复用器；其中，所述多路复用器默认连通所述BMC控制器和所述存储芯片，以将所述存储芯片的控制权优先交给所述BMC控制器；
与所述多路复用器连接的MUX控制器，用于待所述BMC控制器加载完所述BMC镜像且初始化完成后，控制所述多路复用器连通所述AMD处理器和所述存储芯片，以将所述存储芯片的控制权移交至所述AMD处理器。
为解决上述技术问题，本发明还提供了一种服务器，包括加载镜像的控制器及上述任一种多镜像共用存储芯片的装置。
本发明提供了一种多镜像共用存储芯片的方法，预先将有功能配合关系的多个镜像集成为一个目标镜像；确定预存储至同一存储芯片的目标镜像中多个镜像在同一存储芯片的镜像地址；将目标镜像存储至同一存储芯片，并按照目标镜像中多个镜像的加载顺序将存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从存储芯片中加载所需镜像。可见，本申请实现将有功能配合关系的多个镜像存储至同一存储芯片，在工厂生产过程中可一次性烧录并刷新有功能配合关系的多个镜像，提高了生产效率，且用户一次性更新的是有功能配合关系的多个镜像，避免了因单独升级带来的需多个镜像相互配合的功能缺失的问题。
本发明还提供了一种多镜像共用存储芯片的装置及服务器，与上述共用方法具有相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种多镜像共用存储芯片的方法的流程图；
图2为本发明实施例提供的一种多镜像共用存储芯片的装置的结构示意图；
图3为本发明实施例提供的一种多镜像共用存储芯片的装置的具体结构示意图。
具体实施方式
本发明的核心是提供一种多镜像共用存储芯片的方法、装置及服务器，实现将有功能配合关系的多个镜像存储至同一存储芯片，在工厂生产过程中可一次性烧录并刷新有功能配合关系的多个镜像，提高了生产效率，且用户一次性更新的是有功能配合关系的多个镜像，避免了因单独升级带来的需多个镜像相互配合的功能缺失的问题。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明实施例提供的一种多镜像共用存储芯片的方法的流程图。
该多镜像共用存储芯片的方法包括：
步骤S1：预先将有功能配合关系的多个镜像集成为一个目标镜像。
具体地，本申请提前将有功能配合关系的多个镜像集成为一个镜像(称为目标镜像)，比如，BMC镜像和BIOS镜像有功能配合关系，即有些功能需要BIOS和BMC配合才能实现，则将BMC镜像和BIOS镜像集成为一个镜像，具体可通过BIOS调整编译指令，将BMC镜像和BIOS镜像集成为一个镜像。
步骤S2：确定预存储至同一存储芯片的目标镜像中多个镜像在同一存储芯片的镜像地址。
具体地，目标镜像预存储至同一存储芯片中，本申请需提前确定目标镜像中多个镜像在同一存储芯片的镜像地址，以供后续加载镜像的各控制器从存储芯片中加载所需镜像。
步骤S3：将目标镜像存储至同一存储芯片，并按照目标镜像中多个镜像的加载顺序将存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从存储芯片中加载所需镜像。
具体地，本申请将目标镜像存储至同一存储芯片，则在工厂生产过程中可一次性烧录并刷新有功能配合关系的多个镜像，提高了生产效率，且用户一次性更新的是有功能配合关系的多个镜像，避免了因单独升级带来的需多个镜像相互配合的功能缺失的问题。
基于此，本申请需按照目标镜像中多个镜像的加载顺序将存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从存储芯片中加载所需镜像。
本发明提供了一种多镜像共用存储芯片的方法，预先将有功能配合关系的多个镜像集成为一个目标镜像；确定预存储至同一存储芯片的目标镜像中多个镜像在同一存储芯片的镜像地址；将目标镜像存储至同一存储芯片，并按照目标镜像中多个镜像的加载顺序将存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从存储芯片中加载所需镜像。可见，本申请实现将有功能配合关系的多个镜像存储至同一存储芯片，在工厂生产过程中可一次性烧录并刷新有功能配合关系的多个镜像，提高了生产效率，且用户一次性更新的是有功能配合关系的多个镜像，避免了因单独升级带来的需多个镜像相互配合的功能缺失的问题。
在上述实施例的基础上：
作为一种可选的实施例，加载顺序在第N位的镜像对应的镜像地址中预留有指示地址，指示地址对应的存储空间用于存储加载顺序在第N+1位的镜像的起始地址；加载顺序在第1位的镜像的起始地址为所在存储芯片的芯片起始地址；N为正整数。
具体地，本申请将有功能配合关系的多个镜像按照多个镜像的加载顺序集成为一个镜像(称为目标镜像)，则加载顺序在前的镜像在存储芯片的镜像地址在前，加载顺序在第1位的镜像的起始地址为所在存储芯片的芯片起始地址。
另外，加载顺序在第N位的镜像对应的镜像地址中预留有指示地址，指示地址对应的存储空间用于存储加载顺序在第N+1位的镜像的起始地址，则用于加载加载顺序在第N+1位的镜像的控制器可从加载顺序在第N位的镜像对应的指示地址中获取加载顺序在第N+1位的镜像的起始地址，以从加载顺序在第N+1位的镜像的起始地址对应的存储位置开始加载加载顺序在第N+1位的镜像。
作为一种可选的实施例，按照目标镜像中多个镜像的加载顺序将存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从存储芯片中加载所需镜像的过程，包括：
将存储芯片的控制权优先交给用于加载加载顺序在第1位的镜像的第一控制器，以供第一控制器从存储芯片的芯片起始地址开始加载加载顺序在第1位的镜像；
待加载顺序在第N位的镜像被加载完成后，将存储芯片的控制权移交至用于加载加载顺序在第N+1位的镜像的第N+1控制器，以供第N+1控制器从加载顺序在第N位的镜像对应的指示地址所存储的起始地址对应的存储位置开始加载加载顺序在第N+1位的镜像，直至目标镜像中多个镜像加载完成。
具体地，加载顺序在第N位的镜像称为第N镜像，用于加载加载顺序在第N位的镜像的控制器称为第N控制器，则各控制器依次加载所需镜像的过程具体为：本申请将存储芯片的控制权优先交给用于加载第一镜像的第一控制器，则第一控制器从存储芯片的芯片起始地址开始加载第一镜像。本申请待第一镜像被加载完成后，将存储芯片的控制权移交至用于加载第二镜像的第二控制器，则第二控制器从第一镜像对应的指示地址中获取第二镜像的起始地址，并从第二镜像的起始地址对应的存储位置开始加载第二镜像……待第N镜像被加载完成后，将存储芯片的控制权移交至用于加载第N+1镜像的第N+1控制器，则第N+1控制器从第N镜像对应的指示地址中获取第N+1镜像的起始地址，并从第N+1镜像的起始地址对应的存储位置开始加载第N+1镜像，直至目标镜像中多个镜像加载完成。
作为一种可选的实施例，目标镜像中多个镜像包括BIOS镜像和BMC镜像；其中，BMC镜像的加载顺序在BIOS镜像之前；
则按照目标镜像中多个镜像的加载顺序将存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从存储芯片中加载所需镜像的过程，包括：
将存储芯片的控制权优先交给BMC控制器，以供BMC控制器在上电后从存储芯片的芯片起始地址开始加载BMC镜像；
待BMC控制器加载完BMC镜像且初始化完成后，将存储芯片的控制权移交至AMD处理器，以供AMD处理器在电源按键按下后从BMC镜像对应的指示地址所存储的起始地址对应的存储位置开始加载BIOS镜像，直至BIOS镜像被加载完成。
具体地，目标镜像中多个镜像包括BIOS镜像和BMC镜像，BMC镜像的加载顺序在BIOS镜像之前，BMC镜像对应的镜像地址中预留有指示地址，指示地址对应的存储空间用于存储BIOS镜像的起始地址，如本申请可调整BMC镜像布局预留0xFA0000填写BIOS镜像的起始地址。
基于此，本申请将存储芯片的控制权优先交给BMC控制器，则BMC控制器在上电后从存储芯片的芯片起始地址开始加载BMC镜像，具体是BMC控制器将存储芯片的内容全部映射过来，然后根据预设BMC镜像的地址范围获取BMC镜像。
待BMC控制器加载完BMC镜像且初始化完成后，本申请将存储芯片的控制权移交至AMD处理器，则AMD处理器在电源按键按下后从BMC镜像对应的指示地址(0xFA0000)中获取BIOS镜像的起始地址，并从BIOS镜像的起始地址对应的存储位置开始加载BIOS镜像，直至加载到最后一条，BIOS镜像被加载完成。
作为一种可选的实施例，按照目标镜像中多个镜像的加载顺序将存储芯片的控制权依次交给各控制器的过程，包括：
按照目标镜像中多个镜像的加载顺序，通过控制连接在各控制器和存储芯片之间的多路复用器的连通情况，将存储芯片的控制权依次交给各控制器。
具体地，本申请可在各控制器和存储芯片之间连接多路复用器，需要说明的是，多路复用器每次只可将存储芯片与一个控制器连通，从而通过控制连接在各控制器和存储芯片之间的多路复用器的连通情况，将存储芯片的控制权依次交给各控制器。
请参照图2，图2为本发明实施例提供的一种多镜像共用存储芯片的装置的结构示意图。
该多镜像共用存储芯片的装置包括：
存储有目标镜像的存储芯片1；其中，目标镜像由有功能配合关系的多个镜像集成；
分别与存储芯片1和多个控制器连接的控制电路2，用于按照目标镜像中多个镜像的加载顺序将存储芯片1的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像在存储芯片1的镜像地址，从存储芯片1中加载所需镜像。
具体地，本申请的多镜像共用存储芯片的装置包括存储芯片1和控制电路2，其工作原理为：
本申请将有功能配合关系的多个镜像集成为一个目标镜像，并将目标镜像存储至同一个存储芯片1中，则在工厂生产过程中可一次性烧录并刷新有功能配合关系的多个镜像，提高了生产效率，且用户一次性更新的是有功能配合关系的多个镜像，避免了因单独升级带来的需多个镜像相互配合的功能缺失的问题。
基于此，控制电路2按照目标镜像中多个镜像的加载顺序将存储芯片1的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像在存储芯片1的镜像地址，从存储芯片1中加载所需镜像。
作为一种可选的实施例，加载顺序在第N位的镜像对应的镜像地址中预留有指示地址，指示地址对应的存储空间用于存储加载顺序在第N+1位的镜像的起始地址；加载顺序在第1位的镜像的起始地址为所在存储芯片的芯片起始地址；N为正整数。
具体地，本实施例的介绍请参考上述共用方法的实施例，本申请在此不再赘述。
作为一种可选的实施例，目标镜像中多个镜像包括BIOS镜像和BMC镜像；多个控制器包括BMC控制器和AMD处理器；其中，BMC镜像的加载顺序在BIOS镜像之前；
则控制电路2具体用于：
将存储芯片1的控制权优先交给BMC控制器，以供BMC控制器在上电后从存储芯片1的芯片起始地址开始加载BMC镜像；
待BMC控制器加载完BMC镜像且初始化完成后，将存储芯片1的控制权移交至AMD处理器，以供AMD处理器在电源按键按下后从BMC镜像对应的指示地址所存储的起始地址对应的存储位置开始加载BIOS镜像，直至BIOS镜像被加载完成。
具体地，本实施例的介绍请参考上述共用方法的实施例，本申请在此不再赘述。
请参照图3，图3为本发明实施例提供的一种多镜像共用存储芯片1的装置的具体结构示意图。
作为一种可选的实施例，控制电路2包括：
分别与BMC控制器、AMD处理器及存储芯片1连接的多路复用器21；其中，多路复用器21默认连通BMC控制器和存储芯片1，以将存储芯片1的控制权优先交给BMC控制器；
与多路复用器21连接的MUX控制器，用于待BMC控制器加载完BMC镜像且初始化完成后，控制多路复用器21连通AMD处理器和存储芯片1，以将存储芯片1的控制权移交至AMD处理器。
具体地，本申请的控制电路2包括多路复用器21和MUX(multiplexer，多路复用器)控制器，其工作原理为：
多路复用器21分别与BMC控制器、AMD处理器及存储芯片1连接，多路复用器21每次只可将存储芯片1与一个控制器连通，由于BMC镜像的加载顺序在BIOS镜像之前，所以多路复用器21默认连通BMC控制器和存储芯片1，以将存储芯片1的控制权优先交给BMC控制器。
待BMC控制器加载完BMC镜像且初始化完成后，MUX控制器控制多路复用器21连通AMD处理器和存储芯片1，以将存储芯片1的控制权移交至AMD处理器。
更具体地，本申请可直接将BMC控制器22作为MUX控制器，如图3所示，BMC控制器22在加载完BMC镜像且自身初始化完成后，控制多路复用器21连通AMD处理器和存储芯片1，以将存储芯片1的控制权移交至AMD处理器。或者，本申请在BMC控制器和多路复用器21之间增设CPLD(Complex Programming Logic Device，复杂可编程逻辑器件)作为MUX控制器，BMC控制器在加载完BMC镜像且自身初始化完成后通知CPLD，此时CPLD控制多路复用器21连通AMD处理器和存储芯片1，以将存储芯片1的控制权移交至AMD处理器。
另外，本申请的存储芯片1可选用SPI Flash(Serial Peripheral InterfaceFlash，串行外设接口闪存)，则多路复用器21选用SPI MUX(串行外设接口多路复用器)。
本申请提供的共用装置的其它介绍请参考上述共用方法的实施例，本申请在此不再赘述。
本申请还提供了一种服务器，包括加载镜像的控制器及上述任一种多镜像共用存储芯片的装置。
本申请提供的服务器的介绍请参考上述共用装置的实施例，本申请在此不再赘述。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种多镜像共用存储芯片的方法，其特征在于，包括：
预先将有功能配合关系的多个镜像集成为一个目标镜像；
确定预存储至同一存储芯片的目标镜像中多个镜像在同一存储芯片的镜像地址；
将所述目标镜像存储至同一存储芯片，并按照所述目标镜像中多个镜像的加载顺序将所述存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从所述存储芯片中加载所需镜像。
2.如权利要求1所述的多镜像共用存储芯片的方法，其特征在于，加载顺序在第N位的镜像对应的镜像地址中预留有指示地址，所述指示地址对应的存储空间用于存储加载顺序在第N+1位的镜像的起始地址；加载顺序在第1位的镜像的起始地址为所在存储芯片的芯片起始地址；N为正整数。
3.如权利要求2所述的多镜像共用存储芯片的方法，其特征在于，按照所述目标镜像中多个镜像的加载顺序将所述存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从所述存储芯片中加载所需镜像的过程，包括：
将所述存储芯片的控制权优先交给用于加载加载顺序在第1位的镜像的第一控制器，以供所述第一控制器从所述存储芯片的芯片起始地址开始加载所述加载顺序在第1位的镜像；
待加载顺序在第N位的镜像被加载完成后，将所述存储芯片的控制权移交至用于加载加载顺序在第N+1位的镜像的第N+1控制器，以供所述第N+1控制器从所述加载顺序在第N位的镜像对应的指示地址所存储的起始地址对应的存储位置开始加载所述加载顺序在第N+1位的镜像，直至所述目标镜像中多个镜像加载完成。
4.如权利要求3所述的多镜像共用存储芯片的方法，其特征在于，所述目标镜像中多个镜像包括BIOS镜像和BMC镜像；其中，所述BMC镜像的加载顺序在所述BIOS镜像之前；
则按照所述目标镜像中多个镜像的加载顺序将所述存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像的镜像地址从所述存储芯片中加载所需镜像的过程，包括：
将所述存储芯片的控制权优先交给BMC控制器，以供所述BMC控制器在上电后从所述存储芯片的芯片起始地址开始加载所述BMC镜像；
待所述BMC控制器加载完所述BMC镜像且初始化完成后，将所述存储芯片的控制权移交至AMD处理器，以供所述AMD处理器在电源按键按下后从所述BMC镜像对应的指示地址所存储的起始地址对应的存储位置开始加载所述BIOS镜像，直至所述BIOS镜像被加载完成。
5.如权利要求1-4任一项所述的多镜像共用存储芯片的方法，其特征在于，按照所述目标镜像中多个镜像的加载顺序将所述存储芯片的控制权依次交给各控制器的过程，包括：
按照所述目标镜像中多个镜像的加载顺序，通过控制连接在各控制器和所述存储芯片之间的多路复用器的连通情况，将所述存储芯片的控制权依次交给各控制器。
6.一种多镜像共用存储芯片的装置，其特征在于，包括：
存储有目标镜像的存储芯片；其中，所述目标镜像由有功能配合关系的多个镜像集成；
分别与所述存储芯片和多个控制器连接的控制电路，用于按照所述目标镜像中多个镜像的加载顺序将所述存储芯片的控制权依次交给各控制器，以供各控制器依次基于所需加载的镜像在所述存储芯片的镜像地址，从所述存储芯片中加载所需镜像。
7.如权利要求6所述的多镜像共用存储芯片的装置，其特征在于，加载顺序在第N位的镜像对应的镜像地址中预留有指示地址，所述指示地址对应的存储空间用于存储加载顺序在第N+1位的镜像的起始地址；加载顺序在第1位的镜像的起始地址为所在存储芯片的芯片起始地址；N为正整数。
8.如权利要求7所述的多镜像共用存储芯片的装置，其特征在于，所述目标镜像中多个镜像包括BIOS镜像和BMC镜像；多个控制器包括BMC控制器和AMD处理器；其中，所述BMC镜像的加载顺序在所述BIOS镜像之前；
则所述控制电路具体用于：
将所述存储芯片的控制权优先交给BMC控制器，以供所述BMC控制器在上电后从所述存储芯片的芯片起始地址开始加载所述BMC镜像；
待所述BMC控制器加载完所述BMC镜像且初始化完成后，将所述存储芯片的控制权移交至AMD处理器，以供所述AMD处理器在电源按键按下后从所述BMC镜像对应的指示地址所存储的起始地址对应的存储位置开始加载所述BIOS镜像，直至所述BIOS镜像被加载完成。
9.如权利要求8所述的多镜像共用存储芯片的装置，其特征在于，所述控制电路包括：
分别与BMC控制器、AMD处理器及所述存储芯片连接的多路复用器；其中，所述多路复用器默认连通所述BMC控制器和所述存储芯片，以将所述存储芯片的控制权优先交给所述BMC控制器；
与所述多路复用器连接的MUX控制器，用于待所述BMC控制器加载完所述BMC镜像且初始化完成后，控制所述多路复用器连通所述AMD处理器和所述存储芯片，以将所述存储芯片的控制权移交至所述AMD处理器。
10.一种服务器，其特征在于，包括加载镜像的控制器及如权利要求6-9任一项所述的多镜像共用存储芯片的装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110315482.XA CN113031975A (zh) | 2021-03-24 | 2021-03-24 | 一种多镜像共用存储芯片的方法、装置及服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110315482.XA CN113031975A (zh) | 2021-03-24 | 2021-03-24 | 一种多镜像共用存储芯片的方法、装置及服务器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113031975A true CN113031975A (zh) | 2021-06-25 |
Family
ID=76473963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110315482.XA Pending CN113031975A (zh) | 2021-03-24 | 2021-03-24 | 一种多镜像共用存储芯片的方法、装置及服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113031975A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104516759A (zh) * | 2014-12-08 | 2015-04-15 | 武汉烽火网络有限责任公司 | 一种集成镜像文件生成方法、测试方法和装置 |
| WO2015070521A1 (zh) * | 2013-11-12 | 2015-05-21 | 上海斐讯数据通信技术有限公司 | 将ubi格式的系统文件制作成工厂烧录映像文件方法 |
| CN105224359A (zh) * | 2015-09-07 | 2016-01-06 | 西安诺瓦电子科技有限公司 | 程序加载方法 |
| CN107391187A (zh) * | 2017-07-13 | 2017-11-24 | 郑州云海信息技术有限公司 | 一种固件烧录方法、基板管理控制器及固件烧录系统 |
| CN108073238A (zh) * | 2016-11-11 | 2018-05-25 | 深圳中电长城信息安全系统有限公司 | 一种服务器架构及运行方法 |
| CN109739805A (zh) * | 2018-12-27 | 2019-05-10 | 北京中星微电子有限公司 | 配置模块的参数的方法和配置模块的参数的装置 |
| CN111475215A (zh) * | 2020-04-08 | 2020-07-31 | 苏州浪潮智能科技有限公司 | 一种服务器开机方法、装置及其相关设备 |
-
2021
- 2021-03-24 CN CN202110315482.XA patent/CN113031975A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015070521A1 (zh) * | 2013-11-12 | 2015-05-21 | 上海斐讯数据通信技术有限公司 | 将ubi格式的系统文件制作成工厂烧录映像文件方法 |
| CN104516759A (zh) * | 2014-12-08 | 2015-04-15 | 武汉烽火网络有限责任公司 | 一种集成镜像文件生成方法、测试方法和装置 |
| CN105224359A (zh) * | 2015-09-07 | 2016-01-06 | 西安诺瓦电子科技有限公司 | 程序加载方法 |
| CN108073238A (zh) * | 2016-11-11 | 2018-05-25 | 深圳中电长城信息安全系统有限公司 | 一种服务器架构及运行方法 |
| CN107391187A (zh) * | 2017-07-13 | 2017-11-24 | 郑州云海信息技术有限公司 | 一种固件烧录方法、基板管理控制器及固件烧录系统 |
| CN109739805A (zh) * | 2018-12-27 | 2019-05-10 | 北京中星微电子有限公司 | 配置模块的参数的方法和配置模块的参数的装置 |
| CN111475215A (zh) * | 2020-04-08 | 2020-07-31 | 苏州浪潮智能科技有限公司 | 一种服务器开机方法、装置及其相关设备 |
Non-Patent Citations (1)
| Title |
|---|
| 修桂林等: "基于可信处理器芯片的服务器可信框架", 广西师范大学学报(自然科学版), vol. 38, no. 02 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8001368B2 (en) | Hot-pluggable information processing device and setting method | |
| US5671356A (en) | Method and apparatus for microcode loading in a multi-nodal network exhibiting distributed control | |
| JP2001156620A (ja) | プログラマブルロジックデバイス及びその設定方法 | |
| TW200304063A (en) | System boot using NAND flash memory and method thereof | |
| WO2022105595A1 (zh) | 嵌入式设备的系统升级方法、装置及嵌入式设备 | |
| JP2014194682A (ja) | 情報処理装置およびその処理方法 | |
| CN111522602B (zh) | 通信装置的启动方法 | |
| CN110647292B (zh) | 一种服务器系统中扩充存储容量的方法及系统 | |
| KR20160131359A (ko) | 메모리 모듈, 메모리 모듈의 모듈 콘트롤러 및 메모리 모듈의 동작 방법 | |
| TW403880B (en) | Relocatable code storage in an integrated circuit with an embedded microcontroller | |
| US10162636B2 (en) | Control apparatus, integrated circuit and management method for stack | |
| US6944649B1 (en) | Electronic control unit having single non-volatile memory for multiple central processing units and data retrieval method | |
| TW200405156A (en) | Semiconductor memory device | |
| US6498965B2 (en) | System for controlling vending machine | |
| US10749836B2 (en) | Slave device for performing address resolution protocol and operating method thereof | |
| US11604635B2 (en) | Online program updating method | |
| CN113031975A (zh) | 一种多镜像共用存储芯片的方法、装置及服务器 | |
| CN113934445A (zh) | 设备固件升级系统、方法、装置、计算机设备和存储介质 | |
| WO1988010453A1 (en) | Apparatus for controlling industrial robot | |
| JPH10116187A (ja) | マイクロコンピュータ | |
| US8407684B2 (en) | Memory card and method of updating memory card program | |
| JPH09282169A (ja) | 入出力データ管理方式 | |
| EP1128275A2 (en) | Method and apparatus for controlling multiple processors using a serial bus | |
| WO2023287407A1 (en) | Hardware component initialization | |
| CN113448417A (zh) | 电压调节器设定值动态设定方法、系统、终端及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |