CN113013021A - 一种半导体封装结构的开封方法 - Google Patents

一种半导体封装结构的开封方法 Download PDF

Info

Publication number
CN113013021A
CN113013021A CN202110226516.8A CN202110226516A CN113013021A CN 113013021 A CN113013021 A CN 113013021A CN 202110226516 A CN202110226516 A CN 202110226516A CN 113013021 A CN113013021 A CN 113013021A
Authority
CN
China
Prior art keywords
thinned
thinning
crystal grain
die
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110226516.8A
Other languages
English (en)
Inventor
徐静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110226516.8A priority Critical patent/CN113013021A/zh
Publication of CN113013021A publication Critical patent/CN113013021A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本申请公开了一种半导体封装结构的开封方法,半导体封装结构包括基板、晶粒堆叠结构和封装材料层;晶粒堆叠结构包括依次堆叠设置在基板上的多个晶粒;多个晶粒包括目标晶粒;开封方法包括以下步骤:对半导体封装结构远离基板的一侧沿纵向进行减薄处理,直至距离目标晶粒的上表面预设距离的减薄停止面,使半导体封装结构保留位于目标晶粒的上表面与减薄停止面之间的减薄剩余材料,以及位于减薄停止面下方且位于目标晶粒四周的减薄后封装材料层;以及移除减薄剩余材料以及位于减薄停止面下方且位于目标晶粒四周的部分减薄后封装材料层,以使目标晶粒的上表面凸出于剩余的封装材料层。本申请可以安全高效无损的对半导体封装结构进行开封。

Description

一种半导体封装结构的开封方法
技术领域
本申请涉及半导体制造技术领域,具体涉及一种半导体封装结构的开封方法。
背景技术
随着3D NAND产品的开发,多晶粒(die)堆叠结构的产品由于可以在有限区域内实现大的数据储存容量而越来越受欢迎。针对多晶粒堆叠结构的产品,对单个晶粒的分析处理,常常会涉及到封装产品的开封问题。然而,随着堆叠的晶粒的数量越来越多,晶粒的厚度也越来越薄,如何安全高效无损的把目标晶粒取出来,或者把目标晶粒与其他晶粒从线路上分开,再或者将目标晶粒的上表面或者下表面露出来,这些是失效分析面临的难题。
发明内容
本申请提供一种半导体封装结构的开封方法,可以安全高效无损的对半导体封装结构进行开封。
本申请提供一种半导体封装结构的开封方法,所述半导体封装结构包括基板、沿纵向设置在所述基板上的晶粒堆叠结构以及包覆所述晶粒堆叠结构的封装材料层;所述晶粒堆叠结构包括依次堆叠设置在所述基板上的多个晶粒;所述多个晶粒包括目标晶粒;
所述开封方法包括以下步骤:
对所述半导体封装结构远离所述基板的一侧沿所述纵向进行减薄处理,直至距离所述目标晶粒的上表面预设距离的减薄停止面,使所述半导体封装结构保留位于所述目标晶粒的所述上表面与所述减薄停止面之间的减薄剩余材料,以及位于所述减薄停止面下方且位于所述目标晶粒四周的减薄后封装材料层;以及
移除所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层,以使所述目标晶粒的所述上表面凸出于剩余的封装材料层。
可选的,所述减薄剩余材料为所述封装材料层的一部分。
可选的,所述移除所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
采用酸液刻蚀所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层。
可选的,所述采用酸液刻蚀所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
在常温下,将酸液滴加到所述减薄停止面远离所述基板的一侧,以使所述减薄剩余材料和位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层被蚀刻掉。
可选的,所述减薄剩余材料包括所述多个晶粒中位于所述目标晶粒远离所述基板一侧且与所述目标晶粒相邻设置的上方晶粒的至少一部分。
可选的,所述移除所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
先移除所述减薄剩余材料,再移除位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层;或者
先移除位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层,再移除所述减薄剩余材料。
可选的,所述上方晶粒包括衬底以及设置在所述衬底远离所述基板一侧的金属层,且所述上方晶粒的所述至少一部分为所述衬底的一部分或全部。
可选的,所述目标晶粒和所述上方晶粒之间设有粘合层;所述减薄剩余材料还包括所述粘合层。
可选的,所述移除所述减薄剩余材料的步骤,包括以下步骤:
采用反应离子刻蚀工艺去除所述减薄剩余材料。
可选的,所述移除位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
采用酸液刻蚀位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层。
可选的,所述采用酸液刻蚀位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
在常温下,将酸液滴加到所述减薄后封装材料层远离所述基板的一侧,以使位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层被蚀刻掉。
可选的,所述目标晶粒和所述上方晶粒之间设有粘合层;所述减薄剩余材料还包括所述粘合层;
所述移除所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
采用反应离子刻蚀工艺去除所述上方晶粒的所述至少一部分;以及
采用酸液刻蚀所述粘合层和位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层。
可选的,所述采用酸液刻蚀所述粘合层和位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,还包括以下步骤:
在常温下,将酸液滴加到所述粘合层和所述减薄后封装材料层远离所述基板的一侧,以使所述粘合层和位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层被蚀刻掉。
可选的,所述开封方法还包括以下步骤:
采用溶剂对所述目标晶粒的凸出部分以及所述剩余的封装材料层远离所述基板的一侧进行冲洗。
可选的,所述对所述半导体封装结构远离所述基板的一侧沿所述纵向进行减薄处理的步骤,包括以下步骤:
采用砂纸将所述半导体封装结构远离所述基板的一侧沿所述纵向进行整体打磨减薄处理。
可选的,所述目标晶粒包括衬底以及设置在所述衬底远离所述基板一侧的金属层;
所述目标晶粒凸出于所述剩余的封装材料层的部分至少包括部分所述金属层。
本申请提供的半导体封装结构的开封方法,先将半导体封装结构远离基板的一侧进行减薄处理,直至距离目标晶粒的上表面预设距离的减薄停止面,使半导体封装结构保留位于目标晶粒的上表面与减薄停止面之间的减薄剩余材料以及位于减薄停止面下方且位于目标晶粒四周的减薄后封装材料层,然后移除减薄剩余材料以及位于减薄停止面下方且位于目标晶粒四周的部分减薄后封装材料层,以使目标晶粒的上表面凸出于剩余的封装材料层。本申请可以将晶粒堆叠结构中的多个晶粒在纵向上自上而下的逐个设为目标晶粒,以对多个晶粒逐个进行开封,从而方便对每一个晶粒进行失效分析。与传统的直接通过高温(90℃)发烟硝酸将半导体封装结构煮开获取多个目标晶粒相比,本申请可以避免煮酸开封导致的多个目标晶粒混淆或变形的问题,有利于安全高效无损的开封;与采用传统的Polish(研磨)工艺结合反应离子刻蚀将目标晶粒磨出来相比,本申请可以使开封后的目标晶粒凸出于封装材料层且使目标晶粒的上表面保持平整,减小了失效分析时对目标晶粒的去层难度,从而可以更高效的对目标晶粒进行失效分析。因此,本申请可以安全高效无损的对半导体封装结构进行开封。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为一种示例性的半导体封装结构的开封流程示意图。
图2为本申请提供的一种半导体封装结构的开封方法的流程示意图。
图3为本申请实施例一提供的一种半导体封装结构的剖面结构示意图。
图4为本申请实施例一提供的一种半导体封装结构的开封方法的流程示意图。
图5为本申请实施例一提供的一种半导体封装结构的开封方法中对半导体封装结构减薄处理后的剖面结构示意图。
图6为本申请实施例一提供的一种半导体封装结构的开封方法中移除减薄剩余材料和部分封装材料层后的剖面结构示意图。
图7为本申请实施例二提供的一种半导体封装结构的开封方法的流程示意图。
图8为本申请实施例二提供的一种半导体封装结构的开封方法中半导体封装结构减薄处理后的剖面结构示意图。
图9为本申请实施例二提供的一种半导体封装结构的开封方法中移除减薄剩余材料后的剖面结构示意图。
图10为本申请实施例二提供的一种半导体封装结构的开封方法中移除部分封装材料层后的剖面结构示意图。
图11为本申请实施例三提供的一种半导体封装结构的开封方法中移除部分封装材料层后的剖面结构示意图。
图12为本申请实施例三提供的一种半导体封装结构的开封方法中移除减薄剩余材料后的剖面结构示意图。
图13为本申请实施例四提供的一种半导体封装结构的开封方法中移除减薄后的第一晶粒的衬底后的剖面结构示意图。
图14为本申请实施例四提供的一种半导体封装结构的开封方法中移除粘合层和部分封装材料层后的剖面结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
随着市场对单颗存储器芯片的存储容量的需求越来越高,在半导体封装结构中堆叠的晶粒(裸芯)多达16层,甚至更多。并且,随着堆叠的晶粒的数量越来越多,晶粒的厚度也越来越薄。因此,对半导体封装结构的晶粒进行开封和失效分析变得越来越困难。
在对半导体封装结构中的晶粒堆叠结构进行失效分析时,如果晶粒堆叠结构中的某个晶粒出现异常,则应当将故障晶粒从多个晶粒中单独取出,进一步进行失效分析。为了在堆叠的多个晶粒中取出目标晶粒,目前的开封方法有两种,其中一种方法是直接用高温(90℃)发烟硝酸将堆叠的多个晶粒煮开,另一种方法是采用传统Polish(研磨)工艺结合RIE(Reactive ion etching,反应离子刻蚀)工艺将目标晶粒磨出来。但是,这两种方法都存在缺陷。
采用高温发烟硝酸将堆叠的多个晶粒煮开的方法存在以下缺陷:一方面,高温发烟硝酸在煮开的过程中化学反应剧烈,导致操作不安全;另一方面,高温发烟硝酸还可能腐蚀晶粒的表面,不利于进行失效分析时判断失效位置;另一方面,多个晶粒被煮开后会散开,导致晶粒与晶粒之间不易区分,从而无法确定异常晶粒在堆叠晶粒结构中的具体位置;另一方面,对于较薄的晶粒,经过高温发烟硝酸煮开后会发生卷曲,不利于夹取转移和去层分析。
采用传统Polish工艺结合RIE工艺将目标晶粒磨出来的方法存在以下缺陷:一方面,如图1所示,由于封装材料11较晶粒12更耐磨损,在对半导体封装结构10进行细磨的过程中,封装材料11和晶粒12之间会产生台阶,使得封装材料11高于晶粒12,并且进一步研磨也难以消除上述台阶,增加了对目标晶粒(例如晶粒12)的去层处理难度,从而难以将目标晶粒的表面处理均匀;另一方面,传统Polish工艺容易对目标晶粒产生机械损伤,不利于进行失效分析时判断失效位置。
为了解决上述技术问题,本申请提供了一种半导体封装结构的开封方法,可以安全高效无损的获得目标晶粒。
具体的,半导体封装结构包括基板、沿纵向(即垂直于基板的方向)设置在基板上的晶粒堆叠结构以及包覆晶粒堆叠结构的封装材料层。晶粒堆叠结构包括依次堆叠设置在基板上的多个晶粒,且多个晶粒包括目标晶粒。本申请中所说的目标晶粒是指将被开封进行失效分析的晶粒。
具体的,半导体封装结构可以包括以下封装结构中的任何一种:包括一个晶粒的单晶粒封装(SDP)、层叠有两个晶粒的双晶粒封装(DDP)、层叠有四个晶粒的四晶粒封装(QDP)以及层叠有八个晶粒的八晶粒封装(ODP)。可以理解的,晶粒堆叠结构中的晶粒的数量可以是一个、两个、四个或八个,当然,晶粒堆叠结构中的晶粒的数量不限于此。
具体的,如图2所示,开封方法包括以下步骤:
步骤S201:对半导体封装结构远离基板的一侧沿纵向进行减薄处理,直至距离目标晶粒的上表面预设距离的减薄停止面,使半导体封装结构保留位于目标晶粒的上表面与减薄停止面之间的减薄剩余材料,以及位于减薄停止面下方且位于目标晶粒四周的减薄后封装材料层;以及
步骤S202:移除减薄剩余材料以及位于减薄停止面下方且位于目标晶粒四周的部分减薄后封装材料层,以使目标晶粒的上表面凸出于剩余的封装材料层。
以上是本申请的核心思想,为使本申请的上述目的、特征和优点能够更加明显易懂,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
实施例一
本申请实施例一提供了一种半导体封装结构的开封方法。
如图3所示,半导体封装结构30包括基板31、沿纵向(即垂直于基板31的方向)设置在基板31上的晶粒堆叠结构32以及包覆晶粒堆叠结构32的封装材料层33。晶粒堆叠结构32包括依次堆叠设置在基板31上的多个晶粒,且多个晶粒包括目标晶粒。本申请实施例一将以八晶粒封装为例对半导体封装结构30的开封方法进行说明,即晶粒堆叠结构32包括八个依次堆叠设置在基板31上的晶粒。
在一具体实施方式中,晶粒堆叠结构32中的八个晶粒呈叠瓦方式依次堆叠在基板31上。在其他实施方式中,晶粒堆叠结构32中的八个晶粒还可以一一对位堆叠设置。本申请实施例一中,将晶粒堆叠结构32中的八个晶粒在纵向上自上至下依次称为第一晶粒D1、第二晶粒D2、第三晶粒D3、第四晶粒D4、第五晶粒D5、第六晶粒D6、第七晶粒D7和第八晶粒D8。
具体的,基板31内设有导电线路34,且基板31远离晶粒堆叠结构32的一侧设有与导电线路34电连接的电连接件(例如锡球)35。在一具体实施方式中,晶粒堆叠结构32利用打线接合(wire bonding)工艺,通过导线接合36将每个晶粒内的焊垫37电连接于基板31内的导电线路34。在一具体实施方式中,晶粒堆叠结构32中的八个晶粒也可以分为两组,例如将第一晶粒D1至第四晶粒D4分为一组,且将第五晶粒D5至第八晶粒D8分为另一组,每一组晶粒的焊垫37通过导线接合36依次串联并通过同一信号通道与基板31内的导电线路34电连接。当然,晶粒堆叠结构32中的八个晶粒的焊垫37可以通过导线接合36依次串联,并通过同一信号通道与基板31内的导电线路34电连接。
由于焊垫37分别电连接于对应的晶粒的内部电路,所以各晶粒所产生的电子信号可以依次通过导线接合36、导电线路34和电连接件35传递至外部电路(例如印刷电路板)。
当然,在其他实施方式中,晶粒堆叠结构32还可以利用覆晶(flip chip)或其它合适的方式和基板31中的导电线路34电连接。此外,晶粒堆叠结构32也可以采用穿硅通孔(through silicon via,TSV)技术实现多个晶粒之间的电连接,或者实现底部晶粒(例如第八晶粒D8)与基板31中的导电线路34之间的电连接。
具体的,封装材料层33的材料为不具导电性能的高分子材料,例如环氧树脂或硅氧烷,此处不做限制。
具体的,本申请实施例一中的目标晶粒为第一晶粒D1,如图4所示,开封方法包括步骤S401至步骤S402。
步骤S401:对半导体封装结构远离基板的一侧沿纵向进行减薄处理,直至距离第一晶粒的上表面预设距离的减薄停止面,使半导体封装结构保留位于第一晶粒的上表面与减薄停止面之间的减薄剩余材料,以及位于减薄停止面下方且位于第一晶粒四周的减薄后封装材料层。
结合图3和图5所示,对半导体封装结构30远离基板31的一侧沿纵向进行减薄处理后形成半导体封装结构30a,半导体封装结构30a远离基板31的一侧为距离第一晶粒D1的上表面预设距离的减薄停止面50。
需要说明的是,本申请中所述的晶粒的上表面为晶粒远离基板的一侧的表面。
具体的,如图3所示,由于目标晶粒为第一晶粒D1,且第一晶粒D1远离基板31的一侧仅覆盖有封装材料层33,对半导体封装结构30远离基板31的一侧沿纵向进行减薄处理,直至距离第一晶粒D1的上表面预设距离的减薄停止面50,即减薄了位于第一晶粒D1远离基板31一侧的封装材料层33,形成封装材料层33a。减薄停止面50距离第一晶粒D1的上表面的预设距离大于0且小于未减薄处理前位于第一晶粒D1的上表面的封装材料层33的厚度,具体的,预设距离的具体值可以根据实际情况进行设定。
可以理解的,本申请实施例一中,位于第一晶粒D1的上表面与减薄停止面50之间的减薄剩余材料51为封装材料层33的一部分。
具体的,步骤S401中,对半导体封装结构远离基板的一侧沿纵向进行减薄处理的步骤,包括以下步骤:
采用砂纸将半导体封装结构30远离基板31的一侧沿纵向进行整体打磨减薄处理。
具体的,本申请的减薄处理在减薄停止面50处停止,可以避免直接采用研磨工艺将第一晶粒D1的上表面裸露,从而避免减薄后封装材料层33a与第一晶粒D1的上表面之间产生台阶,也可以避免第一晶粒D1的上表面被机械损伤。
步骤S402:移除减薄剩余材料和位于减薄停止面下方且位于第一晶粒四周的部分减薄后封装材料层,以使第一晶粒的上表面凸出于剩余的封装材料层。
结合图5和图6所示,移除减薄剩余材料51和位于减薄停止面50下方且位于第一晶粒D1四周的部分减薄后封装材料层33a之后,第一晶粒D1的上表面凸出于剩余的封装材料层33b。
具体的,第一晶粒D1包括衬底60以及设置在衬底60远离基板31一侧的金属层61;第一晶粒D1凸出于剩余的封装材料层33b的部分至少包括部分金属层61。可以理解的,晶粒堆叠结构32中的每个晶粒都包括衬底以及设置在衬底远离基板31一侧的金属层,且每个晶粒的焊垫37设置在对应的金属层上。需要说明的是,本申请中所说的晶粒的金属层的表面还可以设置保护层或其他结构,附图中未示出;并且,金属层和衬底之间可以设置一些其他结构,此处不做限制。
具体的,第一晶粒D1凸出于剩余的封装材料层33b的部分可以是部分金属层61,也可以是整个金属层61,使得在对第一晶粒D1进行失效分析时可以很方便的对第一晶粒D1的金属层61进行去层处理,有利于提高失效分析的效率以及准确度。
具体的,减薄剩余材料51和减薄后封装材料层33a均为封装材料层33的一部分,步骤S402中,移除减薄剩余材料和位于减薄停止面下方且位于第一晶粒四周的部分减薄后封装材料层的步骤,包括以下步骤:
采用酸液刻蚀减薄剩余材料51以及位于减薄停止面50下方且位于第一晶粒D1四周的部分减薄后封装材料层33a。
具体的,采用酸液刻蚀的具体步骤为:在常温下,将酸液滴加到减薄停止面50远离基板31的一侧,以使减薄剩余材料51和位于减薄停止面50下方且位于第一晶粒D1四周的部分减薄后封装材料层33a被蚀刻掉;其中,酸液包括发烟硝酸,当然不限于此。
可以理解的,本申请实施例一中的减薄剩余材料和部分减薄后封装材料层采用同一工艺去除。
具体的,采用滴酸刻蚀掉的减薄剩余材料51和减薄后封装材料层33a的厚度可以通过控制滴酸的时间来控制。
具体的,采用酸液刻蚀后,开封方法还包括以下步骤:
采用溶剂对第一晶粒D1的凸出部分以及剩余的封装材料层33b远离基板31的一侧进行冲洗;其中,溶剂包括丙酮,当然不限于此。
冲洗的目的主要是避免残余的酸液腐蚀第一晶粒D1的金属层61,有利于保护第一晶粒D1的金属层61的完整性,有利于保证后续失效分析准确度。
本申请实施例一提供的半导体封装结构30的开封方法,通过砂纸打磨以及常温滴酸方法对半导体封装结构30进行开封,以使目标晶粒(第一晶粒D1)的金属层61凸出,以便于进行后续的失效分析;与传统的直接通过高温(90℃)发烟硝酸将半导体封装结构30煮开获取多个目标晶粒相比,本申请实施例一可以避免煮酸开封导致的目标晶粒与其他晶粒混淆或晶粒变形的问题,有利于安全高效无损的开封;与采用传统的Polish(研磨)工艺结合反应离子刻蚀将目标晶粒磨出来相比,本申请实施例一可以使开封后的目标晶粒(第一晶粒D1)凸出于封装材料层33b且使目标晶粒(第一晶粒D1)的上表面保持平整,减小了失效分析时对目标晶粒(第一晶粒D1)的去层难度,从而可以更高效的对目标晶粒(第一晶粒D1)进行失效分析。因此,本申请实施例一可以安全高效无损的对半导体封装结构30进行开封。
实施例二
在实施例一的基础上,本申请实施例二还提供一种半导体封装结构的开封方法,且本申请实施例二中的目标晶粒为第二晶粒D2;可以理解的,本申请实施例二用于开封第二晶粒D2,以便于后续对第二晶粒D2做失效分析。
如图7所示,本申请实施例二的开封方法具体包括步骤S701至步骤S703。
步骤S701:对半导体封装结构远离基板的一侧沿纵向进行减薄处理,直至距离第二晶粒的上表面预设距离的减薄停止面,使半导体封装结构保留位于第二晶粒的上表面与减薄停止面之间的减薄剩余材料,以及位于减薄停止面下方且位于第二晶粒四周的减薄后封装材料层。
具体的,由于本申请实施例二提供的开封方法是在实施例一的基础上继续进行的,故步骤S701中的半导体封装结构为经过实施例一中开封方法处理后的半导体封装结构30b。
结合图6和图8所示,对半导体封装结构30b远离基板31的一侧沿纵向进行减薄处理后形成半导体封装结构30c,半导体封装结构30c远离基板31的一侧为距离第二晶粒D2的上表面预设距离的减薄停止面50’。
具体的,本申请实施例二中,减薄剩余材料51’包括多个晶粒中位于目标晶粒远离基板31一侧且与目标晶粒相邻设置的上方晶粒的至少一部分。可以理解的,本申请实施例二中的上方晶粒为第一晶粒D1,位于第二晶粒D2的上表面与减薄停止面50’之间的减薄剩余材料51’包括第一晶粒D1的至少一部分。
具体的,第一晶粒D1的至少一部分为衬底60的一部分或全部。在本申请实施例二中,第一晶粒D1的至少一部分为衬底60的一部分(60’);可以理解的,在对半导体封装结构30b远离基板31的一侧沿纵向进行减薄处理后,第一晶粒D1的衬底60被研磨的较薄,形成衬底60’。
具体的,衬底60包括硅衬底,当然不限于此。
具体的,步骤S701中,对半导体封装结构远离基板的一侧沿纵向进行减薄处理的步骤,包括以下步骤:
采用砂纸将半导体封装结构30b远离基板31的一侧沿纵向进行整体打磨减薄处理。
具体的,本申请的减薄处理在减薄停止面50’处停止,可以避免直接采用传统研磨工艺将第二晶粒D2的上表面磨出来,从而避免传统研磨工艺导致的封装材料层与第二晶粒D2的上表面之间的台阶问题,也可以避免第二晶粒D2的上表面受到机械损伤。
步骤S702:移除减薄剩余材料,以使第二晶粒的上表面裸露。
结合图8和图9所示,移除减薄剩余材料51’后,第二晶粒D2的上表面裸露,并形成半导体封装结构30d;此时,封装材料层33c与第二晶粒D2之间形成台阶,使得第二晶粒D2的上表面距离基板31的高度较封装材料层33c的上表面距离基板31的高度小。
具体的,如图6和图8所示,第二晶粒D2和第一晶粒D1之间设有粘合层(Die AttachFilm,DAF)38,用于将第一晶粒D1固定在第二晶粒D2的上方。本申请实施例二中的减薄剩余材料51’还包括粘合层38。
具体的,减薄后的第一晶粒D1的衬底60’和粘合层38同时被移除。步骤S702中,移除减薄剩余材料的步骤,包括以下步骤:
采用反应离子刻蚀工艺去除减薄剩余材料51’。
具体的,采用反应离子刻蚀工艺同时去除减薄后的第一晶粒D1的衬底60’和粘合层38。
步骤S703:移除位于减薄停止面下方且位于第二晶粒四周的部分减薄后封装材料层,以使第二晶粒的上表面凸出于剩余的封装材料层。
结合图9和图10所示,移除位于减薄停止面50’下方且位于第二晶粒D2四周的部分减薄后封装材料层33c之后,第二晶粒D2的上表面凸出于剩余的封装材料层33d,同时形成半导体封装结构30e。
具体的,第二晶粒D2凸出于剩余的封装材料层33d的部分可以是部分金属层91,也可以是整个金属层91,使得对第二晶粒D2进行失效分析时可以很方便的对第二晶粒D2的金属层91进行去层处理,有利于提高失效分析的效率以及准确度。
具体的,步骤S703中,移除位于减薄停止面下方且位于第二晶粒四周的部分减薄后封装材料层的步骤,包括以下步骤:
采用酸液刻蚀位于减薄停止面50’下方且位于第二晶粒D2四周的部分减薄后封装材料层33c。
具体的,采用酸液刻蚀的具体步骤为:在常温下,将酸液滴加到减薄后封装材料层33c远离基板31的一侧,以使位于减薄停止面50’下方且位于目标晶粒四周的部分减薄后封装材料层33c被蚀刻掉;其中,酸液包括发烟硝酸,当然不限于此。
具体的,采用滴酸刻蚀掉的减薄后封装材料层33c的厚度可以通过控制滴酸的时间来控制。
具体的,采用酸液刻蚀后,开封方法还包括以下步骤:
采用溶剂对第二晶粒D2的凸出部分以及剩余的封装材料层33d远离基板31的一侧进行冲洗;其中,溶剂包括丙酮,当然不限于此。
冲洗的目的主要是避免残余的酸液腐蚀第二晶粒D2的金属层91,有利于保护第二晶粒D2的金属层91的完整性,有利于保证后续失效分析准确度。
需要说明的是,对开封后的第二晶粒D2进行失效分析之后,可以采用与实施例二相同的开封方法依次对第三晶粒D3、第四晶粒D4、第五晶粒D5、第六晶粒D6、第七晶粒D7和第八晶粒D8进行开封和失效分析,此处不再重复描述开封过程。因此,本申请可以对晶粒堆叠结构32中的多个晶粒按顺序进行开封,以便于对每一个固定位置的晶粒进行失效分析,有利于提高失效分析的效率和准确度。
本申请实施例二提供的半导体封装结构的开封方法,在实施例一的基础上,依次通过砂纸打磨、反应离子刻蚀工艺以及常温滴酸方法对半导体封装结构30b进行进一步的开封,以使目标晶粒(第二晶粒D2)的金属层91凸出,以便于进行后续的失效分析;与传统的直接通过高温(90℃)发烟硝酸将半导体封装结构煮开获取多个目标晶粒相比,本申请实施例二可以避免煮酸开封导致的目标晶粒与其他晶粒混淆或晶粒变形的问题,有利于安全高效无损的开封;与采用传统的Polish(研磨)工艺结合反应离子刻蚀将目标晶粒磨出来相比,本申请实施例二可以使开封后的目标晶粒(第二晶粒D2)凸出于封装材料层33d且使目标晶粒(第二晶粒D2)的上表面保持平整,减小了失效分析时对目标晶粒(第二晶粒D2)的去层难度,从而可以更高效的对目标晶粒(第二晶粒D2)进行失效分析;另外,本申请实施例二可以对晶粒堆叠结构32中的多个晶粒按从上至下的顺序进行逐个开封,以利于对多个固定位置的晶粒逐个进行失效分析,有利于提高失效分析的效率和准确度。因此,本申请实施例二可以安全高效无损的对半导体封装结构进行开封。
实施例三
在实施例一的基础上,本申请实施例三还提供一种半导体封装结构的开封方法,且本申请实施例三中的目标晶粒为第二晶粒D2;可以理解的,本申请实施例三用于开封第二晶粒D2,以便于后续对第二晶粒D2做失效分析。
本申请实施例三与实施例二不同的在于步骤S702和步骤S703的操作顺序不同。
如图8、图11和图12所示,本申请实施例三先移除位于减薄停止面50’下方且位于第二晶粒D2四周的部分减薄后封装材料层33c,形成半导体封装结构30d’和封装材料层33d,再移除减薄剩余材料51’,以使第二晶粒D2的上表面凸出于剩余的封装材料层33d,形成半导体封装结构30e。
具体的,移除位于减薄停止面50’下方且位于第二晶粒D2四周的部分减薄后封装材料层33c的具体方法以及移除减薄剩余材料51’的具体方法与实施例二相同,此处不再赘述。
需要说明的是,对开封后的第二晶粒D2进行失效分析之后,可以采用与实施例三相同的开封方法依次对第三晶粒D3、第四晶粒D4、第五晶粒D5、第六晶粒D6、第七晶粒D7和第八晶粒D8进行开封和失效分析,此处不再重复描述开封过程。因此,本申请可以对晶粒堆叠结构32中的多个晶粒按顺序进行开封,以便于对每一个固定位置的晶粒进行失效分析,有利于提高失效分析的效率和准确度。
本申请实施例三提供的半导体封装结构的开封方法,在实施例一的基础上,依次通过砂纸打磨、常温滴酸方法以及反应离子刻蚀工艺对半导体封装结构30c进行进一步的开封,以使目标晶粒(第二晶粒D2)的金属层91凸出,以便于进行后续的失效分析;与传统的直接通过高温(90℃)发烟硝酸将半导体封装结构煮开获取多个目标晶粒相比,本申请实施例三可以避免煮酸开封导致的目标晶粒与其他晶粒混淆或晶粒变形的问题,有利于安全高效无损的开封;与采用传统的Polish(研磨)工艺结合反应离子刻蚀将目标晶粒磨出来相比,本申请实施例三可以使开封后的目标晶粒(第二晶粒D2)凸出于封装材料层33d且使目标晶粒(第二晶粒D2)的上表面保持平整,减小了失效分析时对目标晶粒(第二晶粒D2)的去层难度,从而可以更高效的对目标晶粒(第二晶粒D2)进行失效分析;另外,本申请实施例三可以对晶粒堆叠结构32中的多个晶粒按从上至下的顺序进行逐个开封,以利于对多个固定位置的晶粒逐个进行失效分析,有利于提高失效分析的效率和准确度。因此,本申请实施例三可以安全高效无损的对半导体封装结构进行开封。
实施例四
在实施例一的基础上,本申请实施例四还提供一种半导体封装结构的开封方法,且本申请实施例四中的目标晶粒为第二晶粒D2;可以理解的,本申请实施例四用于开封第二晶粒D2,以便于后续对第二晶粒D2做失效分析。
本申请实施例四与实施例二不同的在于步骤S702和步骤S703的具体实施方式不同。具体的,本申请实施例四中,减薄剩余材料51’中的减薄后的第一晶粒D1的衬底60’和粘合层38采用不同的方法移除。例如,结合图8和图13所示,采用反应离子刻蚀工艺去除减薄后的第一晶粒D1的衬底60’,形成半导体封装结构30d”和封装材料层33c;结合图13和图14所示,采用酸液刻蚀粘合层38和位于减薄停止面50’下方且位于目标晶粒四周的部分减薄后封装材料层33c,形成半导体封装结构30e和封装材料层33d。可以理解的,本申请实施例四中,粘合层38与部分减薄后封装材料层33c同时被移除。
具体的,采用酸液刻蚀的具体步骤为:在常温下,将酸液滴加到粘合层38和减薄后封装材料层33c远离基板31的一侧,以使粘合层38和位于减薄停止面50’下方且位于目标晶粒四周的部分减薄后封装材料层33c被蚀刻掉;其中,酸液包括发烟硝酸,当然不限于此。
需要说明的是,对开封后的第二晶粒D2进行失效分析之后,可以采用与实施例四相同的开封方法依次对第三晶粒D3、第四晶粒D4、第五晶粒D5、第六晶粒D6、第七晶粒D7和第八晶粒D8进行开封和失效分析,此处不再重复描述开封过程。因此,本申请可以对晶粒堆叠结构32中的多个晶粒按顺序进行开封,以便于对每一个固定位置的晶粒进行失效分析,有利于提高失效分析的效率和准确度。
本申请实施例四提供的半导体封装结构的开封方法,在实施例一的基础上,依次通过砂纸打磨、反应离子刻蚀工艺以及常温滴酸方法对半导体封装结构30c进行进一步的开封,以使目标晶粒(第二晶粒D2)的金属层91凸出,以便于进行后续的失效分析;与传统的直接通过高温(90℃)发烟硝酸将半导体封装结构煮开获取多个目标晶粒相比,本申请实施例四可以避免煮酸开封导致的目标晶粒与其他晶粒混淆或晶粒变形的问题,有利于安全高效无损的开封;与采用传统的Polish(研磨)工艺结合反应离子刻蚀将目标晶粒磨出来相比,本申请实施例四可以使开封后的目标晶粒(第二晶粒D2)凸出于封装材料层33d且使目标晶粒(第二晶粒D2)的上表面保持平整,减小了失效分析时对目标晶粒(第二晶粒D2)的去层难度,从而可以更高效的对目标晶粒(第二晶粒D2)进行失效分析;另外,本申请实施例四可以对晶粒堆叠结构32中的多个晶粒按从上至下的顺序进行逐个开封,以利于对多个固定位置的晶粒逐个进行失效分析,有利于提高失效分析的效率和准确度。因此,本申请实施例四可以安全高效无损的对半导体封装结构进行开封。
实施例五
本申请实施例五还提供了一种半导体封装结构的开封方法,与上述实施例不同的在于,本申请实施例五中的目标晶粒为第二晶粒D2至第八晶粒D8中的任意一个,且本申请不需要逐个的对多个晶粒进行开封和失效分析。
以第二晶粒D2作为目标晶粒为例进行说明,本申请实施例五与实施例二、实施例三和实施例四不同的在于,本申请实施例五不需要先对第一晶粒D1进行开封和失效分析(即不需要以实施例一中的开封方法为基础),而是直接对完整的半导体封装结构远离基板的一侧沿纵向进行减薄处理,直至距离第二晶粒D2的上表面预设距离的减薄停止面,使半导体封装结构保留位于第二晶粒D2的上表面与减薄停止面之间的减薄剩余材料,以及位于减薄停止面下方且位于第二晶粒D2四周的减薄后封装材料层。
具体的,本申请实施例五中的减薄停止面与实施例二、实施例三和实施例四中的减薄停止面50相同,且本申请实施例五中的减薄剩余材料也与实施例二、实施例三和实施例四中的减薄剩余材料51’相同。可以理解的,本申请实施例五中移除减薄剩余材料和移除位于减薄停止面下方且位于第二晶粒D2四周的部分减薄后封装材料层的步骤与实施例二、实施例三和实施例四中的任意一个相同,此处不再赘述。
本申请实施例五提供的半导体封装结构的开封方法,通过砂纸打磨、反应离子刻蚀工艺以及常温滴酸方法对半导体封装结构进行开封,以使目标晶粒的金属层凸出,以便于进行后续的失效分析;与传统的直接通过高温(90℃)发烟硝酸将半导体封装结构煮开获取多个目标晶粒相比,本申请实施例五可以避免煮酸开封导致的目标晶粒与其他晶粒混淆或晶粒变形的问题,有利于安全高效无损的开封;与采用传统的Polish(研磨)工艺结合反应离子刻蚀将目标晶粒磨出来相比,本申请实施例五可以使开封后的目标晶粒凸出于封装材料层且使目标晶粒的上表面保持平整,减小了失效分析时对目标晶粒的去层难度,从而可以更高效的对目标晶粒进行失效分析。因此,本申请实施例五可以安全高效无损的对半导体封装结构进行开封。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的半导体封装结构的开封方法进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (16)

1.一种半导体封装结构的开封方法,其特征在于,所述半导体封装结构包括基板、沿纵向设置在所述基板上的晶粒堆叠结构以及包覆所述晶粒堆叠结构的封装材料层;所述晶粒堆叠结构包括依次堆叠设置在所述基板上的多个晶粒;所述多个晶粒包括目标晶粒;
所述开封方法包括以下步骤:
对所述半导体封装结构远离所述基板的一侧沿所述纵向进行减薄处理,直至距离所述目标晶粒的上表面预设距离的减薄停止面,使所述半导体封装结构保留位于所述目标晶粒的所述上表面与所述减薄停止面之间的减薄剩余材料,以及位于所述减薄停止面下方且位于所述目标晶粒四周的减薄后封装材料层;以及
移除所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层,以使所述目标晶粒的所述上表面凸出于剩余的封装材料层。
2.根据权利要求1所述的半导体封装结构的开封方法,其特征在于,所述减薄剩余材料为所述封装材料层的一部分。
3.根据权利要求2所述的半导体封装结构的开封方法,其特征在于,所述移除所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
采用酸液刻蚀所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层。
4.根据权利要求3所述的半导体封装结构的开封方法,其特征在于,所述采用酸液刻蚀所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
在常温下,将酸液滴加到所述减薄停止面远离所述基板的一侧,以使所述减薄剩余材料和位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层被蚀刻掉。
5.根据权利要求1所述的半导体封装结构的开封方法,其特征在于,所述减薄剩余材料包括所述多个晶粒中位于所述目标晶粒远离所述基板一侧且与所述目标晶粒相邻设置的上方晶粒的至少一部分。
6.根据权利要求5所述的半导体封装结构的开封方法,其特征在于,所述移除所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
先移除所述减薄剩余材料,再移除位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层;或者
先移除位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层,再移除所述减薄剩余材料。
7.根据权利要求5或6所述的半导体封装结构的开封方法,其特征在于,所述上方晶粒包括衬底以及设置在所述衬底远离所述基板一侧的金属层,且所述上方晶粒的所述至少一部分为所述衬底的一部分或全部。
8.根据权利要求5或6所述的半导体封装结构的开封方法,其特征在于,所述目标晶粒和所述上方晶粒之间设有粘合层;所述减薄剩余材料还包括所述粘合层。
9.根据权利要求6所述的半导体封装结构的开封方法,其特征在于,所述移除所述减薄剩余材料的步骤,包括以下步骤:
采用反应离子刻蚀工艺去除所述减薄剩余材料。
10.根据权利要求6所述的半导体封装结构的开封方法,其特征在于,所述移除位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
采用酸液刻蚀位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层。
11.根据权利要求10所述的半导体封装结构的开封方法,其特征在于,所述采用酸液刻蚀位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
在常温下,将酸液滴加到所述减薄后封装材料层远离所述基板的一侧,以使位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层被蚀刻掉。
12.根据权利要求5所述的半导体封装结构的开封方法,其特征在于,所述目标晶粒和所述上方晶粒之间设有粘合层;所述减薄剩余材料还包括所述粘合层;
所述移除所述减薄剩余材料以及位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,包括以下步骤:
采用反应离子刻蚀工艺去除所述上方晶粒的所述至少一部分;以及
采用酸液刻蚀所述粘合层和位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层。
13.根据权利要求12所述的半导体封装结构的开封方法,其特征在于,所述采用酸液刻蚀所述粘合层和位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层的步骤,还包括以下步骤:
在常温下,将酸液滴加到所述粘合层和所述减薄后封装材料层远离所述基板的一侧,以使所述粘合层和位于所述减薄停止面下方且位于所述目标晶粒四周的部分所述减薄后封装材料层被蚀刻掉。
14.根据权利要求1所述的半导体封装结构的开封方法,其特征在于,所述开封方法还包括以下步骤:
采用溶剂对所述目标晶粒的凸出部分以及所述剩余的封装材料层远离所述基板的一侧进行冲洗。
15.根据权利要求1所述的半导体封装结构的开封方法,其特征在于,所述对所述半导体封装结构远离所述基板的一侧沿所述纵向进行减薄处理的步骤,包括以下步骤:
采用砂纸将所述半导体封装结构远离所述基板的一侧沿所述纵向进行整体打磨减薄处理。
16.根据权利要求1所述的半导体封装结构的开封方法,其特征在于,所述目标晶粒包括衬底以及设置在所述衬底远离所述基板一侧的金属层;
所述目标晶粒凸出于所述剩余的封装材料层的部分至少包括部分所述金属层。
CN202110226516.8A 2021-03-01 2021-03-01 一种半导体封装结构的开封方法 Pending CN113013021A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110226516.8A CN113013021A (zh) 2021-03-01 2021-03-01 一种半导体封装结构的开封方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110226516.8A CN113013021A (zh) 2021-03-01 2021-03-01 一种半导体封装结构的开封方法

Publications (1)

Publication Number Publication Date
CN113013021A true CN113013021A (zh) 2021-06-22

Family

ID=76387402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110226516.8A Pending CN113013021A (zh) 2021-03-01 2021-03-01 一种半导体封装结构的开封方法

Country Status (1)

Country Link
CN (1) CN113013021A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI859948B (zh) 2023-03-10 2024-10-21 大陸商長江存儲科技有限責任公司 半導體封裝結構及其製備方法、存儲系統

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1052691A2 (en) * 1999-05-10 2000-11-15 Intersil Corporation Laser decapsulation apparatus and method
US6358852B1 (en) * 2000-05-17 2002-03-19 Advanced Micro Devices, Inc. Decapsulation techniques for multi-chip (MCP) devices
CN104465315A (zh) * 2013-09-24 2015-03-25 工业和信息化部电子第五研究所 3d叠层芯片封装器件的芯片分离方法
CN104658879A (zh) * 2013-11-22 2015-05-27 中芯国际集成电路制造(上海)有限公司 芯片封装体的开封方法
CN107244648A (zh) * 2017-05-08 2017-10-13 中国电子产品可靠性与环境试验研究所 芯片层叠塑料封装的mems惯性器件的开封方法
CN112366143A (zh) * 2020-10-09 2021-02-12 长江存储科技有限责任公司 一种开封方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1052691A2 (en) * 1999-05-10 2000-11-15 Intersil Corporation Laser decapsulation apparatus and method
US6358852B1 (en) * 2000-05-17 2002-03-19 Advanced Micro Devices, Inc. Decapsulation techniques for multi-chip (MCP) devices
CN104465315A (zh) * 2013-09-24 2015-03-25 工业和信息化部电子第五研究所 3d叠层芯片封装器件的芯片分离方法
CN104658879A (zh) * 2013-11-22 2015-05-27 中芯国际集成电路制造(上海)有限公司 芯片封装体的开封方法
CN107244648A (zh) * 2017-05-08 2017-10-13 中国电子产品可靠性与环境试验研究所 芯片层叠塑料封装的mems惯性器件的开封方法
CN112366143A (zh) * 2020-10-09 2021-02-12 长江存储科技有限责任公司 一种开封方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI859948B (zh) 2023-03-10 2024-10-21 大陸商長江存儲科技有限責任公司 半導體封裝結構及其製備方法、存儲系統

Similar Documents

Publication Publication Date Title
TWI587467B (zh) 半導體封裝結構及形成該半導體封裝結構的方法
US9627360B2 (en) Circuit board having bypass pad
US9318459B2 (en) Through via package
US20230260920A1 (en) Chip package and manufacturing method thereof
US7485969B2 (en) Stacked microelectronic devices and methods for manufacturing microelectronic devices
US8637969B2 (en) Stacked chips in a semiconductor package
KR101784507B1 (ko) 반도체 적층 패키지 및 제조 방법, 이를 포함하는 전자 시스템
US10916533B2 (en) Semiconductor package
US8426245B2 (en) Packaging method involving rearrangement of dice
US9030009B2 (en) Stacked semiconductor package and method for manufacturing the same
US9196538B2 (en) Semiconductor package and method of fabricating the same
US9431332B2 (en) Semiconductor package
KR102041373B1 (ko) 반도체 소자 및 제조 방법
CN113013021A (zh) 一种半导体封装结构的开封方法
US9462694B2 (en) Spacer layer for embedding semiconductor die
US20220208736A1 (en) Three-dimensional stacking semiconductor assemblies and methods of manufacturing the same
CN118866705A (zh) 一种封装结构及其形成方法、半导体系统
JP4452767B2 (ja) 半導体装置およびその製造方法
KR101612220B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
CN118448351A (zh) 3d垂直互连封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210622