CN113013018A - 制造包含松弛的氮化铟镓层的衬底的方法 - Google Patents

制造包含松弛的氮化铟镓层的衬底的方法 Download PDF

Info

Publication number
CN113013018A
CN113013018A CN202011501973.5A CN202011501973A CN113013018A CN 113013018 A CN113013018 A CN 113013018A CN 202011501973 A CN202011501973 A CN 202011501973A CN 113013018 A CN113013018 A CN 113013018A
Authority
CN
China
Prior art keywords
gallium nitride
nitride layer
indium gallium
doped indium
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011501973.5A
Other languages
English (en)
Inventor
卡罗尔·佩内尔
阿梅莉·迪赛涅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN113013018A publication Critical patent/CN113013018A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种制造衬底的方法，包括以下步骤：提供包括初始衬底、氮化镓层、掺杂的氮化铟镓层(13)以及非故意掺杂的氮化铟镓层(14)的堆叠；将掺杂的氮化铟镓层(13)和非故意掺杂的氮化铟镓层(14)转接到阳极氧化支撑体(21)上，以形成第二堆叠(20)；将第二堆叠(20)和对电极浸入电解质溶液中，并在掺杂的氮化铟镓层(13)和对电极之间施加电压或电流，以对掺杂的氮化铟镓层(13)进行多孔化，并使非故意掺杂的氮化铟镓层(14)松弛；将掺杂的氮化铟镓层(13)和非故意掺杂的氮化铟镓层(14)转接到关注的支撑体上；以及通过在非故意掺杂的氮化铟镓层上进行外延来形成氮化铟镓层，以获得松弛的外延生长的氮化铟镓层。

Description

制造包含松弛的氮化铟镓层的衬底的方法
技术领域
本发明涉及彩色微型显示器的一般领域。
本发明涉及制造包括松弛的氮化铟镓(InGaN)层的衬底或伪衬底的方法。
本发明还涉及包括松弛的氮化铟镓层的衬底或伪衬底。
本发明应用在许多工业领域中，特别是在基于间距小于10μm的微型LED的彩色微型显示器领域中。
背景技术
彩色微型显示器包括红色、绿色和蓝色像素(RGB像素)。
蓝色和绿色像素可以由氮化物材料制成，红色像素可以由磷光体材料制成。通常使用被称作“拾放(pick and place)”的技术将这三种类型的像素组合在同一衬底上。然而，在其像素小于10μm的微型显示器的情况下，出于对准问题以及实施这种规模的技术所需的时间的原因，不能再使用该技术。
另一种解决方案是使用量子点(QD)或纳米磷光体来进行颜色转换。然而，在小像素上控制这些材料的沉积是困难的，并且它们的流阻特性不够稳固。
因此，能够在同一衬底上以同一材料族自然地获得三个RGB像素是关键的。这种情况下，氮化铟镓是最有前途的材料。实际上，取决于该材料的铟浓度的不同，其理论上可以覆盖整个可见光谱。基于氮化铟镓的蓝色微型LED已经显示出远高于其有机同类产品的高亮度。为了在绿光波长下发光，LED的量子阱(QW)应当包含至少25％的铟，而对于发射红色光，则需要至少35％的铟。不幸的是，由于铟(In)在氮化镓(GaN)中的可混合性低，而且氮化镓上氮化铟镓有源区的生长所固有的压缩应力强，因此铟高于20％的氮化铟镓材料的质量会下降。
因此，能够降低氮化镓/氮化铟镓基结构的整体应力是至关重要的。
为了解决这个问题，已经考虑了几种解决方案。
第一种解决方案是形成诸如纳米线或棱锥之类的纳米结构，以能够通过自由边缘来松弛应力。可以通过分子束外延(MBE)技术实现轴向纳米线的生长。实际上，MBE生长中使用的低生长温度会导致内部量子效率(IQE)低。使用棱锥进行弯曲位错。具体地，完整的棱锥具有半极性平面，该半极性平面有利于铟的掺入以及减小有源区的内部电场。对于截棱锥来说，其截棱面使得量子阱能够在c平面上生长，这与沿着完整棱锥的半极性平面的发射相比，能够使得发射更加均匀。可替换地，生长还可以以平面的方式发生在纤锌矿结构的除c平面以外的平面上，例如在更有利于铟的掺入的半极性平面上的生长。
另一解决方案是通过使用晶格参数更接近于量子阱的氮化铟镓合金的晶格参数的衬底或伪衬底来减小LED结构的有源区中的应力。因此，即使具有平面构造，也可以提高氮化铟镓中的铟掺入率。已经发现了，随着衬底晶格参数的增加，与相同铟浓度的应力层相比，内部电场会减小，并且量子阱发射会向红色偏移。所得的松弛的氮化铟镓层使得能够通过有机金属气相外延(MOVPE)来生长III型氮化物异质结构。但是，据我们所知，到目前为止，实现该论证的唯一衬底是Soitec的伪衬底InGaNOS。该伪衬底是通过实施Smart CutTM技术制造的。通过各种热处理实现了氮化铟镓层的松弛[1]。然而，通过这种方法，在氮化铟镓层中可能会出现裂缝和/或氮化铟镓层的表面可能会失去其平坦性。
减少氮化镓/氮化铟镓基的LED结构中的整体应力的另一种解决方案是对氮化镓层进行多孔化处理。在参考文献[2]中，首先制备堆叠，该堆叠包括覆盖有非故意掺杂的氮化镓层(uid GaN)和n+掺杂的氮化镓层的蓝宝石衬底。掺杂的氮化镓层用作阳极。阴极是铂丝。通过在草酸溶液(0.2M(摩尔浓度))中施加30分钟15V的电压，然后在紫外辐射下置于KOH溶液(0.06M)中施加9V电压30分钟来进行电化学多孔化。由此获得的多孔化的氮化镓层使得能够生长出由n+氮化镓层、五个氮化镓/氮化铟镓量子阱(QW)和p氮化镓接触层组成的多量子阱(MQW)LED结构。显著的应力松弛会使得电学性能和光学性能更好，尤其是在光致发光(PL)方面。
但是，LED的层的晶体质量取决于多孔氮化镓层的孔径和孔隙度以及所需的厚度。因此，每次都需要找到合适的参数，这使得该工艺的工业化复杂。
发明内容
本发明的目的是提供一种由氮化镓/氮化铟镓衬底获得至少部分地或完全松弛的外延生长的氮化铟镓层的方法，以制造例如红绿蓝像素。
由此，本发明提供一种由氮化镓/氮化铟镓衬底制造松弛的外延生长的氮化铟镓层的方法，该方法包括以下步骤：
a)提供第一堆叠，该第一堆叠依次包括初始衬底、氮化镓层、掺杂的氮化铟镓层以及非故意掺杂的氮化铟镓层，
b)将掺杂的氮化铟镓层和非故意掺杂的氮化铟镓层转接到阳极氧化支撑体上，该非故意掺杂的氮化铟镓层与阳极氧化支撑体接触，以形成第二堆叠，
c)将掺杂的氮化铟镓层和对电极连接到电压发生器或电流发生器，
d)将第二堆叠和对电极浸入电解质溶液中，
e)在掺杂的氮化铟镓层和对电极之间施加电压或电流，以对掺杂的氮化铟镓层进行多孔化，
f)将经多孔化的掺杂的氮化铟镓层和非故意掺杂的氮化铟镓层转接到关注的支撑体上，
g)通过在非故意掺杂的氮化铟镓层上进行外延来形成氮化铟镓层，从而获得松弛的外延生长的氮化铟镓层。
本发明与现有技术的根本区别在于，通过电化学的方式实施的对掺杂的氮化铟镓层进行多孔化的步骤。
多孔化使氮化铟镓层的表面结构化并提高了提取效率，并且使得可以通过应力松弛来掺入更多的铟。
根据氮化铟镓层的掺杂、施加的电压和/或选择的电解质(性质和/或浓度)来调整孔的尺寸，以达到所需波长需要的松弛百分比是容易的。
第一次转接使得能够在氮(N)极性氮化铟镓层的表面上执行多孔化步骤，因此更容易获得孔隙度。第二次转接使得能够在衬底的正面上具有镓(Ga)极性，这能够进行随后的外延再生长。
非掺杂或弱掺杂的氮化铟镓层是电绝缘的。其在步骤e)中未被多孔化。因此，它可用作外延再生长层。
在该方法的最后，获得了具有非掺杂的氮化铟镓层的InGaNOX(“衬底X上的氮化铟镓”)类型的结构，其不需要进行热处理且具有整板(full plate)(即不必形成台面)。
在外延再生长方法中，所使用的生长温度(通常为900℃至1000℃)使得能够改进多孔化层，特别是能够通过扩大该层的孔隙来在保持晶格参数适于外延再生长层的同时，提供更大的自由度。因此，该外延再生长层使得非故意掺杂的氮化铟镓层能够进一步松弛。因此，这生成了至少部分地松弛的并且优选地完全地松弛的氮化铟镓层。
优选地，阳极氧化支撑体和/或关注的支撑体包括例如蓝宝石或硅(Si)的支撑体层以及掩埋氧化物层。
根据一个特定实施例，优选地根据SmartCutTM类型的方法来执行步骤b)，该方法包括以下步骤：
-注入原子物质(atomic species)，以在该掺杂的氮化铟镓层中深度处形成脆化区，该深度接近要在最终衬底中保留的该层的最终厚度；
-通过使非掺杂的氮化铟镓层与阳极氧化支撑体接触，以将第一堆叠接合到阳极氧化支撑体上；以及
-在脆化区处输送热能以将掺杂氮化铟镓层与氮化镓层分离。
优选地，第一堆叠还包括布置在非故意掺杂的氮化镓层和掺杂的氮化铟镓层之间的高掺杂氮化镓层。
根据该实施例，可以根据两个优选的替换方案来执行步骤b)。
根据第一替换实施例，步骤b)包括以下步骤：
-对高掺杂氮化镓层进行电化学阳极氧化以使其脆化，
-通过热活化和/或机械作用将掺杂的氮化铟镓层和非故意掺杂的氮化铟镓层与高掺杂氮化镓层分离。
根据第二优选的替换实施例，步骤b)包括以下步骤：将高掺杂氮化镓层进行电化学阳极氧化直至其溶解，由此将掺杂的氮化铟镓层和非故意掺杂的氮化铟镓层从掺杂的氮化镓层分离。可以在将氮化铟镓层转接到阳极氧化支撑体之前或之后溶解氮化镓层。
优选地，该方法包括后续步骤：例如通过光刻法对掺杂的氮化铟镓层和非故意掺杂的氮化铟镓层进行结构化以形成氮化铟镓台面。台面的形成使得能够在台面的自由边缘处引入额外的松弛度。
优选地，该方法包括以下步骤：在氮化铟镓台面上通过注入或金属有机气相外延来执行的掺杂步骤(可能采用不同的掺杂类型)。例如，可以针对一个台面和另一台面使用不同的掺杂类型来注入硅(或n型掺杂剂)。这会使得像素(例如三个像素)具有不同的掺杂水平，因此具有不同的松弛百分比以及不同的发射波长。该替换实施例有利于形成多光谱器件，例如以简化的方式形成不同颜色的LED或多颜色微型显示器。
根据另一个优选的替换方案，该方法包括步骤b)与步骤c)之间的步骤：例如通过光刻法对掺杂的氮化铟镓层和非故意掺杂的氮化铟镓层进行结构化以形成氮化铟镓台面。因此在多孔化步骤之前形成该台面，从而使得可以通过台面的侧面以及与电解质溶液接触的上表面二者来多孔化台面。
根据该另一优选的替换方案，该步骤优选地包括步骤c)之前的步骤：在氮化铟镓台面上通过注入或金属有机气相外延来执行的掺杂步骤(可能采用不同的掺杂类型)。例如，可以进行选择性地注入n掺杂剂(例如硅)或p掺杂剂(例如镁)以获得更多或更少的掺杂台面，这将使得多孔化步骤期间的松弛台面更多或更少。
根据其他优选的替换方案，可以在形成台面之前执行注入步骤。
优选地，台面的厚度小于100nm。因此，尽管铟浓度高，台面中的缺陷密度仍然是有限的。
优选地，非掺杂或弱掺杂的氮化铟镓层的厚度小于3nm。
优选地，氮化铟镓层中铟的比率大于或等于8％。这确保了丰富的铟以及高质量的外延再生长。
该方法有很多优势：
-易于实施，
-可用于厚度较小(通常小于100nm)的台面，
-台面结构化提供了合规的效果，
-引起了总体应力松弛，这与具有相同铟浓度的应力层相比减小了压电极化，尤其是使得在相同生长条件下增加了铟的掺入，
-提供了“自下而上”地制造μLED和μ显示器的方法：无论像素大小如何，在台面像素化之后都可以实现光学结构(N、QW、P)的生长，并且能够消除“拾放”方法中的对准问题，
-像素蚀刻工艺对微型LED的效率没有影响，这使得能够生产微米级甚至亚微米级的像素。
通过此方法，可以在阱中达到40％的铟，并且红光的量子效率(EQE)可以高于2.9％。
本发明还涉及一种衬底，该衬底依次包括：
-关注的支撑体，
-掺杂的多孔氮化铟镓层，该掺杂的多孔氮化铟镓层的孔隙率优选地大于1％且优选为5％至70％，
-非故意掺杂的氮化铟镓层。
该非故意掺杂的氮化铟镓层不是多孔的。
优选地，关注的支撑体包括例如蓝宝石、碳化硅(SiC)或硅等的支撑体层和掩埋氧化物层。
本发明还涉及一种发光二极管结构，该发光二极管结构依次包括衬底和外延再生长的堆叠，
该衬底包括：
-关注的支撑体，
-掺杂的多孔氮化铟镓层，该掺杂的多孔氮化铟镓层的孔隙率优选地大于1％且优选为5％至70％，
-非故意掺杂的氮化铟镓层，
该外延再生长的堆叠从衬底的非故意掺杂的氮化铟镓层起依次包括：
-掺杂有第一导电类型的松弛的外延生长的氮化铟镓层，
-有源区，具有一个或多个发射红色、绿色或蓝光的InGaN/(Ga,In)N量子阱，
-掺杂有与第一导电类型不同的第二导电类型的氮化铟镓层。
根据下文附加的描述，本发明的其他特征和优势将显现。
不必说，该附加描述仅是通过说明本发明的目的而给出的，不应解释为对该目的的限制。
附图说明
通过参照附图阅读纯粹通过指示而非限制的目的给出的示例性实施例的描述，将更好地理解本发明：
图1A、图1B、图1C以及图1D通过截面图示意性地示出了根据本发明特定实施例的制造包括至少部分松弛的氮化铟镓层的衬底的方法的不同步骤。
图2A、图2B、图2C、图2D以及图2E通过截面图示意性地示出了根据本发明的特定实施例的制造包括至少部分松弛的氮化铟镓层的衬底的方法的不同步骤。
图3是根据本发明的特定实施例的示出在阳极氧化步骤期间发生的作为掺杂率和施加的电势的函数的不同现象(分解前(pre-breakdown)、多孔化以及电抛光)的曲线图。
图4A、图4B、图4C、图4D和图4E通过截面图示意性地示出了根据本发明的特定实施例的制造包括至少部分松弛的氮化铟镓层的衬底的方法的不同步骤。
图5通过截面图示意性地示出了根据本发明的特定实施例的微型LED。
为了使附图更加易读，图中所表示的不同部分不必按照统一比例绘制。
应当理解，并不排斥不同的可能性(替换的和实施例)并且其之间可以彼此组合。
此外，在下文的描述中，通过考虑附图中所示的方式定向结构，来应用基于结构的方向的术语，诸如“上方”、“下方”等。
具体实施方式
尽管这不是限制性的，但是本发明特别是在彩色微型显示器领域中，尤其是在红绿蓝像素的制造领域中应用。但是，一方面，由于氮化铟镓吸收整个可见光谱，另一方面，由于氮化铟镓的价带和导带在水稳定性范围附近，即水分解所必需的热力学条件，本发明也可以用于光伏或水分解领域。本发明对于制造LED或长波长发射激光器也是有意义的。
该方法使得能够获得衬底或伪衬底，该衬底或伪衬底包括在掺杂的氮化铟镓层13上的至少部分松弛的非故意掺杂的氮化铟镓层14，该方法包括通过电化学阳极氧化来对掺杂的氮化铟镓层13进行多孔化的步骤。
所谓部分松弛，是指非故意掺杂的氮化铟镓层14的晶格参数a大于蓝宝石层上的氮化镓的晶格参数a，从而使得可以掺入更多的铟。
松弛百分比对应于：
Δa/a＝(ac2-ac1)/ac1
其中，ac1为起始层的晶格参数，以及
ac2为松弛层的晶格参数。
如果ac2对应于固体材料的晶格参数，则该层100％松弛。
当ac1＝ac2时，该层被认为是有应力的。
部分松弛是指松弛百分比超过50％。
更具体地说，该方法包括以下步骤：
a)提供第一堆叠10，该第一堆叠依次包括初始衬底11、氮化镓层12、掺杂的氮化铟镓层13以及非故意掺杂的氮化铟镓层14；
b)将掺杂的氮化铟镓层13和非故意掺杂的氮化铟镓层14转接到阳极氧化支撑体21上，该非故意掺杂的氮化铟镓层14与阳极氧化支撑体21接触以形成第二堆叠20；
c)将掺杂的氮化铟镓层13和对电极连接到电压发生器或电流发生器；
d)将第二堆叠20和对电极浸入电解溶液中；
e)在掺杂的氮化铟镓层13和对电极之间施加电压或电流，以使掺杂的氮化铟镓层13多孔化；
f)将多孔化的掺杂的氮化铟镓层13和非故意掺杂的氮化铟镓层14转接到关注的支撑体31上；
g)通过在非故意掺杂的氮化铟镓层上进行外延来形成氮化铟镓层，从而获得松弛的外延生长的氮化铟镓层；以及
h)可选地，通过经由台面的自由边缘进行松弛来形成微米级的台面(例如从1μm到几十微米，优选地为5μm至10μm)，以增加松弛百分比。
步骤h)可以在步骤b)和步骤c)之间进行，或在步骤g)之后进行。
首先参考图1A至图1D。
在图1A中示出了步骤a)中提供的第一堆叠10，该第一堆叠包括初始衬底11(例如蓝宝石、碳化硅、硅或玻璃)。衬底11的厚度范围例如为350μm至1.5mm。
氮化镓层12的厚度范围例如为30nm至4μm。氮化镓层是非故意掺杂的。非故意掺杂的氮化镓指的是掺杂浓度小于5*1017/cm3。
掺杂的氮化铟镓层13是n掺杂的。其厚度例如为10nm至200nm。掺杂的氮化铟镓指的是电子浓度为2*1018至2*1019/cm3。掺杂的氮化铟镓层101是导电的，其在步骤e)中被多孔化。
掺杂的氮化铟镓层13具有两个主面：第一主面13a和第二主面13b。第一主面13a具有氮(N)极性。该第一主面对氮化镓层12布置。第二主面13b具有镓(Ga)极性。将该第二主面设置为与非故意掺杂的氮化铟镓层14接触。
非故意掺杂的氮化铟镓层14的厚度优选地小于3nm，例如为1nm。非故意掺杂的氮化铟镓指的是掺杂浓度小于5*1017/cm3。该层是电绝缘的。该层在步骤e)中未被多孔化。在步骤e)的最后，非故意掺杂的氮化铟镓层14是无孔的(即，孔隙率小于0.01％，优选地小于0.001％)。
优选地，第一堆叠10由前述的层组成。换句话说，该第一堆叠不包括任何其他层。
优选地，这些层以整板(full-plate)方式沉积在初始衬底11上。
在步骤b)中，将掺杂的氮化铟镓层13和非故意掺杂的氮化铟镓层14转接至阳极氧化支撑体21上(图1B)。
优选地，例如通过直接接合或分子接合将非故意掺杂的氮化铟镓层14的自由表面转接到阳极氧化支撑体21的氧化物层23BOX上。
阳极氧化衬底21优选地包括支撑层22和被称作BOX(“掩埋氧化物层”)23的层(有时也称作连续氧化物层)。
支撑层(或支撑体)22例如是蓝宝石、硅或玻璃。支撑层22的厚度范围例如为350μm至1.5mm。
氧化物层23BOX的厚度范围例如为100nm至4μm。
根据优选实施例，使用Smart CutTM技术进行该转接。该方法包括以下步骤：
-注入原子物质，以在该掺杂的氮化铟镓层中一深度处形成脆化区，该深度接近要在最终衬底中保留的所述掺杂的氮化铟镓层的最终厚度；
-将第一堆叠10接合到阳极氧化支撑体21，
-输送热能以在脆化区中分离掺杂的氮化铟镓层。
通过沿着脆化区的平面劈裂，使第一堆叠10的初始衬底11和非故意掺杂的氮化镓层12从掺杂的氮化铟镓层13脱离。例如通过在400℃至600℃的温度范围内进行几分钟至几小时的热处理来进行该分离。该劈裂使得掺杂的氮化铟镓层13和非故意掺杂的氮化铟镓层14能够转接至阳极氧化支撑体21。
根据特定实施例，可以通过例如利用激光(也称为“剥离(lift off)”技术)刻蚀牺牲中间层的方法，将初始衬底11和非故意掺杂的氮化镓层12从掺杂的氮化铟镓层13脱离。
由此，在步骤b)的最后，获得第二堆叠20，该第二堆叠依次包括支撑层22、掩埋氧化物层23、非故意掺杂的氮化铟镓层14以及掺杂的氮化铟镓层13(图1B)。因此可以到达N极性的第一表面13a。
在注入Smart CutTM之后以及在阳极氧化步骤之前，可以执行注入硅的步骤以使掺杂的氮化铟镓层13导电性更强。
根据图2A至图2E所示的、方法的替换实施例，第一堆叠10还可以包括在氮化镓层12和掺杂的氮化铟镓层13之间被称为n++氮化镓的高掺杂氮化镓层15。
高掺杂氮化镓层15的高度范围例如在10nm至200nm。高掺杂氮化镓是指掺杂量为1019/cm3或更高。
有利地，根据该替换实施例，在步骤b)(图2B)中将第一堆叠10转接到阳极氧化支撑体21上之后，通过对高掺杂氮化镓层15进行电化学阳极氧化，将高掺杂氮化镓层15与掺杂的氮化铟镓层14分离，以使高掺杂氮化镓层多孔化(图2C)。将该高掺杂氮化镓层15用作薄膜。掺杂率的不同使多孔化和电抛光之间具有较高的选择性(图3)。
有利地，通过热和/或机械激活来促进分离。
替代性地，例如，如果需要施加机械应力以使掺杂的氮化镓层分离，则可以在转移步骤b)之前执行对该掺杂的氮化镓层15的阳极氧化步骤。
当在步骤b)之前执行掺杂的氮化镓层15上的多孔化步骤时，可控制多孔化率以使整个堆叠保持一致。在转接之后，施加热和/或机械应力以将该器件分成两部分，优选地在最脆的界面处，即在高掺杂氮化镓层和掺杂的氮化铟镓层之间施加应力。
可以使用与在多孔化掺杂的氮化铟镓层13的步骤(步骤e)中使用的相同的电解质溶液(性质和/或浓度)和/或相同的电压(或施加的电流)来对高掺杂氮化镓层15执行多孔化的步骤。
根据图4A至图4E所示的替换实施例，第一堆叠包括布置在氮化镓层12和掺杂的氮化铟镓层之间的高掺杂氮化镓层15(图4A)。步骤b)按照以下步骤进行：
-将掺杂的氮化镓层15和对电极连接到电压发生器或电流发生器，
-将第一堆叠10和对电极浸入电解质溶液中，
-在高掺杂氮化镓层15和对电极之间施加电压或电流，以蚀刻该高掺杂氮化镓层15，由此，将非故意地掺杂的氮化铟镓层14和掺杂的氮化铟镓层13从氮化镓层12分离(图4B)。
这产生了氮化铟镓薄膜。
然后将掺杂的氮化铟镓层13和非故意掺杂的氮化铟镓层14转接到阳极氧化支撑体21上(步骤b-图4C)。
在该实施例中，横向蚀刻n++氮化镓层15。优选地，该方法的该实施例不执行用于将氮化铟镓层13、14与第一堆叠10的其他层分离的附加步骤。该替换实施例优选地用于小尺寸样品(通常最大为几平方厘米)。对于更大的区域，可以预先在掺杂的氮化镓层15内形成电解质路径。
在转接掺杂的氮化铟镓层13和非掺杂的氮化铟镓层14之后，对掺杂的氮化铟镓层13进行电化学阳极氧化。该阳极氧化可以使掺杂的氮化铟镓层13部分地松弛。
为此，在步骤c)中，第二堆叠20和对电极(CE)500电连接到电压发生器或电流发生器。第二堆叠20用作工作电极(WE)。在下文中称为电压发生器，但也可以是在器件和对电极之间施加电流的电流发生器。
对电极500由诸如像铂这样的金属之类的导电材料制成。
在步骤d)中，将电极浸入电解质中，该电解质也称为电解质浴或电解质溶液。电解质可以是酸性或碱性的。电解质例如是草酸。其也可以是氢氧化钾(KOH)、氟化氢(HF)、硝酸(HNO3)或硫酸(H2SO4)。
可以在步骤c)之前执行步骤d)。
在步骤e)中，在器件和对电极500之间施加电压。该电压的范围可以为1V至100V，优选地为3V至100V。施加该电压的时间范围例如为几秒钟到几小时。当在施加的电势下电流变为零时，阳极氧化反应结束：在这种情况下，不再有电荷转移并且电化学反应停止。
可以在紫外(UV)光下进行该电化学阳极氧化步骤。该方法还可以包括不施加紫外线辐射的第一电化学阳极氧化以及施加紫外线辐射的第二电化学阳极氧化。
优选地，对掺杂的氮化铟镓层13的整个体积都进行多孔化。
在多孔化步骤的最后，掺杂的氮化铟镓层13的孔隙率至少为1％。优选地该孔隙率的范围为5％至70％。
孔隙的最大尺寸(高度)可以从几纳米到几微米变化。孔隙的最小尺寸(直径)可以从几纳米到几百纳米变化，特别是从10nm到70nm，例如从30nm到70nm，优选地从15nm到40nm。
所获得的孔隙度(孔隙率和孔隙尺寸)取决于掺杂的氮化铟镓层13的掺杂量和工艺参数(施加的电压、时间段、电解质的性质和浓度)。通过改变孔隙度，可以控制掺入率/分离率(the rate of incorporation/segregation)。随后可以在外延再生长期间根据所施加的温度改变孔隙度，尤其是孔隙大小。
多孔化步骤使得氮化铟镓层13上的非故意掺杂的氮化铟镓层14能够完全或部分地松弛，该氮化铟镓层13在多孔化之后被少量掺杂或甚至不再被掺杂。
为了使金属(镓)极性的第二侧13b在正面，将第二堆叠20转接到关注的支撑体31上，该支撑体例如包括优选地由硅、碳化硅、玻璃或蓝宝石制成的支撑层32以及氧化物层BOX 33(步骤f)。
根据以下步骤，可以使用SmartCutTM技术来执行步骤f)：
-注入原子物质，以在非故意掺杂的氮化铟镓层中一深度处形成脆化区，该深度接近要在最终衬底中保留的该层的最终厚度；
-将非故意掺杂的氮化铟镓层接合到关注的支撑体31上；以及
-输送热能以在脆化区处分离非故意掺杂的氮化铟镓层。
因此在该方法的最后，获得了InGaNOX(“衬底X上的氮化铟镓”)类型的衬底30，该衬底从背面到正面包括(图1C、图2D、图4D)：
-关注的支撑体31，该关注的支撑体例如由优选地由蓝宝石制成的支撑层32和氧化物层BOX 33形成，
-多孔化的掺杂的氮化铟镓层13，该多孔化的掺杂的氮化铟镓层正面上具有镓极性，
-无孔的至少部分或完全松弛的非故意掺杂的氮化铟镓层14。
根据替换实施例，该方法可以包括对多孔化的氮化铟镓层和非故意掺杂的氮化铟镓层进行结构化以形成氮化铟镓台面(图1D，2E，4E)的后续步骤(步骤h))。
根据优选的替换实施例，台面可以在多孔化步骤之前形成。
可以构造该台面然后对其进行掺杂。在该替换实施方案中，该方法可以包括在多孔化步骤之前的以下步骤：
-对以整板方式沉积的氮化铟镓层和非故意掺杂的氮化铟镓层进行结构化，以形成氮化铟镓台面，
-优选地，使用合适的材料填充台面之间的空间，并对由此所得的整体进行平面化，以使表面平坦，
-以相同或不同的浓度在台面中局部注入掺杂剂；例如，可以用不同组的掩模进行多种注入操作。
可替换地，可以在构造台面之前执行掺杂。根据该替换实施方案，该方法可以在多孔化步骤之前包括以下步骤：
-在整板沉积的掺杂的氮化铟镓层中局部注入掺杂剂，其中，掺杂剂浓度可以沿着氮化铟镓层变化，从而形成更多或更少的掺杂区，
-对整板沉积的氮化铟镓层和非故意掺杂的氮化铟镓层进行结构化，以形成氮化铟镓台面。
作为说明，例如可以使用诸如氮化硅(SiN)或氧化硅(SiO2)型掩模之类的硬掩模来执行注入以及使用对准标记(例如铝(Al)、钛(Ti)，氮化钛(TiN))以使台面与注入区匹配。利用两种不同的掩模，通过例如MOCVD可以制造具有不同注入能量的两个区域，因此可以制造除了对掺杂板进行初始掺杂之外的两种不同的掺杂类型。对准标记用于对准用于注入的两个掩模和用于台面蚀刻的掩模。
将同一组掩膜用于注入和台面。
可以通过光刻法来构造台面。
台面(也称为隆起(elevation))是浮雕元素。它们例如通过蚀刻连续的层或几个叠加的连续层来获得，从而仅留下该层或这些层的多个“浮雕”。蚀刻通常是等离子或干法蚀刻(例如RIE等离子)。浮雕可以限定像素。
优选地，台面的侧面垂直于衬底30的不同层的堆叠。
台面的尺寸(宽度和长度)范围为500nm到500μm。上述宽度和长度是指平行于下方堆叠的表面的维度。
两个连续台面100之间的间距为50nm至20μm。
氮化铟镓台面包括掺杂的氮化铟镓层13和非故意掺杂的氮化铟镓层14。优选地，台面由这两个层13、14组成。
台面的掺杂的氮化铟镓层13的厚度范围优选地为10nm至200nm。厚度较小(小于100nm)的层可以包含高浓度的铟，同时保持良好的材料质量(缺陷少)。厚度是指台面的垂直于下方堆叠的维度。
可替换地，可以由通过金属有机气相沉积(MOCVD)外延进行的掺杂来替换通过注入进行的掺杂(特别是掺杂硅或锗)。举例来说，可以执行三个连续的外延步骤以在工艺结束时获得三个不同的掺杂水平，以形成红、绿和蓝台面(RGB)。
该方法包括在整板非故意掺杂的氮化铟镓层14(图5)上或在氮化铟镓台面的非故意掺杂的氮化铟镓层14上制造外延再生长的堆叠40的后续步骤。优选地执行该步骤以形成外延再生长的LED，特别是全氮化铟镓的红光(或绿光)LED。
由于非故意掺杂的氮化铟镓层14在电化学阳极氧化步骤中未被多孔化，因此该非故意掺杂的氮化铟镓层是连续的无孔2D层，因此，其有利于外延再生长的堆叠40，且外延层具有更好的电阻。
全氮化铟镓LED(all InGaN LED)的外延再生长堆叠40例如从非故意掺杂的氮化铟镓层14起依次包括：
-n掺杂的氮化铟镓层41，该n掺杂的氮化铟镓层的铟浓度优选地与松弛衬底的氮化铟镓层的铟浓度相同，
-有源区42，具有一个或多个发射红光(或绿光)的InGaN/(Ga,In)N量子阱，
-基于p掺杂的氮化铝镓(AlGaN)或氮化镓的电子势垒43，
-p掺杂的氮化铟镓层44，该p掺杂的氮化铟镓层的铟浓度优选地具有与n氮化铟镓层的铟浓度相同或比该n氮化铟镓层的铟浓度更低，
-p++掺杂的氮化铟镓层45，该p++掺杂的氮化铟镓层的铟浓度优选地与p氮化铟镓层的铟浓度相同。
更具体地，全氮化铟镓的LED结构可以依次包括：
-氮化铟镓衬底，
-由15x In0.03Ga0.97N/GaN(厚度为20nm/1.8nm)形成的350nm的n掺杂的氮化铟镓层，
-由5x In0.40Ga0.60N/In0.03Ga0.097N(厚度为2.3nm/5nm、7nm、11nm)形成的多个量子阱(MQW)，
-uid In0.03Ga0.97N层(10nm)，
-Al0.1Ga0.9N:Mg层(20nm)，
-Mg掺杂的In0.03Ga0.97N层(125nm)，
-p++掺杂的In0.03Ga0.97N层(25nm)。
可以使用不同的生长工艺来形成外延生长的层。
根据第一替换实施例，再生长是横向的，并且优选地通过蚀刻来执行后续像素化步骤。
根据替换实施例，在台面的垂直上方进行再生长。在此替换实施例中，像素对应于下方的台面。
优选地，钝化层将例如通过原子层沉积(ALD)沉积在台面100和/或外延再生长的LED的侧面上。钝化层可以是氧化铝。钝化层的厚度可以为几纳米，例如为2nm至5nm。
参考文献
【1】Even et al,"Enhanced In incorporation in full InGaNheterostructure grown on relaxed InGaN pseudo-substrate",Appl.Phys.Lett.110,262103(2017)(Even等，“在松弛的氮化镓铟伪衬底上生长的全氮化镓铟异质结构中铟浓度的增强”，应用物理快报，110，262103(2017))。
【2】Jang et al,"Electrical and structural properties of GaN films andGaN/InGaN light-emitting diodes grown on porous GaN templates fabricated bycombined electrochemical and photoelectrochemical etching",Journal of Alloysand Compounds 589(2014)507-512(Jang等，“在通过结合电化学和光电化学蚀刻的多孔氮化镓模板上生长的氮化镓薄膜和氮化镓/氮化镓铟发光二极管的电学和结构特性”，合金和化合物杂志，589(2014)507-512)。

Claims (19)

1.一种由氮化镓/氮化铟镓衬底制造松弛的外延生长的氮化铟镓层的方法，所述方法包括以下步骤：
a)提供第一堆叠(10)，所述第一堆叠依次包括初始衬底(11)、氮化镓层(12)、掺杂的氮化铟镓层(13)以及非故意掺杂的氮化铟镓层(14)；
b)将所述掺杂的氮化铟镓层(13)和所述非故意掺杂的氮化铟镓层(14)转接到阳极氧化支撑体(21)上，所述非故意掺杂的氮化铟镓层(14)与所述阳极氧化支撑体(21)接触以形成第二堆叠(20)；
c)将所述掺杂的氮化铟镓层(13)和对电极连接到电压发生器或电流发生器；
d)将所述第二堆叠(20)和所述对电极浸入电解质溶液中，
e)在所述掺杂的氮化铟镓层(13)和所述对电极之间施加电压或电流，以使所述掺杂的氮化铟镓层(13)多孔化；
f)将经多孔化的所述掺杂的氮化铟镓层(13)和所述非故意掺杂的氮化铟镓层(14)转接到关注的支撑体(31)上；以及
g)通过在所述非故意掺杂的氮化铟镓层上进行外延来形成氮化铟镓层，以获得松弛的外延生长的氮化铟镓层。
2.根据权利要求1的所述方法，其中，所述阳极氧化支撑体(21)和/或所述关注的支撑体(31)包括支撑层(22、32)和掩埋氧化物层(23、33)。
3.根据权利要求2所述的方法，其中，所述支撑层(22、32)由蓝宝石或硅制成。
4.根据权利要求1或2所述的方法，其中，所述第一堆叠(10)还包括布置在所述非故意掺杂的氮化镓层(12)和所述掺杂的氮化铟镓层(13)之间的高掺杂氮化镓层(15)。
5.根据权利要求4所述的方法，其特征在于，根据以下步骤执行步骤b)：
-对所述高掺杂氮化镓层(15)进行电化学阳极氧化以使该高掺杂氮化镓层(15)脆化；以及
-通过热活化和/或机械作用将所述掺杂的氮化铟镓层(13)和所述非故意掺杂的氮化铟镓层(14)从所述高掺杂氮化镓层(15)分离。
6.根据权利要求4所述的方法，其中，步骤b)包括以下步骤：在所述高掺杂氮化镓层(15)上进行电化学阳极氧化直至所述高掺杂氮化镓层(15)溶解，从而将所述掺杂氮化铟镓层(13)和所述非故意掺杂氮化铟镓层(14)从所述掺杂的氮化镓层(13)分离。
7.根据权利要求1至4中任一项所述的方法，其中，根据包括以下步骤的过程来执行步骤b)：
-注入原子物质，以在所述掺杂的氮化铟镓层(13)中一深度处形成脆化区，该深度接近要在最终衬底(30)中保留的所述掺杂的氮化铟镓层(13)的最终厚度；
-将所述第一堆叠(10)接合至所述阳极氧化支撑体(21)，所述非掺杂的氮化铟镓层(14)与所述阳极氧化支撑体(21)接触；以及
-输送热能以使所述掺杂的氮化铟镓层(13)在所述脆化区中与所述氮化镓层(12)分离。
8.根据权利要求1至7中任一项所述的方法，其中，所述方法包括后续步骤：对所述掺杂的氮化铟镓层(13)和所述非故意掺杂的氮化铟镓层(14)进行结构化以形成氮化铟镓台面。
9.根据权利要求8所述的方法，其中，通过光刻来对所述掺杂的氮化铟镓层(13)和所述非故意掺杂的氮化铟镓层(14)进行结构化。
10.根据权利要求8或9所述的方法，其中，所述方法包括以下步骤：通过在所述氮化铟镓台面上进行注入或金属有机气相外延来执行掺杂步骤。
11.根据前述权利要求中任一项所述的方法，其中，在所述掺杂步骤期间实施不同的掺杂类型。
12.根据权利要求1至7中任一项所述的方法，其中，所述方法包括介于步骤b)和步骤c)之间的以下步骤：对所述掺杂的氮化铟镓层(13)和所述非故意掺杂的氮化铟镓层(14)进行结构化以形成氮化铟镓台面。
13.根据权利要求12所述的方法，其中，通过光刻来对所述掺杂的氮化铟镓层(13)和所述非故意掺杂的氮化铟镓层(14)进行结构化。
14.根据权利要求12或13所述的方法，其中，所述方法包括在步骤c)之前的以下步骤：通过在所述氮化铟镓台面上进行注入或金属有机气相外延来执行掺杂步骤。
15.根据前述权利要求中任一项所述的方法，其中，在所述掺杂步骤期间实施不同的掺杂类型。
16.一种衬底(30)，所述衬底依次包括关注的支撑体(31)、多孔掺杂的氮化铟镓层(13)和非故意掺杂的氮化铟镓层(14)。
17.根据权利要求16所述的衬底(30)，其中，所述关注的支撑体(31)包括支撑体层(32)和掩埋氧化物层(33)。
18.根据权利要求17所述的衬底(30)，其中，所述支撑层(32)由蓝宝石、碳化硅或硅制成。
19.一种发光二极管，所述发光二极管依次包括：衬底(30)和外延再生长的堆叠(40)，
所述衬底(30)包括：
-关注的支撑体(31)，
-掺杂的多孔氮化铟镓层(13)，
-非故意掺杂的氮化铟镓层(14)；以及
外延再生长的堆叠(40)从非故意掺杂的氮化铟镓层(14)起依次包括：
-松弛的外延生长的氮化铟镓层(41)，掺杂有第一导电类型，
-有源区(42)，具有一个或多个发射红光或绿光的InGaN/(Ga,In)N量子阱，
-氮化铟镓层(44)，掺杂有与所述第一导电类型不同的第二导电类型。
CN202011501973.5A 2019-12-19 2020-12-18 制造包含松弛的氮化铟镓层的衬底的方法 Pending CN113013018A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1914960 2019-12-19
FR1914960A FR3105568B1 (fr) 2019-12-19 2019-12-19 Procede pour fabriquer un substrat comprenant une couche d’ingan relaxee

Publications (1)

Publication Number Publication Date
CN113013018A true CN113013018A (zh) 2021-06-22

Family

ID=69811289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011501973.5A Pending CN113013018A (zh) 2019-12-19 2020-12-18 制造包含松弛的氮化铟镓层的衬底的方法

Country Status (4)

Country Link
US (2) US11735693B2 (zh)
EP (1) EP3840016A1 (zh)
CN (1) CN113013018A (zh)
FR (1) FR3105568B1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688829B2 (en) * 2020-12-30 2023-06-27 Meta Platforms Technologies, Llc Engineered substrate architecture for InGaN red micro-LEDs
FR3123758A1 (fr) * 2021-06-07 2022-12-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede pour fabriquer un substrat comprenant une couche d’ingan relaxee et substrat ainsi obtenu pour la reprise de croissance d’une structure led
FR3124312A1 (fr) 2021-06-16 2022-12-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede pour fabriquer une matrice a emission native
FR3124313B1 (fr) 2021-06-16 2023-06-30 Commissariat Energie Atomique Procede de fabrication d’une matrice a emission native
FR3141558A1 (fr) 2022-10-28 2024-05-03 Commissariat à l'Energie Atomique et aux Energies Alternatives Substrat de croissance de matrice de diodes, comportant des mésas présentant différents niveaux de porosification
FR3142830A1 (fr) 2022-12-02 2024-06-07 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de fabrication par porosification électrochimique différenciée d’un substrat de croissance comportant des mesas présentant différents niveaux de porosification
FR3143850A1 (fr) * 2022-12-19 2024-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de réalisation d’un dispositif électronique
FR3144485A1 (fr) 2022-12-21 2024-06-28 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de fabrication d’un substrat de croissance comportant des mésas de différentes deformabilites, par gravure et porosification électrochimique

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102425935B1 (ko) * 2014-09-30 2022-07-27 예일 유니버시티 GaN 수직 마이크로캐비티 표면 방출 레이저(VCSEL)를 위한 방법
US20240063340A1 (en) * 2019-09-10 2024-02-22 The Regents Of The University Of California METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES

Also Published As

Publication number Publication date
EP3840016A1 (fr) 2021-06-23
US20210193873A1 (en) 2021-06-24
US11735693B2 (en) 2023-08-22
FR3105568A1 (fr) 2021-06-25
US20230361246A1 (en) 2023-11-09
FR3105568B1 (fr) 2021-12-17

Similar Documents

Publication Publication Date Title
CN113013018A (zh) 制造包含松弛的氮化铟镓层的衬底的方法
US11749779B2 (en) Process for manufacturing a relaxed GaN/InGaN structure
US6709929B2 (en) Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
CN107710381B (zh) 涉及具有晶格匹配的覆层的高限制因子的iii族氮化物边发射激光二极管的方法和器件
TW201241920A (en) Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
US8138494B2 (en) GaN series light-emitting diode structure
CN116210091A (zh) Led装置及制造led装置的方法
US11195722B2 (en) Method of manufacture using complementary conductivity-selective wet-etching techniques for III-nitride materials and devices
US20220406968A1 (en) Method for manufacturing a native emission matrix
JP2023547246A (ja) 半導体ボディを製造する方法および半導体デバイス
US20220393065A1 (en) Method for manufacturing a substrate comprising a relaxed ingan layer and substrate thus obtained for the resumption of growth of a led structure
US20240297204A1 (en) Method for producing a native emission matrix
CN118156379A (zh) 用于使(Al,In,Ga)N/(Al,In,Ga)N台面多孔化的方法
US20240213398A1 (en) Method for manufacturing a growth substrate including mesas of various deformabilities, by etching and electrochemical porosification
CN118231542A (zh) 用于制造微型led的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination