CN113012635B - 一种灰度数据传输控制器、传输控制系统以及传输方法 - Google Patents

Abstract

本申请涉及一种灰度数据传输控制器、传输控制系统以及传输方法，通过将灰度数据分时发送，然后将公共整数数据作为可循环使用的数据存储在存储器中，余数系数数据不存储，相对于完全不存储的芯片而言，本申请具有减少数据总线发送数据的时间，相较于灰度数据全部存储的芯片而言，本申请所需的存储空间更小，芯片成本得以降低，同时，通过将灰度数据分组，提高了灰度显示的刷新率和均匀度。

Description

一种灰度数据传输控制器、传输控制系统以及传输方法

技术领域

本申请涉及灰度显示领域，具体涉及一种灰度数据传输控制器、传输控制系统以及传输 方法。

背景技术

传统PWM芯片，总线传输的数据是灰度值整体(通常为16bit灰度值)；传统单/双锁存 芯片，是将灰度值整体分为若干bit，在不同时间段发送不同的bit。在中高阶显示屏中，通常 采用能够输出高刷新PWM的恒流源驱动芯片，这类芯片通常全部接收存储灰度数据，再利 用PWM产生单元生成PWM驱动信号。全存储灰度数据需要较大的存储器，特别是采用Ping-Pong存储结构的芯片，这就使得芯片的成本增加。

公开号CN105096821B的中国专利，就公开了一种灰度显示驱动方法及灰度显示驱动装 置，该专利中，灰度显示驱动装置根据视频信号中的显示数据计算了包括高有效位和余数位 的灰度数据，然后将高有效位和余数位的权重分散到m个子帧中，获得多个子帧位权重序列 和多个子帧位数值序列，逐个子帧地输出灰度驱动信号，以驱动LED显示屏的LED。

该专利中给出了将灰度数据分为高有效位和余数位的灰度数据，然后进行分别显示，解 决了一次传输灰度数据需要较大存储器的问题，同时也提升了灰度数据的刷新率。但是在该 专利中，仍然需要存储各子帧的灰度数据，也就是说该专利中最终仍然需要存储所有的灰度 数据，区别仅在于将原本的一个整的灰度数据拆分成了若干子帧，也就是说存储所需的内存 并没有减少，使得该专利在芯片成本上不仅没有减少，反而因为子帧的构建增加了芯片成本。 在一定成都上解决了灰度显示过程中显示不均匀和刷新率较低的问题。

对于公共整数数据与余数系数数据分开接收的装置，接收公共整数需要占用一定的总线 时间(总线带宽)，进一步的，对于先接收公共整数再接收余数系数的情况，余数系数接收之 前，灰度不完整，显示效果较差，尤其是对于低灰数据而言，画面显示效果更差。

发明内容

本申请的目的在于克服现有技术的不足，提供一种灰度数据传输控制器、传输控制系统 以及传输方法，通过将灰度数据分时发送，然后将公共整数数据作为可循环使用的数据存储 在存储器中，余数系数数据不存储，相对于完全不存储的芯片而言，本申请具有减少数据总 线发送数据的时间，相较于灰度数据全部存储的芯片而言，本申请所需的存储空间更小，芯 片成本得以降低，同时，通过将灰度数据分组，提高了灰度显示的刷新率和均匀度。

本申请的目的是通过以下技术方案来实现的：

一种灰度数据传输控制器，包括控制器，显示帧前段，控制器发送公共整数数据；

显示帧后段，控制器发送余数系数数据；

其中，公共整数数据存储在驱动芯片中，余数系数数据不存储或使用小存储器存储，且 满足，

其中，D'表示某一帧实际显示的灰度值，Q表示公共整数数据，R_i表示余数系数数据，N为该显示帧内公共整数数据循环显示的次数，n为该显示帧内余数系 数数据显示的次数。

和传统灰度显示相比，本申请在保证芯片刷新率的前提下，降低了芯片成本，本申请中 将灰度数据分为公共整数数据和余数系数数据，仅存储公共整数数据，本申请中所指的公共 整数数据就是灰度数据的高位数据，余数系数数据是指灰度数据的低位数据，根据该划分将 原本的一个灰度数据分为了若干组灰度数据进行显示，从而提升了刷新率，同时公共整数数 据所需的存储空间也远小于整个灰度数据，因此降低了芯片成本。

进一步的，所述公共整数数据和余数系数数据的计算方式为：

公共整数数据

求整函数；

余数数据

求余函数，其中D表示某一帧的灰度值，余数数据R进一拆分 成若干余数系数数据R_i。某一帧的灰度值是指该显示帧的实质灰度值，例如一个显示帧的灰 度值为4321，则将该灰度值4321作为D计算Q和R，而实际显示的灰度值D'不一定与D相同。

进一步的，所述显示帧前段和显示帧后段以公共整数全部发送完作为区分节点。这里说 指的全部发送完是指驱动芯片所有通道对应的公共整数数据全部发送完，以16通道为例，若 公共整数为7bit，数据总线位宽16bit，则每次只能发送2个7bit的公共整数数据，16个通道 需要8次才能将公共整数全部发送完。

进一步的，所述余数系数数据在控制器的控制下直接发送；

或在控制器的控制下将多个余数系数数据压缩成1个余数相关数据进行发送。将多个余 数系数数据压缩后编码发送，可以进一步降低数据总线的占用，节约的时间可用于发送寄存 器数据和双沿指令等数据。

进一步的，控制器或驱动芯片存储有公共整数权重W_Q和余数权重W_R；

对应的，发送的公共整数数据由Q变为Q'，发送的余数系数数据由R_i变为R_i'；

则最终显示的灰度值为由D'变为D”，且有：

其中，W_Q×Q'＝Q。

该设计即对应几个不散的情况，也就是优化最小显示效果，余数系数数据显示的最小宽 度由1个脉冲变为了W_R个脉冲，当大于1时就提升了显示效果，与此同时，对应的公共整数 数据，相较于Q而言，Q'的位宽降低，例如4个不打散中，公共整数向高位移位2bit，假设Q 为8bit，则Q'为6bit，可降低数据总线占用，甚至减少发送公共整数数据的次数，更快将公 共整数数据发送完。

进一步的，所述W_R＝2^j，W_R大于1时，控制器补充发送余数低位数据R[0:j-1]，即补充 发送余数数据R的第0到(j-1)bit。

如上述所言，在4个不散中，公共整数向高位移位2bit，余数系数数据也移位了2bit，这 就意味着最低位的2bit余数系数数据丢失了，因此需要额外补充发送者2bit的余数系数数据， 以保证灰度数据的完整性。

进一步的，所述余数权重W_R存储在驱动芯片或控制器中，发送时只发送余数系数数据R_i。

进一步的，各组余数系数数据的余数权重W_R相同；

或，

各组余数系数数据的余数权重W_R由控制器或寄存器配置。

通过寄存器配置的方式，可以灵活的设置最小显示脉冲宽度，可以更加灵活的优化显示 效果。

进一步的，所述公共整数数据位宽至少为3bit。

一种灰度数据传输系统，包括控制器、数据总线和至少一个驱动芯片，所述控制器通过 数据总线与驱动芯片连接，各驱动芯片通过数据总线级联，所述控制器为权利要求1-8中任 一项所述的一种灰度数据传输控制器。

一种灰度数据传输方法，包括：

S100：控制器将灰度数据分为公共整数数据和N组余数系数数据；

S200：在控制器的控制下分时发送公共整数数据和N组余数系数数据；

S300：驱动芯片将接收到的公共整数数据进行存储，余数系数数据不存储，显示时，由 存储的公共整数数据+实时接收到的余数系数数据生成PWM进行显示。

进一步的，所述公共整数数据先发，公共整数数据全部发送完以后再依次发送余数系数 数据。

进一步的，所述N组余数系数数据分N次发送，累计产生N个PWM进行显示。

进一步的，所述N组余数系数数据编码成N/m组余数相关数据进行发送，接收到余数相 关数据后再解码成相应的余数系数数据，其中m表示余数相关数据中余数系数数据的个数。

进一步的，控制器或驱动芯片存储有公共整数权重W_Q和余数权重W_R；

对应的，发送的公共整数数据由Q变为Q'，发送的余数系数数据由R_i变为R_i'；

则最终显示的灰度值为由D'变为D”，且有：

其中，W_Q×Q'＝Q。

进一步的，所述W_R＝2^j，W_R大于1时，控制器补充发送余数低位数据R[0:j-1]，即补充 发送余数数据R的第0到(j-1)bit。

本申请的有益效果是：

1)本申请中将灰度数据分为公共整数数据和余数系数数据，其中公共整数数据仅存储循 环显示，余数系数数据不存储，相较于传统芯片具有所需存储空间更小，成本更低的技术进 步；

2)本申请中将余数系数数据均匀的分摊到每一组PWM中，使得每一个PWM中由公共整数数据+余数系数数据组成，提高了灰度显示的均匀性；

3)本申请采用双存储的结构存储公共整数数据，可有效避免画面撕裂的问题，使得画面 显示效果更佳；

4)将灰度数据分为公共整数数据和余数系数数据，不仅降低了芯片所需的存储空间，还 减轻了数据总线占用带宽；

5)余数系数数据进一步的采用压缩编码的方式进行发送，节约了数据总线占用带宽，节 约的时间可用于传输下一帧的公共整数数据，从而无需填充显示公共整数数据；

6)未接收到余数系数数据时，填充显示公共整数数据，提升灰度显示的均匀性，进一步 提升了灰度显示的刷新率；

7)填充显示的公共整数数据采用函数映射的方式将公共整数数据映射成灰度值小于公 共整数的灰度数据进行显示，解决了填充显示公共整数数据出现的跳灰现象；

8)余数系数数据采用不打散技术，优化了显示效果，同时补充显示丢失的低位灰度数据， 从而保证灰度显示的可靠性，避免失真。

附图说明

图1是驱动芯片的原理框图；

图2是驱动芯片显示原理框图；

图3是第一存储单元采用双存储的原理框图；

图4是驱动芯片的另一种原理框图；

图5是驱动芯片的另一种第一存储单元采用双存储的原理框图；

图6是驱动芯片的显示原理图；

图7是驱动芯片余数系数接收并显示的原理图；

图8是驱动芯片整数与余数生成PWM数据的原理图；

图9是传统模式下余数系数显示理想波形图和实际波形图；

图10是余数系数采用N个不打散以后的波形图；

图11是余数系数补充显示后的波形图；

图12是编码模块示意图；

图13是解码模块示意图；

图14是余数相关数据存储的结构原理图；

图15是编码模块和解码模块的连接示意图；

图16是编码模块、解码模块、第二存储单元的连接示意图；

图17是解码模块在计数器作用下的示意图；

图18是余数系数编码发送的原理框图；

图19是余数系数编码发送并显示的原理框图；

图20是填充显示公共整数数据的示意图；

图21是采用双存储结构下连续两帧填充显示公共整数数据的示意图；

图22是单存储结构下连续两帧填充显示公共整数数据的示意图；

图23是跳灰现象示意图；

图24是公共整数映射后显示的原理框图；

图25是映射模块示意图；

图26是公共整数映射原理图；

图27是跳灰优化对比示意图；

图28是一种实例演示的跳灰优化对比示意图；

图29是三种显示曲线对比示意图；

图30是填充显示的波形图；

图31是填充显示进一步优化后的波形图；

图32是本申请系统示意图。

具体实施方式

下面结合具体实施例进一步详细描述本申请的技术方案，但本申请的保护范围不局限于 以下所述。

应说明的是，在没有特殊说明的情况下，本实施例以及前文所述的余数系数数据和公共 整数数据都是指同一显示帧LED显示屏中某一个晶圆的灰度数据，或者说是芯片其中一个通 道的灰度数据。

在进行实例说明之前，首先介绍一下本申请中关于公共整数数据和余数系数数据的概念， 值得强调的是，公共整数数据和余数系数数据的划分，并非本申请所独创，而是本领域的常 规选择，区别仅在于命名不同，在本领域中，公共整数数据也可称为灰度高位数据或高灰阶 数据，或叫高有效位数据，剩下的部分则称为余数系数数据或低灰数据、低灰阶数据、低有 效数据，其本质是将多bit的灰度数据分为两段，一段为高位数据，则剩下的为低位数据。如 公开号为CN105096821B的专利，灰度显示驱动方法及灰度显示驱动装置中将灰度数据分为 高有效位和低有效位，再如，公开号为CN104050928A的专利，将灰度数据定义为高有效位 数据和余数位数据。

本申请中公共整数数据和余数系数数据的具体划分如下：

以一个13bit的灰度数据为例进行说明，定义该13bit的数据为D[12:0]，也就是一个位宽 为13bit的数据，就目前而言，灰度数据一般最大为16bit，不管是多大的灰度数据，在进行 公共整数数据和余数系数数据划分时，其原理均如下：

公共整数数据

求整函数；

余数数据

求余函数；

这里的D是指实际需要显示的灰度值，也就是传递给控制卡(控制器)的灰度值，理想 状态下D与D'应该是相等的，也就是实际显示的灰度值等于实际需要显示的灰度值。其中N 为整数部分权重，可以理解为公共整数数据的组数，例如在本实施例中，令N＝64，也就是包 括64组公共整数数据，也就是Q＝D[12:6]，R＝D[5:0]，换言之，公共整数数据是7bit的灰度 数据高位数据，余数系数数据是6bit的灰度数据的低位数据，总共为64个PWM。其本质是 将13bit的灰度数据分为两段，高位部分作为公共整数数据，低位则作为余数系数数据。

其中高位数据和低位数据是相对而言的，当确定划分位数时，则自动生成高位数据和低 位数据，例如在一个13bit的灰度数据中，当定义低6位作为余数系数数据时，则高7位自动 作为公共整数数据，也就是第1-6位数据为低位数据，7-13位作为高位数据，反之亦然，当 确定高位数据时，低位数据也自然确定。也就是说是，灰度数据分为公共整数数据和余数系 数数据的本质也就是将灰度数据分为高位数据和低位数据。

基于该分解，可以看出，对于任意一个灰度数据而言，公共整数数据是固定的，例如灰 度值为1110111111011中，公共整数数据固定为1110111，其权重为64，也就是需要显示64 次，相当于公共整数数据需要循环显示64次，因此本申请中将公共整数数据进行存储，以便 反复使用，相较于传统模式下，存储整个灰度数据13bit，本申请仅存储公共整数的7bit，相 当于节约了近一半的存储器容量，因此本申请具有芯片成本更低、存储器尺寸更小的技术进 步。

而余数系数数据则可以进一步拆分，如下：

R[5]：在其中32组内显示。

R[4]：在其中16组内显示。

R[3]：在其中8组内显示。

R[2]：在其中4组内显示。

R[1]：在其中2组内显示。

R[0]：在其中1组内显示。

其中，R[0]-R[5]就是余数系数数据的位阶，也就是将余数系数数据分解为1bit的数据， 其中每位余数系数数据可能都不相同，换言之，R[5]可决定32组公共整数的余数系数数据， 也就是表示了32个余数系数数据的值，R[4]可决定16组公共整数的余数系数数据，R[3]可 决定8组公共整数的余数系数数据，依次类推。累计为63组，累计为63组，即63个余数系 数数据R_i，按照其显示的顺序编号即为R₁-R₆₃，换言之，也就是本申请中的n取值为63，也 就是在有一组公共整数数据中不包含余数系数数据，或者可以认为该组的余数系数数据固定 为0，这种情况下可默认为n＝N，相当于64个PWM中每个PWM中都包含一个公共整数数 据和余数系数数据，对于既包含公共整数数据又包含余数系数数据的PWM在本申请中称为 完整的PWM。

最后显示的灰度数据为：

这里是将n＝N，实际上n一般比N 小1，但可以认为这1组PWM总余数系数数据恒为0，在后续公式中都以N代替n进行表示。

其中，R_i为每个组的余数系数，它的物理意义是在第i组余数部分是否显示1bit的灰度 值，当然，R_i也可以取值为2bit或3bit，但这会增加数据总线的传输带宽，因此一般以1bit 的余数系数数据为最优实施方案。综合整数余数的显示，则第i组显示的灰度为Q+R_i。换言 之，余数系数数据R实际是由若干R_i组成。

以上是N取值为2ⁿ的一种实例，这种情况公共整数数据和余数数据恰好可以按二进制的 位数进行划分，也就是灰度数据的高位作为公共整数数据，灰度数据的低位作为余数数据， 这在实例应用中是最优选的，也是最常见的。此时的公共整数数据、余数数据、余数高位数 据都可以直接从灰度数据的位阶中直接取出。例如上面的R[5]是余数数据最高位、R[4]余数 数据次高位等等，而本申请所说的余数高位数据，可以是除R[0]以外的任意一个，但一般情 况下R[1]和R[2]也不满足。

当N的取值不为2ⁿ时，则不能通过灰度数据高位或者低位的方式进行限定，此时公共整 数数据和余数系数数据就是计算出来的，或者说是通过查找表(其本质就是后台计算)的方 式确定的。还是以1110111111011为列进行说明，将其换算成十进制数就是7675，令N＝40， 则公共整数数据

计算出以后，公共整数就变成了191，换算为二进制就是10111111， 余数数据为35，换算为二进制就是100011，显而易见的，10111111和100011都不是直接按 位数从1110111111011中取出来的，而是通过计算的方式确认。在这种情况下，公共整数数 据仍然可以用10111111进行表示，存储时也存储的是10111111，而对于余数数据则不能从 100011中取值，这里的余数数据为35表示的含义是在40组PWM中有35组PWM的余数系 数为1，其余5组为0，而100011如果按照R[0]-R[5]的方式进行表示，则表示的也是63组。 即这种情况下余数系数数据是不能直接从100011中按位阶取值，而是只能通过计算的方式取 值。

除以上二进制的灰度数据外，对于十进制、十六进制的数据处理，其原理与之相同。本 实施例中以十进制数进行介绍，例如十进制数据8191，假设令N＝64，则公共整数数据为127， 63作为余数数据，那么8191则包括了64组127，余数数据63可以在每个组显示1，则剩下 一组不包含余数数据，或者认为这一组的余数数据恒为0，其原理与二进制完全一致。这样 表示下来的最终结果仍然是8191。

一种灰度数据传输控制器，包括控制器，显示帧前段，控制器发送公共整数数据；显示 帧后段，控制器发送余数系数数据；其中，公共整数数据存储在驱动芯片中，余数系数数据 不存储或使用小存储器存储。为了降低芯片端的成本，余数系数数据一般不存储。如果需要 存储，则要增加一点存储空间，这时可以将余数系数数据和公共整数数据共用一个存储单元， 也可以设置两个存储单元，但由于存储空间的增加必然导致芯片成本增加，因此余数系数数 据一般不存储。

发送的公共整数数据和余数系数数据满足，

其中，D'表示某一帧实 际显示的灰度值，Q表示公共整数数据，R_i表示余数系数数据，N为该显示帧内公共整数数 据循环显示的次数，也就是该显示帧包含的PWM组数，n为该显示帧内余数系数数据显示的 次数。如上述分析中，n一般小于N，如果令n＝N则其中一组PWM中包含一个恒为0的余数系数数据(实际上这个恒为0的不是余数系数数据)。其显示的最终效果是，假设芯片的刷新率为H，则最终显示的刷新率为H*N。

可选的，一种灰度数据传输控制器，余数系数数据在控制器的控制下直接发送；或在控 制器的控制下将多个余数系数数据压缩成1个余数相关数据进行发送，例如原本的63个余数 系数数据需要发送63次，以16通道的芯片为例，余数系数数据最小为1bit，数据带宽为16bit， 因此一次恰好将16通道的余数系数数据发送完，则63个余数系数数据需要发送63次，而采 用压缩编码后，可以将多个压缩成1个，例如将4个余数系数数据压缩成1个余数相关数据， 则只需发16次即可。从数据总线传输的带宽来看，例如一颗芯片有16个通道，控制32行， PWM分为32组，每组每通道有1bit余数系数数据，则余数系数数据总共发送数据量为16* 32*32*1bit＝16384bit，占用数据带宽较多。如果按上例中4个1bit余数系数合成一个余 数相关数据来接收，则带宽占用降低一半，前面实例中32组变为8大组，每大组中含2bit 余数相关数据，则16384bit可变为16*32*8*2bit＝8192bit。

可选的，一种灰度数据传输控制器，控制器或驱动芯片存储有公共整数权重W_Q和余数权 重W_R；对应的，发送的公共整数数据由Q变为Q'，发送的余数系数数据由R_i变为R_i'；则最 终显示的灰度值为由D'变为D”，且有：

其中，W_Q×Q'＝Q。也 就是通过配置余数权重W_R其显示的最小宽度，以优化显示效果。

可选的，一种灰度数据传输控制器，W_R＝2^j，W_R大于1时，控制器补充发送余数低位数据R[0:j-1]，即补充发送余数数据R的第0到(j-1)bit，补充发送的余数低位数据R[0:j-1] 分j次发送完，例如在4个不散中，j＝2，也就是补充2次额外发送，分别用于发送第0bit和 第1bit，换言之，在几个不打散过程中损失了哪些低位数据就将低位数据补充发送，其中所 有的低位数据也可以1次发送完，也就是1次就把损失的低位数据全部发送，也可以采用每 次发送1bit，也就是需要j次发送完，同时也可以一次发送不定数bit，直至所有损失的余数 数据发送完。经过上述分析可以看出，如果不补充发送低位的余数数据，也就是少了几个余 数系数，这就造成D”小于D'。

可选的，一种灰度数据传输控制器，余数权重W_R存储在驱动芯片或控制器中，发送时只 发送余数系数数据R_i。当余数系数数据设置有权重时，公共整数数据也必然同步设置权重， 例如一个13bit的灰度值，假设4个不打散，则最低为2bit额外发送，要保证N取值不变， 则余数数据顺位移两位，变为R[7:2]，公共整数数据顺位后变为D[12:8]，换言之，公共整数 由原来的7bit变为了5bit，这种情形下，数据总线一次可传输3个公共整数数据，也就是说 16通道的公共整数数据只需要6次即可传输完，相较于原来的8次，节约了2次的数据总线 发送。

可选的，一种灰度数据传输控制器，各组余数系数数据的余数权重W_R相同；或，各组余 数系数数据的余数权重W_R由控制器或寄存器配置。理论上以各组余数系数数据的余数权重 W_R相同作为最优实施方案，可降低芯片的运算量，但也不排除通过控制器或寄存器修改余数 权重W_R的情形。

可选的，一种灰度数据传输控制器，公共整数数据位宽至少为3bit。当公共整数数据的 位宽越小就意味着余数系数的位宽越大，则造成了余数系数数据组数过多，会占用更多的时 间，因此公共整数数据一般应为灰度数据的一半左右，例如13bit的灰度数据，公共整数数据 最佳取值为6bit或7bit，其考虑的主要是目前芯片的所能容纳的PWM组数一般为64组，也 就是取决于N的值，当N过大时，不够时间刷新。

参考图32所示，一种灰度数据传输系统，包括控制器、数据总线和至少一个驱动芯片， 控制器通过数据总线与驱动芯片连接，各驱动芯片通过数据总线级联，控制器为上述一种灰 度数据传输控制器。

为使得本申请的工作原理更加清楚，本实施例还提供了一种驱动芯片，参考图1所示， 包括第一存储单元100和PWM产生单元200，其中，第一存储单元100连接PWM产生单元200。其中第一存储单元100和PWM产生单元200分别与数据总线连接，灰度数据分为公共 整数数据和余数系数数据分时发送，其中，公共整数数据通过数据总线发送至第一存储单元100存储，余数系数数据通过数据总线发送到PWM产生单元200。如图1可以看出，公共整 数数据直接传入第一存储单元100中进行存储，余数系数数据则直接传入PWM产生单元200，相当于是包括了两条数据传输链路，但数据总线目前普遍采用的1条数据总线，因此需要分别发送公共整数数据和余数系数数据，在本实施例中则是通过先发送公共整数数据，再发送 余数系数数据的方式，也就是公共整数数据存储好以后，再发送余数系数数据，余数系数数 据不存储直接送入PWM产生单元200。以上述13bit的灰度数据为例，当公共整数数据为7bit 时，芯片通道为16通道，则所需的公共整数数据总量为16*7bit＝112bit，而数据总线的带宽 一般最大为16bit，也就是只能容纳2个7bit的数据包，因此一次只能传输14bit，换言之需 要8次才能将芯片所需的公共整数数据全部传输完成，然后再传输余数系数数据。

PWM产生单元200根据公共整数数据和余数系数数据产生PWM进行显示，也就是PWM产生单元200接收到余数系数数据时，同步读取公共整数数据生成PWM进行显示，这个PWM所表示的灰度值＝公共整数数据+1个余数系数数据，其原理参考图8所示。

在一个完整的显示帧内，将其分为了N组PWM，这里的N就是上文所说的整数部分权重，其中每个PWM中均包括一个共整数数据和余数系数数据(经上述分析可以看出实际有1组PWM是不包含余数系数数据的)，这里的余数系数数据要么是由数据总线直接传输得到的， 要么是从第一存储单元100存储的余数高位数据得到。其中，共整数数据和余数系数数据可 以作为1个PWM进行显示，也可以作为2个PWM进行显示，不管是1个还是2个都称为1 组PWM。通常情况下，都是作为1个PWM进行显示。

如上文所示，总共有63个余数系数数据，也就是显示了63组PWM，其中单独显示一组 PWM仅包含公共整数数据，最终显示的PWM为64组，即N＝64，其中不包含余数系数数据的1个PWM可显示在任意位置，例如第一个或最后一个或中间任意位置。其显示原理可参 考图6所示，显示时，当PWM产生单元200接收到余数系数数据之后才开始显示，一般情 况下显示PWM相当于接收余数系数数据的时间会相对延后，但该时间一般肉眼不可件，可 近似认为PWM显示开始节点与接收余数系数数据的开始节点是对齐的。

可选的，在一种实施例中，公共整数数据先发送，公共整数数据发送完以后再发送余数 系数数据，由于公共整数数据所表示的灰阶值较大，因此先发公共整数数据其显示效果最佳， 试想，如果先发余数系数数据就进行显示，此时没有公共整数数据，而余数系数数据一般为 1bit，这就意味着很长一段时间内，灰度显示几乎为0，极大的影响了画面显示效果，但是对 于一些低灰显示场合，不排除先发余数系数数据的方式。

参考图2所示，一种驱动芯片，包括第一存储单元100和PWM产生单元200，其中，第一存储单元100连接PWM产生单元200。PWM产生单元200还连接了一个显示区域划分模 块400，其作用相当于一个计数器，用于将余数系数数据进行分组控制显示，以及当出现多 行数据时，进行显示控制，参考图7所示，当包括多行数据，依次显示多行的PWM后再进 入下一帧的显示，该控制通过显示区域划分模块400实现，显示区域划分模块400可与PWM 产生单元200集成形成一个模块。

可选的，在一种实施例中，为了提升显示效果，控制器或驱动芯片存储有公共整数权重W_Q和余数权重W_R；其显示的灰度数据则为：

这里实际上是令 n＝N，其中一个余数系数数据恒为0。

当W_R＝1，也就是余数权重为1，可认为不存在余数权重，显示的余数系数数据就是余数 系数R_i度值，如上述13bit的灰度数据中，如果余数系数数据为1bit，则R＝1，也就是R_i表示 第i组PWM是否显示1bit的灰度值。当W_R＝2^j大于1时，也就是取值为2、4、8、16等值时，也就是本领域的单PWM不打散，参考图9所示，是芯片显示的PWM波形图，理想状态下 我们希望显示的宽度与实际宽度一致，但实际情况下数据接收存在延时，因此最终显示的波 形并不是一条直线，而是有损失的曲线，对于单脉冲情况下，显示非常不理想，尤其是芯片 质量低该效果尤为突出，为了降低该影响，可以通过延长PWM的宽度，也就是降低损失部 分的占比，如图10所示，当PWM足够宽时，该损失可忽略不计，这就是几个不打散的原理， 也就是令余数系数数据显示的PWM宽度最小不为1，而是等于W_R，其中3个余数系数数据 由于不足4个脉冲宽度被舍弃，也就是说余数数据的最低的2bit数据被损失了，当几个不散 取值越大，损失的余数系数数据就越多，因此在实际中一般采用4个不散或2个不散居多， 余数系数数据R_i一般为1bit或2bit。

对公式(2)进行变形，则有：

将公式(3)进一步变形，得到：

其中，

W_Q公共整数数据的权重，Q'是分解后的公共整数数据， 为了提升显示均匀性，可以将公共整数数据设置同样的权重W_Q，其中W_Q＝W_R。这就使得显 示的PWM数与余数系数吻合，从而提升显示均匀性。

换言之，发送的公共整数数据由Q变为Q'，发送的余数系数数据由R_i变为R_i'；则最终显 示的灰度值为由D'变为D”，且有：

为使得公式的推导更加标准， 后续还是用R_i表示余数系数数据，其中，W_Q×Q'＝Q。

可选的，在一种实施例中，W_R＝2^j，W_R大于1时，控制器补充发送余数低位数据R[0:j-1]， 即补充发送余数数据R的第0到(j-1)bit。对应的还补充了若干组PWM用不补充显示余数 系数损失的数据，如上述实施例中，当采用4个不打散，则丢失了3个余数系数数据，根据 上述记载可以知道，3个余数系数数据也就是R[1]和R[0]，即余数系数数据的低位2bit损失 了，应需要补充显示，以保证灰度数据不失真。新增P组或P-1组PWM进行补充显示，如上述分析其中1组PWM中没有余数系数数据，可以改组中显示一个余数系数数据，也就是 只需要补充显示P-1组即可。每组显示的灰度数据为

其中，P＝j，T_j为损失位宽 的各个bit，其取值为第j-1bit的数值；V_j为T_j对应的权重，其取值为2^j-1。例如j＝1，即2个 不打散，补充显示第0bit，也就是R[0]，j＝2时，4个不打散，补充显示第1bit和第0bit，即 R[1]和R[0]。

则显示的灰度数据可变为：

或，

假设损失的余数数据为11，也就是3个灰度值，则补充的灰度值为P1＝1×2^1-1，P2＝1× 2^2-1，总共灰度值为3，即补偿了损失的3个灰度值，其显示原理参考图11所示。在实际显示 中，由于其中一组没有余数系数数据，因此可以只补充1组进行显示，也就是将其中灰度数 据最低的一个加入没有余数系数数据的一组中，即实际补充显示的组数为P-1。

更进一步的，余数权重W_R存储在PWM产生单元200或控制器中，发送时只发送余数系 数数据R_i。PWM产生单元200在接收到余数系数数据后(实际是余数系数数据R_i)乘以余数权重W_R，得到实际显示的余数系数数据，应当说明的是本申请中的PWM产生单元200不 局限于某一固定设计，凡是本领域已知的PWM产生单元200均可用于本方案中。

可选的，在一些实施例中，各组余数系数数据的余数权重W_R相同，例如4个不散中，的 余数权重W_R取值为4，也就是在每一组PWM中余数系数数据显示的是4个脉冲宽度，例如在上述13bit的灰度数据1110111111011中，当公共整数为7bit时，公共整数数据固定为1110111， 其换算成十进制表示为119，在余数系数数据全打散的情况下，当余数系数数据为1时，则 对应的PWM显示的脉冲宽度为119+1＝120；在采用4个不打散时显示的脉冲宽度则为116+1 ×4＝123，其中公共整数数据由于丢失了最低2bit的灰度值，因此由119变为116，也就是由 1110111变成了1110100，发送的公共整数数据实际为11101，显示的公共整数数据为4× 11101＝1110100。

可选的，在另一些实施例中，各组余数系数数据的余数权重W_R由控制器或寄存器配置， 也就是余数权重W_R可动态配置，其取值是变化的，例如实际显示的PWM组数不为2ⁿ时(这 里的n是指正整数，区别于余数系数数据显示的n组)，余数系数数据无法按位阶取值，可以 设计不同权重W_R。

可选的，在一些实施例中，公共整数数据位宽至少为3bit，就目前的LED显示驱动芯片 而言，其灰度数据大致分为8bit、13bit和16bit，其中8bit的驱动芯片主要用于画质要求交较 低的场所，目前主流的芯片一般为13bit。因此为了避免余数系数数据过于冗长，公共整数数 据应当适中，一般来说公共整数数据所占据的位宽应为灰度数据总位宽的一半左右。同时， 经上述分析可知道，余数系数数据分次发送，如果余数系数数据过于冗长，例如在一个13bit 的灰度数据中，余数系数数据占10bit，这就意味着发送余数系数数据需要大量的时间，与显 示不符，势必影响显示效果，因此对于公共整数数据而言，当总灰度最低为8bit时，公共整 数数据至少也应该为3bit。

可选的，在一些实施例中，除上述实施例中余数系数数据不存储直接发送至PWM产生 单元200的方式以外，余数系数数据还可以采用小存储器进行存储，参考图4所示，一种驱 动芯片，包括第一存储单元100、第二存储单元300和PWM产生单元200，其中，第一存储单元100和第二存储单元300分别连接PWM产生单元200，余数系数数据发送至第二存储单元300，第二存储单元300连接至PWM产生单元200，相较于传统模式下，虽然本实施例中 余数系数数据也进行了存储，但是由于余数系数数据一般为1bit或2bit，其占用的存储空间非常小，也就第一存储单元100与第二存储单元300的存储空间总量，仍远远小于传统模式，具有成本更低的计算进步。

可选的，在一些实施例中，为了降低数据总线占用带宽，余数系数数据发送至编码模块 600进行压缩编码得到余数相关数据；编码模块600连接至解码模块500，解码模块500与 PWM产生单元200连接，用于将余数相关数据解码成余数系数数据传输至PWM产生单元200。如图12所示，多个余数系数数据R_kn送入编码模块600，编码后得到余数相关数据。参 考图13所示，余数相关数据送入解码模块500，通过解析得到对应的余数系数数据，为了降 低余数系数数据占用数据总线的带宽，其中编码模块600数据总线的发送端，一般情况设置在控制器(也就是控制卡)中，而解码模块500一般设置在驱动芯片端，也就是设置在PWM 产生单元200，这种情况下，相当于余数系数数据是在PWM产生单元200内部产生的。数据 总线发送的数据是余数相关数据而不是余数系数数据。更为具体的，当余数系数数据为多行时，解码模块500还必须包括解码信息的接收，解码信息一般而言是设置在控制器里面的，通过通信协议的方式传输至解码模块500，解码信息包括但不限于余数系数数据的行信息、组信息或通道信息。

可选的，在一些实施例中，参考图17所示，上述解码信息通过计数器900实现，通过控 制显示时序实现LED的显示行控制，或者是显示通道的控制。

编码模块600与解码模块500的连接关系参考图15所示，其中，编码模块600和解码模 块500之间是通过数据总线连接的，也就是编码模块600与解码模块500分别位于数据总线 的发射端和接收端，其中发射端就是控制器(控制卡)，接收端为驱动芯片(具体是PWM产生单元200)。

工作原理说明：假设一颗芯片有16个通道，控制32行，PWM分为32组，每组每通道有1bit余数系数数据，则余数系数数据总共发送数据量为：16*32*32*1bit＝16384bit， 占用数据带宽较多。余数相关数据为大于等于2bit的数据，经过解码后，在若干组中产生不同的系数，从而减少带宽占用。假设，1组余数相关数据含4组余数系数数据，其中余数相 关数据为2bit，余数系数为1bit。如果该余数相关数据为0，则4个组数据余数系数数据均为0；如果该数据为1，则4个组中有1组余数系数数据为1，其他为0；如果该数据为2，则4 个组中有一半余数系数数据为0，其余一半为1；如果该数据为3，则4个组中有3个组余数 系数数据为1，剩余1个组余数系数数据为0。如果按上例中4组的1bit余数系数数据合成一 个余数相关数据来接收，则带宽占用降低一半，则原来的32组变为8大组，每大组中含2bit 余数相关数据，则16384bit可变为16*32*8*2bit＝8192bit。相较于原有的16384bit，其 占用带宽减少了一般。

在一些实施例中，如因为通常每颗驱动芯片控制多行LED灯，余数相关数据在不同行之 间需要切换，所以通常可以设置一块小存储器，存储不同行的余数相关数据，在需要使用某 行数据时再从存储器读出。参考图14所示，编码模块600与解码模块500之间连接一个第二 存储单元300，余数相关数据存入第二存储单元300中。显而易见的，当余数相关数据位宽 越大时，数据总线减小的带宽也越多。当相对而言，所需的第二存储单元300的存储空间会 增大，在实例中需要平衡两者的技术效果进行设计。经过上述分析可以看出，在本实施例中， 余数相关数据的位宽至少为2bit。参考图16所示，第二存储单元300设置在数据总线的接收 端，也就是驱动芯片所在端，与解码模块500连接，总的来说，第二存储单元300、解码模 块500、PWM产生单元200整体作为驱动芯片进行封装。

可选的，在一些实施例中，除上述所说的将第二存储单元300设置在编码模块600与解 码模块500之间，第二存储单元300也可以连接在解码模块500后，用于存储解析后的余数 系数数据。

可选的，在上述实施例中，第二存储单元300的存储容量小于第一存储单元100，不管 是余数细数据存储的第二存储单元300，还是余数系数数据压缩编码后存储余数相关数据的 存储器300，其所需的存储空间都远远小于第一存储单元100，这就使得即使在增加第二存储 单元300的情况下，驱动芯片的成本相较于现有技术仍具有成本更低的技术进步。

可选的，在一些实施例中，一种驱动芯片，由第一存储单元100、PWM产生单元200、第二存储单元300、计数器900、解码模块500组成，其中第一存储单元100与PWM产生单 元200连接，第二存储单元、计数器900分别与解码模块500连接，解码模块500连接至PWM 产生单元200，第一存储单元100接收并存储数据总线发送的公共整数数据，第二存储单元 300接收数据总线发送的余数相关数据。

可选的，在一些实施例中，参考图19所示，一种驱动芯片，由第一存储单元100、PWM产生单元200、第二存储单元300、计数器900、解码模块500、显示区域划分模块400组成， 其中第一存储单元100与PWM产生单元200连接，第二存储单元、计数器900分别与解码 模块500连接，解码模块500连接至PWM产生单元200，第一存储单元100接收并存储数据 总线发送的公共整数数据，第二存储单元300接收数据总线发送的余数相关数据，在本实施 例中由显示区域划分模块400控制显示行。

可选的，在一些实施例中，一种驱动芯片，由第一存储单元100、PWM产生单元200、计数器900、解码模块500组成，其中第一存储单元100与PWM产生单元200连接，计数器 900分别与解码模块500连接，解码模块500连接至PWM产生单元200，第一存储单元100 接收并存储数据总线发送的公共整数数据，解码模块500接收数据总线发送的余数相关数据。

可选的，在一些实施例中，PWM产生单元200未接收到余数系数数据时，填充显示公共 整数数据直至PWM产生单元200接收到余数系数数据为止。参考图6所示，是未接收到余数系数数据时不填充显示的示意图，由图6可看出，从接收数据到开始显示PWM之间存在 一段空白，也就是没有显示任何灰度数据，从而造成了帧间黑场。参考图20-22所示，是填 充显示公共整数数据的示意图，在该显示状态下，消除了显示的等待时间，使得帧间不存在灰度空白，也就消除了帧间黑场。

可选的，在一种实施例中，填充显示公共整数数据是将第一存储单元100存储的公共整 数数据直接输入PWM产生单元200中产生PWM-B进行显示，PWM-B仅包括公共整数数据；当接收到余数系数数据时在显示PWM-A，其中PWM-A则包含了公共整数数据和余数系数数据，其示意图可参考图20所示。

可选的，在一种实施例中，参考图22所示，在等待接收余数系数数据时，数据总线占用 的带宽包括发送公共整数数据，以及寄存器数据、指令数据或者其他空闲状态，也就是填充 显示的时间可能不仅仅只包含发送公共整数数据的时间，但是为了尽量保证灰度数据不会失 真，一般仅在发送公共整数数据的时间段填充显示，其他数据占用的数据总线带宽较低，可 忽略不计。

参考图23所示，当填充显示公共整数数据时，其带来的显示影响会出现灰阶跳灰现象。

假设额外填充M组公共整数据数据，则实际显示灰度为：

h假设整数部分Q从k变到k+1，理论上Q＝k且余数取最大值时，与Q＝k+1且余数取最 小值时，二者应相等，这样才能保证灰度连续。

Q＝k且余数最大时：

D_k，max＝W_Q*k*(M+N)+W_R*N*1

Q＝k+1且余数最小时：

D_k+1，min＝W_Q*(k+1)*(M+N)+W_R*N*0

二者相减：

D_k+1，min-D_k，max＝W_Q*(M+N)-W_R*N

上式通常不等于0，我们假设2个不打散，W_Q＝W_R＝2，则：

D_k+1，min-D_k，max＝2M

上式表示，每当Q从k连续变化到k+1时，灰阶增加不是1，而是2M+1。

假设M＝8，N＝32，则在整数部分变化时，灰阶会“跳灰”16，其跳灰现象可参考图23所示。

针对上述问题，本实施例中还提供了一下优化填充显示的方式，参考图24所示，一种驱 动芯片，包括第一存储单元100、映射模块800以及PWM产生单元200。第一存储单元100存储的公共整数数据经映射模块800映射成f_i输入至PWM产生单元200中产生PWM-B_i信 号进行显示，即

参考图26所示，公共整数数据送入映射模块800，得到相应的映射数据，其中映射模块 800是根据显示区域信息、组信息和权重信息进行映射。其中，公共整数数据或f_i显示的组 数L满足：

其中，Q为公共整数数据，M为公共整数Q填充显示的组数，这里的M是指发送公共整数数据需要填充的组数，而不是实际显示组数。换言之，可以通过减小公共整数数据或者公共整数数据显示的组数的方式进行跳灰优化。

为了优化跳灰现象，主要包括两种方案，一种是将填充的公共整数数据减小，这样就可 以降低跳灰值，例如公共整数数据为10，额外填充显示的组数为8组，当公共整数变为11 时，实际显示的灰度值为80和88，也就是跳灰了8个。但是如果灰度数据为40，变为41时，其实际显示的灰度值分别为320和328，显而易见的，在显示画面中80与88的视觉差显然 要比320和328的视觉差更明显，因此本申请中将公共整数映射成f_i，其中f_i在开始显示的 前几组PWM中小于公共整数，也就是随着累计显示的灰度数据增加逐渐增加，这里的几组 至少应该是1-3组，不做具体的限定，也可以是填充显示的M组全部映射成f_i。优化后的显 示曲线，可参考图27-28所示，只要f_i在整体灰度值较低时比较小，即可改善跳灰现象。参 考图29所示，优化后的曲线在灰度值较高时与未优化曲线重合，但其“跳灰”动作主要发生 在灰度较高的部分，灰度较低时不明显。在整体灰度值比较高的情况下，灰度即使跳动大一些，人眼也难以发现，所以视觉效果得到显著改善。

除以上方式外，还可以通过降低填充显示的组数来实现，也就是显示的组数L满足：

这样显示的组数越少，跳灰的现象也越不明显。

可选的，在一些实施例中，参考图25所示，一种驱动芯片，一包括第一存储单元100、 映射模块800以及PWM产生单元200，还包括一个与映射模块800连接的显示区域分组计数 器700，上述显示区域信息、组信息和权重信息由显示区域分组计数器700进行控制。显示 区域分组计数器700控制映射模块800将f_i分组依次送入PWM产生单元200；当PWM产生单元200接收到余数系数数据后，在显示区域分组计数器700控制下关闭映射模块800，PWM产生单元200直接读取第一存储单元100中的公共整数数据。可选的，显示区域分组计数器700输出的内容包括：显示区域信息，用于区分显示公共整数数据的显示区域；以及，公共整数数据的组信息和权重信息。

可选的，在一些实施例中，一种驱动芯片，映射模块800以固化逻辑存储在PWM产生单元200中。

可选的，在一些实施例中，一种驱动芯片，采用寄存器表或存储器的方式存储映射关系。

进一步的，填充显示的M组PWM-B灰度数据之和与填充显示的L组PWM-B_i灰度数据之和相等，也就是

可选的，在一些实施例中，一种驱动芯片，填充显示的公共整数数据或f_i，采用连续显 示的方式进行显示；其原理可参考图30所示，如图30所示，总共填充显示了4组公共整数 或f_i。

可选的，在一些实施例中，一种驱动芯片，相邻两公共整数数据之间或相邻两f_i之间加 入一组或多组空组，其原理可参考图31所示，同样的，本实施例中填充显示了4组公共整数 或f_i。但实际显示所需的脉冲宽度为7个，也就是在插入了一组空组，使得显示时间延长， 可更好的优化跳灰现象。

可选的，在一些实施例中，一种驱动芯片，第一存储单元100为单存储器。第一存储单 元100为单存储器时，其显示数据的方式如图22所示，填充显示的公共整数数据为上一帧的 公共整数数据，但随着填充的进行该公共整数数据逐渐减少，假设当前帧为第n帧，以4组 填充显示为例，第1组填充的数据为3个第n-1帧的公共整数数据和1个第n帧的公共整数 数据，第2组填充的数据为2个第n-1帧的公共整数数据和2个第n帧的公共整数数据，第3组填充的数据为1个第n-1帧的公共整数数据和3个第n帧的公共整数数据，第4组填充的 数据为4个第n帧的公共整数数据。

可选的，在一些实施例中，第一存储单元100由存储器1-A101和存储器1-B102采用ping-pong结构组成，存储器1-A101和存储器1-B102交替收发公共整数数据。参考图3所示，一种驱动芯片，由存储器1-A101和存储器1-B102以及PWM产生单元200组成，存储器1-A101和存储器1-B102分别与PWM产生单元200连接，交替收发公共整数，也就是当存储器1-A101用于输出公共整数数据至PWM产生单元200进行显示时，存储器1-B102则处于数据接收状态，用于接收公共整数数据。

参考图5所示，一种驱动芯片，由第二存储单元300、存储器1-A101和存储器1-B102以及PWM产生单元200组成。第二存储单元300、存储器1-A101和存储器1-B102分别与 PWM产生单元200连接。其显示状态可参考图21所示，相邻两帧之间通过、存储器1-A101 和存储器1-B102进行切换，可避免画面撕裂现象。如采用单存储时，下一显示帧开始填充显 示的是上一帧的公共整数数据，当上一帧的公共整数数据被完全覆盖以后其显示的才是当前 帧的公共整数数据。

本实施例还提供了一种灰度数据传输方法，其特征在于，包括：

S100：控制器将灰度数据分为公共整数数据和N组余数系数数据；

S200：在控制器的控制下分时发送公共整数数据和N组余数系数数据；

S300：驱动芯片将接收到的公共整数数据进行存储，余数系数数据不存储，显示时，由 存储的公共整数数据+实时接收到的余数系数数据生成PWM进行显示。

值得说明的，本实施例提供的一种灰度数据传输方法，所指的N组余数系数数据是假设 n＝N的情况，也就是令其中一组PWM的余数系数数据恒为0。

可选的，一种灰度数据传输方法，N组余数系数数据分N次发送，累计产生N个PWM进行显示，例如在13bit的灰度数据中，余数系数数据为R[5]-R[0]，换言之包括了63组余数系数，因此余数系数数据实际发送了63次，为了便于理解，也可以认为在不包含余数系数的PWM中余数系数为0，也就是累计发送了N次，但实际发送的为N-1次，或者认为发送的N 次其中一次固定发送的数据恒为0，相当于没有发送。

可选的，一种灰度数据传输方法，N组余数系数数据编码成N/m组余数相关数据进行发 送，接收到余数相关数据后再解码成相应的余数系数数据，其中m表示余数相关数据中余数 系数数据的个数。参考图15所示，多个余数系数数据送入编码模块600得到一个余数相关数 据，余数相关数据经解码模块500解码后得到余数系数数据送入PWM产生单元200中，配 合公共整数数据生成PWM进行显示，这里m取值至少为2。

可选的，一种灰度数据传输方法，公共整数数据先发，公共整数数据全部发送完以后再 依次发送余数系数数据。

可选的，一种灰度数据传输方法，公共整数数据存储在一个存储器中；

或，

公共整数数据存储存储在两个存储器中，两个存储器采用ping-pong结构交替收发数据， 当其中一个存储器存储的数据用于显示时，另一个存储器用于接收数据，两个存储器的功能 交替转换，这里所指的公共整数数据存储存储在两个存储器中是指连续两帧的公共整数数据 采用不同的存储器进行存储，而同一帧的公共整数数据仍存在同一个存储器中，其结构可参 考图3或图5所示，第一存储单元100由存储器1-A101和存储器1-B102，存储器1-A101和 存储器1-B102交替接收数据，例如存储器1-A101用于显示时，则存储器1-B102用于下一帧 的接收，反之亦然。

可选的，一种灰度数据传输方法，控制器或驱动芯片存储有公共整数权重W_Q和余数权重 W_R；

对应的，发送的公共整数数据由Q变为Q'，发送的余数系数数据由R_i变为R_i'；

则最终显示的灰度值为由D'变为D”，且有：

其中，W_Q×Q'＝Q。

进一步的，所述W_R＝2^j，W_R大于1时，控制器补充发送余数低位数据R[0:j-1]，即补充 发送余数数据R的第0到(j-1)bit。当W_R＝1时，就是全打散的情况，相当于没有余数权重。

进一步的，W_R＝2^j大于1时，新增P组或P-1组PWM进行补充显示，每组显示的灰度 数据为

其中，P＝j，T_j为损失位宽的各个bit，其取值为第(j-1)bit的数值；V_j为T_j对应的权重，其取值为2^j，例如4个不打散中j＝3，则补充显示的数据为T₁×1、T₂×2。对应的8个不打散补充显示的为T₁×1、T₂×2、T₃×4。当灰度数据整体值较大时，可以不补充显示损失的余数低位数据，而整体灰度数据值较小时则必须补充显示损失的余数低位数据。

可选的，一种灰度数据传输方法，未接收到余数系数数据时，填充显示L组公共整数数 据。填充显示公共整数数据时，公共整数数据被映射成f_i进行显示，f_i在开始显示的前几组 PWM中小于公共整数。

可选的，一种灰度数据传输方法，公共整数数据或f_i显示的组数L满足：

其中，Q为公共整数数据，M为公共整数Q填充显示的组数。换言之，可以通过减小公共整数数据或者公共整数数据显示的组数的方式进行跳灰优化。

以上所述仅是本申请的优选实施方式，应当理解本申请并非局限于本文所披露的形式， 不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述 构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动 和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (12)

1.一种灰度数据传输控制器，其特征在于，包括控制器：

显示帧前段，控制器发送公共整数数据；

显示帧后段，控制器发送余数系数数据；

其中，公共整数数据存储在驱动芯片中，且满足，

其中，D'表示某一帧实际显示的灰度值，Q表示公共整数数据，R_i表示余数系数数据，N为该显示帧内公共整数数据循环显示的次数，n为该显示帧内余数系数数据显示的次数。

2.根据权利要求1所述的一种灰度数据传输控制器，其特征在于，所述公共整数数据和余数系数数据的计算方式为：

公共整数数据

求整函数；

余数数据

求余函数，其中D表示某一帧的灰度值，余数数据R进一拆分成若干余数系数数据R_i。

3.根据权利要求1或2所述的一种灰度数据传输控制器，其特征在于，所述显示帧前段和显示帧后段以公共整数全部发送完作为区分节点。

4.根据权利要求1或2所述的一种灰度数据传输控制器，其特征在于，所述余数系数数据在控制器的控制下直接发送；

或，在控制器的控制下将多个余数系数数据压缩成1个余数相关数据进行发送。

5.根据权利要求1或2所述的一种灰度数据传输控制器，其特征在于，控制器或驱动芯片存储有公共整数权重W_Q和余数权重W_R；

对应的，发送的公共整数数据由Q变为Q'，发送的余数系数数据由R_i变为R_i'；

则最终显示的灰度值为由D'变为D”，且有：

其中，W_Q×Q'＝Q；

所述W_R＝2^j，W_R大于1时，控制器补充发送余数低位数据R[0:j-1]，即补充发送余数数据R的第0到(j-1)bit。

6.根据权利要求5所述的一种灰度数据传输控制器，其特征在于，各组余数系数数据的余数权重W_R相同；

或，

各组余数系数数据的余数权重W_R由控制器或寄存器配置。

7.根据权利要求1或2所述的一种灰度数据传输控制器，其特征在于，所述公共整数数据位宽至少为3bit。

8.一种灰度数据传输系统，其特征在于，包括控制器、数据总线和至少一个驱动芯片，所述控制器通过数据总线与驱动芯片连接，各驱动芯片通过数据总线级联，所述控制器为权利要求1-7中任一项所述的一种灰度数据传输控制器。

9.一种灰度数据传输方法，其特征在于，包括：

S100：控制器将灰度数据分为公共整数数据和N组余数系数数据；

S200：在控制器的控制下分时发送公共整数数据和N组余数系数数据；

S300：驱动芯片将接收到的公共整数数据进行存储，余数系数数据不存储，显示时，由存储的公共整数数据+实时接收到的余数系数数据生成PWM进行显示。

10.根据权利要求9所述的一种灰度数据传输方法，其特征在于，所述公共整数数据先发，公共整数数据全部发送完以后再依次发送余数系数数据。

11.根据权利要求9或10所述的一种灰度数据传输方法，其特征在于，所述N组余数系数数据分N次发送，累计产生N个PWM进行显示；

或，

所述N组余数系数数据编码成N/m组余数相关数据进行发送，接收到余数相关数据后再解码成相应的余数系数数据，其中m表示余数相关数据中余数系数数据的个数。

12.根据权利要求9-10任一项所述的一种灰度数据传输方法，其特征在于，控制器或驱动芯片存储有公共整数权重W_Q和余数权重W_R；

对应的，发送的公共整数数据由Q变为Q'，发送的余数系数数据由R_i变为R_i'；

则最终显示的灰度值为由D'变为D”，且有：

其中，W_Q×Q'＝Q；

所述W_R＝2^j，W_R大于1时，控制器补充发送余数低位数据R[0:j-1]，即补充发送余数数据R的第0到(j-1)bit。

Images