CN112989755A - 一种集成电路分析中进行整体回代求解和收敛性判定方法 - Google Patents

一种集成电路分析中进行整体回代求解和收敛性判定方法 Download PDF

Info

Publication number
CN112989755A
CN112989755A CN202110421386.3A CN202110421386A CN112989755A CN 112989755 A CN112989755 A CN 112989755A CN 202110421386 A CN202110421386 A CN 202110421386A CN 112989755 A CN112989755 A CN 112989755A
Authority
CN
China
Prior art keywords
matrix
damping coefficient
solution
check
checking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110421386.3A
Other languages
English (en)
Other versions
CN112989755B (zh
Inventor
陈婧蕊
周振亚
吴大可
秦情
胡然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing Empyrean Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Empyrean Technology Co Ltd filed Critical Beijing Empyrean Technology Co Ltd
Priority to CN202110421386.3A priority Critical patent/CN112989755B/zh
Publication of CN112989755A publication Critical patent/CN112989755A/zh
Application granted granted Critical
Publication of CN112989755B publication Critical patent/CN112989755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种集成电路分析中进行整体回代求解和收敛性判定方法，包括以下步骤：将电路进行层次划分，并在底层矩阵记录有需要检查阻尼系数的支路；对所有矩阵进行分解获得所有的层次矩阵；对所述层次矩阵进行回代求解，并检查解的收敛性；并行检查底层矩阵是否需要进行阻尼系数的检查。本发明的方法，在保证收敛性的基础上，减少了线程同步次数和阻尼系数的检查次数，从流程上加快了牛顿迭代中每次迭代的速度。

Description

一种集成电路分析中进行整体回代求解和收敛性判定方法
技术领域
本发明涉及EDA电路仿真技术领域，特别涉及一种集成电路分析中进行整体回代求解和收敛性判定方法。
背景技术
集成电路瞬态仿真，根本问题是在每个时间点求解大规模非线性方程组，对于非线性方程组的求解，需要采用牛顿迭代方法。而牛顿迭代方法的每一步，都需要在Ax=b计算完成之后，检查阻尼系数（damp factor）是否满足条件、进行收敛性判定后，再进行下一步操作。
对于大规模集成电路瞬态仿真，采用现有的方法，执行每次牛顿迭代过程，都要检查阻尼系数（damp factor）是否满足条件、进行收敛性判定，使得每次牛顿迭代过程的时间比较缓慢，降低了仿真效率。如何快速执行每次牛顿迭代过程，成为一个重要技术问题。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种集成电路分析中进行整体回代求解和收敛性判定方法，在保证收敛性的基础上，减少线程同步次数，并根据需要减少damp factor的检查，从流程上加快牛顿迭代中每次迭代的速度。
为实现上述目的，本发明提供的集成电路分析中进行整体回代求解和收敛性判定方法，包括以下步骤：
将电路进行层次划分，并在底层矩阵记录需要检查阻尼系数的支路；
对所有矩阵进行分解获得所有的层次矩阵；
对所述层次矩阵进行回代求解，并检查解的收敛性；
并行检查底层矩阵，判断是否需要检查阻尼系数。
进一步地，所述将电路进行层次划分，并在底层矩阵记录需要检查阻尼系数的支路的步骤，还包括，
将电路进行层次划分，器件全部置于底层，并在底层矩阵记录需要检查阻尼系数的支路。
进一步地，所述对所有矩阵进行分解获得所有的层次矩阵的步骤，还包括，
建立牛顿方程，在每次牛顿迭代中，自底层向上，对所有雅可比矩阵进行三角分解，得到层次矩阵。
进一步地，所述对所述层次矩阵进行回代求解，并检查解的收敛性的步骤，还包括，
求解顶层矩阵，之后并行求解下一层的所有矩阵，若还有下一层矩阵，则循环，求解下一层所有矩阵，最后并行求解底层所有矩阵；在求解的同时，对解进行收敛性检查。
进一步地，所述并行检查底层矩阵，判断是否需要检查阻尼系数的步骤，还包括，
针对层次矩阵进行舒尔补计算并进行三角回代所得的解，并行检查底层矩阵已标记的需要进行阻尼系数检查的分支的解，判断是否需要进行阻尼系数检查。
进一步地，所述并行检查底层矩阵已标记的需要进行阻尼系数检查的分支的解，判断是否需要进行阻尼系数检查的步骤，还包括，
当所述底层矩阵已标记的需要进行阻尼系数检查的分支的解超出设定阈值，则认为所述底层矩阵需要进行阻尼系数的检查。
更进一步地，在所述认为所述底层矩阵需要进行阻尼系数的检查的步骤之后，还包括，进行阻尼系数的检查调整方程的解的步骤。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行上述的集成电路分析中进行整体回代求解和收敛性判定方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的集成电路分析中进行整体回代求解和收敛性判定方法的步骤。
与现有技术相比，本发明的集成电路分析中进行整体回代求解和收敛性判定方法具有如下的有益效果：
因为多数情况不需要进行阻尼系数检查（damp），直接在回代求解的同时做收敛性检查，在保证收敛性的基础上，减少线程同步次数，并根据需要减少阻尼系数的检查，从流程上加快了牛顿迭代中每次迭代的速度。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的集成电路分析中进行整体回代求解和收敛性判定方法的流程图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例中，首先，将电路进行层次划分，将器件置于底层，并在底层矩阵记录需要进行阻尼系数检查的支路，对所有层次的矩阵进行三角分解；之后，对每个层次的矩阵自顶向下进行三角回代求解，并同时检查所有层次的矩阵的解的收敛性是否满足要求；若不收敛，并行检查底层矩阵是否需要进行阻尼系数检查；若进行阻尼系数检查则调整方程的解；之后进行其他操作。
实施例1
图1为根据本发明的集成电路分析中进行整体回代求解和收敛性判定方法的流程图，下面将参考图1，对本发明的集成电路分析中进行整体回代求解和收敛性判定方法进行详细描述。
首先，在步骤101，对电路进行层次划分，建立牛顿方程，并对所有矩阵进行分解。
本发明实施例中，是将电路进行层次划分，先把电路分为多个块，形成顶层和次顶层后，再对每一块再分，形成下一层，…，直至底层。在进行层次划分时，将器件全部置于底层，并在底层矩阵记录需要检查阻尼系数的支路。
本发明实施例中，建立牛顿方程后，在每次牛顿迭代中，自底层向上，对所有雅可比（jacobi）矩阵进行三角分解，获取每一层的层次矩阵。
在步骤102，对层次矩阵进行回代求解，同时检查解的收敛性。
本发明实施例中，自顶层至底层，对层次矩阵进行舒尔补计算并进行三角回代求解，同时检查解的收敛性，需等待当前层完成才可进行下一层，即进行线程同步。
本发明实施例中，先求解顶层矩阵，之后并行求解下一层的所有矩阵，若还有下一层矩阵，则循环，求解下一层所有矩阵，最后并行求解底层所有矩阵。在求解的同时，对解进行收敛性检查。
本发明实施例中，在求解的同时，对解进行收敛性检查，也就是将回代求解和收敛性检查一起进行，仅有一次层间同步。
在步骤103，对收敛性检查进行判断，如果判断层次矩阵的解为收敛，则结束；如果判断层次矩阵的解为不收敛，则进行下一步骤。
在步骤104，并行检查底层矩阵是否需要进行阻尼系数检查。
本发明实施例中，针对层次矩阵进行舒尔补计算并进行三角回代所得的解，并行检查底层矩阵已标记的需要进行阻尼系数检查的分支的解是否超出设定的阈值，进行是否需要进行阻尼系数检查的判断。
在步骤105，对是否需要进行阻尼系数检查的判断，如果底层矩阵已标记的需要进行阻尼系数检查的分支的解超出设定的阈值，则认为需要进行阻尼系数检查进入下一步骤；否则认为不需要进行阻尼系数检查，结束进行其它操作。
在步骤106，按需检查阻尼系数并根据阻尼系数的限制调整方程的解，使其变化不超过器件为支路预设好的阈值。
实施例2
本发明还提供一种电子设备，包括存储器和处理器，存储器上储存有在处理器上运行的程序，处理器运行所述程序时执行上述集成电路分析中进行整体回代求解和收敛性判定方法的步骤。
实施例3
本发明还提供了一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的集成电路分析中进行整体回代求解和收敛性判定方法的步骤，所述集成电路分析中进行整体回代求解和收敛性判定方法参见前述部分的介绍，不再赘述。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种集成电路分析中进行整体回代求解和收敛性判定方法，其特征在于，包括以下步骤：
将电路进行层次划分，并在底层矩阵记录需要检查阻尼系数的支路；
对所有矩阵进行分解获得所有的层次矩阵；
对所述层次矩阵进行回代求解，并检查解的收敛性；
并行检查底层矩阵，判断是否需要检查阻尼系数。
2.根据权利要求1所述的方法，其特征在于，所述将电路进行层次划分，并在底层矩阵记录需要检查阻尼系数的支路的步骤，还包括，
将电路进行层次划分，器件全部置于底层，并在底层矩阵记录需要检查阻尼系数的支路。
3.根据权利要求1所述的方法，其特征在于，所述对所有矩阵进行分解获得所有的层次矩阵的步骤，还包括，
建立牛顿方程，在每次牛顿迭代中，自底层向上，对所有雅可比矩阵进行三角分解，得到层次矩阵。
4.根据权利要求1所述的方法，其特征在于，所述对所述层次矩阵进行回代求解，并检查解的收敛性的步骤，还包括，
求解顶层矩阵，之后并行求解下一层的所有矩阵，若还有下一层矩阵，则循环，求解下一层所有矩阵，最后并行求解底层所有矩阵；在求解的同时，对解进行收敛性检查。
5.根据权利要求1所述的方法，其特征在于，所述并行检查底层矩阵，判断是否需要检查阻尼系数的步骤，还包括，
针对层次矩阵进行舒尔补计算并进行三角回代所得的解，并行检查底层矩阵已标记的需要进行阻尼系数检查的分支的解，判断是否需要进行阻尼系数检查。
6.根据权利要求5所述的方法，其特征在于，所述并行检查底层矩阵已标记的需要进行阻尼系数检查的分支的解，判断是否需要进行阻尼系数检查的步骤，还包括，
当所述底层矩阵已标记的需要进行阻尼系数检查的分支的解超出设定阈值，则认为所述底层矩阵需要进行阻尼系数的检查。
7.根据权利要求6所述的方法，其特征在于，在所述认为所述底层矩阵需要进行阻尼系数的检查的步骤之后，还包括，进行阻尼系数的检查，调整方程的解的步骤。
8.一种电子设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行权利要求1-7任一项所述的集成电路分析中进行整体回代求解和收敛性判定方法的步骤。
9.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1-7任一项所述的集成电路分析中进行整体回代求解和收敛性判定方法的步骤。
CN202110421386.3A 2021-04-20 2021-04-20 一种集成电路分析中进行整体回代求解和收敛性判定方法 Active CN112989755B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110421386.3A CN112989755B (zh) 2021-04-20 2021-04-20 一种集成电路分析中进行整体回代求解和收敛性判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110421386.3A CN112989755B (zh) 2021-04-20 2021-04-20 一种集成电路分析中进行整体回代求解和收敛性判定方法

Publications (2)

Publication Number Publication Date
CN112989755A true CN112989755A (zh) 2021-06-18
CN112989755B CN112989755B (zh) 2021-08-10

Family

ID=76341142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110421386.3A Active CN112989755B (zh) 2021-04-20 2021-04-20 一种集成电路分析中进行整体回代求解和收敛性判定方法

Country Status (1)

Country Link
CN (1) CN112989755B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113486616A (zh) * 2021-07-21 2021-10-08 成都华大九天科技有限公司 一种电路仿真中的分块矩阵存储方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770531A (zh) * 2008-12-30 2010-07-07 北京华大九天软件有限公司 一种提高电路仿真运行速度的方法
CN101770532A (zh) * 2008-12-30 2010-07-07 北京华大九天软件有限公司 一种提高电路仿真器收敛性的方法
CN103366097A (zh) * 2013-07-24 2013-10-23 国家电网公司 一种基于类扩展变量内点法的最优潮流计算方法
CN109742763A (zh) * 2019-02-14 2019-05-10 国网江西省电力有限公司电力科学研究院 一种考虑含多类型能源结构的配电网双向潮流计算方法
US20200292721A1 (en) * 2018-04-02 2020-09-17 Qingdao university of technology Method for assessing a performance-based seismic design by setting a seismic risk
CN111914455A (zh) * 2020-07-31 2020-11-10 英特工程仿真技术（大连）有限公司 基于节点重叠型区域分解无Schwarz交替的有限元并行计算方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770531A (zh) * 2008-12-30 2010-07-07 北京华大九天软件有限公司 一种提高电路仿真运行速度的方法
CN101770532A (zh) * 2008-12-30 2010-07-07 北京华大九天软件有限公司 一种提高电路仿真器收敛性的方法
CN103366097A (zh) * 2013-07-24 2013-10-23 国家电网公司 一种基于类扩展变量内点法的最优潮流计算方法
US20200292721A1 (en) * 2018-04-02 2020-09-17 Qingdao university of technology Method for assessing a performance-based seismic design by setting a seismic risk
CN109742763A (zh) * 2019-02-14 2019-05-10 国网江西省电力有限公司电力科学研究院 一种考虑含多类型能源结构的配电网双向潮流计算方法
CN111914455A (zh) * 2020-07-31 2020-11-10 英特工程仿真技术（大连）有限公司 基于节点重叠型区域分解无Schwarz交替的有限元并行计算方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113486616A (zh) * 2021-07-21 2021-10-08 成都华大九天科技有限公司 一种电路仿真中的分块矩阵存储方法

Also Published As

Publication number Publication date
CN112989755B (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
CN105572498A (zh) 一种电子产品可靠性加速试验方法
US20080046849A1 (en) Method for changing physical layout data using virtual layer
CN113255259B (zh) 一种基于大规模集成电路划分的并行求解方法
CN112989755B (zh) 一种集成电路分析中进行整体回代求解和收敛性判定方法
US11468218B2 (en) Information theoretic subgraph caching
US20120123745A1 (en) Adaptive Content-aware Aging Simulations
CN113609626B (zh) 一种电压降违例修复方法及相关装置
Givaki et al. On the resilience of deep learning for reduced-voltage FPGAs
US9720792B2 (en) Information theoretic caching for dynamic problem generation in constraint solving
CN110672951B (zh) 一种配电网电压脆弱区域辨识方法及装置
CN103646031B (zh) Drc文件的坐标数据对比方法
CN113962158A (zh) 基于改进决策树的压路机施工工艺知识库构建方法及系统
CN117473911A (zh) 一种自动化提取器件紧凑模型的方法及计算机存储介质
KR960019508A (ko) 시뮬레이션의 실행 속도를 향상시키는 이온 주입 시뮬레이션 장치 및 방법
CN104156268B (zh) 一种GPU上MapReduce的负载分配和线程结构优化方法
CN112347723B (zh) 基于版图的rom代码提取验证方法及装置
CN112668259A (zh) 一种后仿真网表的系统验证方法
CN107290603B (zh) 一种产品可靠性评价方法及装置
CN117274538B (zh) 空间混合网格的生成方法、装置、终端设备和介质
CN107967335B (zh) 一种分布式sql处理方法及系统
CN111813688A (zh) 航天软件抗单粒子翻转可靠性测评方法和系统
US20240125850A1 (en) Automatic Test Pattern Generation-Based Circuit Verification Method and Apparatus
CN106610468B (zh) 扫描链、扫描链构建方法及装置
KR102583916B1 (ko) 저전력 테스트를 위한 스캔 상관관계 기반 스캔 클러스터 리오더링 방법 및 장치
CN114706759B (zh) 一种基于部分解Caching与重用的符号执行优化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant