CN112989731B - 一种基于抽象语法树的集成电路建模获取方法及系统 - Google Patents

Abstract

本发明公开了一种基于抽象语法树的集成电路建模获取方法及系统，属于集成电路设计技术领域。包括：获取大规模集成电路的Verilog HDL源代码工程文件，并提取出具有相互依赖关系的.v文件；将.v文件解析为抽象语法树，并将抽象语法树导出为.json文件；遍历符合标准json格式的文件，以获取数据信息，并将数据信息存储至数据结构中；分析数据结构以获取分析结果，并将分析结果导出为TXT文件。由于抽象语法树不依赖于具体的文法，不依赖于语言的细节，将源代码转化为抽象语法树后，可以对抽象语法树做很多的操作，进而可以提高超大规模集成电路建模设计的灵活性及效率。

Description

一种基于抽象语法树的集成电路建模获取方法及系统

技术领域

本发明属于集成电路设计技术领域，更具体地，涉及一种基于抽象语法树的集成电路建模设计方法及系统。

背景技术

超大规模集成电路一般指现场可编程逻辑门阵列，系统级芯片以及大容量静态随机存取存储器等集成度相对较高的集成电路。随着其规模越来越大，层次化、模块化设计已经成为主流。Verilog HDL是电路设计中常用的语言之一，它是以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。在进行设计、编码的过程中，各设计层次、各模块单元以及各类型端口的使用情况都是十分重要的信息，从而需要经常统计，并以此来分析设计状态、衡量电路规模大小以及指导后续设计与优化工作。基于单一的VHDL文件在分析电路的设计状态时，目前还存在不够高效的问题。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种基于抽象语法树的集成电路建模获取方法及系统，其目的在于，解决现有集成电路设计由于基于单一的VHDL文件以分析电路的设计状态，而造成建模获取或设计不够高效的技术问题。

为实现上述目的，按照本发明的第一个方面，提供了一种基于抽象语法树的集成电路建模获取方法，包括以下步骤：

获取大规模集成电路的Verilog HDL源代码工程文件，并提取出具有相互依赖关系的.v文件；

将.v文件解析为抽象语法树，并将抽象语法树导出为.json文件；

遍历符合标准json格式的文件，以获取数据信息，并将数据信息存储至数据结构中；

分析数据结构以获取分析结果，并将分析结果导出为TXT文件。

优选地，Verilog HDL源代码工程文件用于表示如下三项内容中的至少一项内容，三项内容分别为逻辑电路图、逻辑表达式以及数字逻辑系统所完成的逻辑功能。

优选地，将.v文件解析为抽象语法树这一过程进一步包括：

在Linux环境下，下载、安装并配置开源工具Slang；

将.v文件传入至配置好的Slang工具环境中，对.v文件进行解析，以得到抽象语法树。

优选地，抽象语法树至少包括Verilog HDL源代码的端口信息、连线信息、模块信息、实例化单元信息及层次结构信息。

优选地，该方法进一步包括遍历符合标准json格式的文件之前的如下步骤：

若.json文件不符合json文件的标准格式，则遍历.json文件并进行预处理，以得到符合标准json格式的文件。

优选地，数据信息至少包括抽象语法树中每一类型节点的节点信息；相应地，分析数据结构以获取分析结果这一过程进一步包括：

根据抽象语法树中每一类型节点的节点信息，计算每一类型节点的权重，节点信息至少包括节点对应的端口位宽及节点类型；

根据每一类型节点在抽象语法树中所属实例，对所属实例下各个节点的权值进行求和，以归并至所属实例中，并获取所属实例的权重数据以及对应的层级结构，作为分析结果。

优选地，根据抽象语法树中每一类型节点的节点信息，计算每一类型节点的权重这一过程进一步包括：

对于.json文件中存在的IntegerLiteral、RealLiteral以及StringLiteral类型的节点，则按照节点对应的端口位宽，将每一类型节点的节点信息转换成常数D触发器，以计算每一类型节点的权重；

对于.json文件中存在的UnaryOp及BinaryOp类型的节点，则按照节点对应表达式的类别及变量的位宽方式，计算每一类型节点的权重；

对于.json文件中存在的ConditionalOp、Conditional及Case类型的节点，则按照节点对应的端口位宽，将每一类型节点的节点信息转换成多路选择器，以计算每一类型节点的权重；

对于.json文件中存在的ForLoop类型的节点，则按照节点对应的循环次数进行加权，以得到每一类型节点的权重；

对于.json文件中存在的ElementSelect及RangeSelect类型的节点，若节点的选择项为变量类型，则将选择项转换成移位器，以计算每一类型节点的权重。

优选地，数据信息至少包括抽象语法树中模块单元的实例化调用关系；相应地，分析数据结构以获取分析结果这一过程进一步包括：

对于抽象语法树中的任一实例，根据实例化调用关系，获取如下两种实例以及如下两种实例之间的层级结构关系，以作为分析结果，如下两种实例分别为调用该实例的实例与被该实例调用的实例。

优选地，数据信息至少包括抽象语法树中的实例名称、每一类型节点的节点信息以及连线信息；相应地，分析数据结构以获取分析结果这一过程进一步包括：

将大规模集成电路的电路设计图与抽象语法树中的实例名称、每一类型节点的节点信息以及连线信息进行一一对应，以获取抽象语法树中实例与其它实例之间端口相连的相关信息，并作为分析结果。

按照本发明的第二个方面，提供了一种基于抽象语法树的集成电路建模获取系统，包括：

第一模块，用于获取大规模集成电路的Verilog HDL源代码工程文件，并提取出具有相互依赖关系的.v文件；

第二模块，用于将.v文件解析为抽象语法树，并将抽象语法树导出为.json文件；

第三模块，用于遍历符合标准json格式的文件，以获取数据信息，并将数据信息存储至数据结构中；

第四模块，用于分析数据结构以获取分析结果，并将分析结果导出为TXT文件。

本发明实施例提供的基于抽象语法树的集成电路建模获取方法及系统，通过本发明所构思的以上技术方案与现有技术相比，能够取得如下有益效果：

(1)由于抽象语法树是源代码的抽象语法结构的树状表示，树上的每个节点都表示源代码中的一种结构，且抽象语法树不依赖于具体的文法，不依赖于语言的细节，将源代码转化为抽象语法树后，可以对抽象语法树做很多的操作，进而可以提高超大规模集成电路建模设计的灵活性及效率。

(2)由于基于抽象语法树进行建模，可以将Verilog HDL源代码进行解析简化，从而可在保证分析出电路的设计状态前提下，能够满足一次性载入大规模的Verilog HDL源代码文件，并可一次性完成获取所有模块的各项信息，进而能够提高方法流程的兼容性。

(3)由于基于抽象语法树进行建模，由于可以将Verilog HDL源代码解析为树状层级结构，以便于分析电路的设计状态、衡量电路规模大小以及指导后续的设计与优化工作。

(4)由于最终可以用TXT形式的文件输出，从而有利于可视化以及后续基于TXT文件作进一步内容拓展，进而能够有效指导后续的设计与优化工作。

附图说明

图1是本发明实施例提供的一种基于抽象语法树的集成电路建模获取方法的流程示意图；

图2是本发明实施例提供的一种抽象语法树中不同部分的结构示意图；

图3是本发明实施例提供的一种抽象语法树中不同部分的结构示意图；

图4是本发明实施例提供的一种抽象语法树中不同部分的结构示意图；

图5(a)是本发明实施例提供的一种抽象语法树中不同部分的结构示意图；

图5(b)是本发明实施例提供的一种抽象语法树中不同部分的结构示意图；

图5(c)是本发明实施例提供的一种抽象语法树中不同部分的结构示意图；

图5(d)是本发明实施例提供的一种抽象语法树中不同部分的结构示意图；

图6是本发明实施例提供的一种抽象语法树中不同部分的结构示意图；

图7为本发明实施例提供的一种抽象语法树中不同部分的结构示意图；

图8为本发明实施例提供的一种超大规模集成电路的实例instance模型的结构示意图；

图9为本发明实施例提供的一种权重计算的流程示意图；

图10为本发明实施例提供的一种经过权重计算之后每个instance的自重示意图；

图11为本发明实施例提供的一种基于抽象语法树的超大规模集成电路建模的获取方法流程示意图；

图12为本发明实施例提供的一种基于抽象语法树的集成电路建模获取系统的结构示意图；

图13为本发明实施例提供的一种电子设备的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

超大规模集成电路一般指现场可编程逻辑门阵列，系统级芯片以及大容量静态随机存取存储器等集成度相对较高的集成电路。随着其规模越来越大，层次化、模块化设计已经成为主流。Verilog HDL是电路设计中常用的语言之一，它是以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。在进行设计、编码的过程中，各设计层次、各模块单元以及各类型端口的使用情况都是十分重要的信息，从而需要经常统计，并以此来分析设计状态、衡量电路规模大小以及指导后续设计与优化工作。由于需要统计的内容众多，从而基于单一的VHDL文件在分析电路的设计状态时，目前还存在不够高效的问题。

基于上述存在的问题，本发明实施例提供了一种基于抽象语法树的集成电路建模获取方法。如图1所示，该方法包括：

101、获取大规模集成电路的Verilog HDL源代码工程文件，并提取出具有相互依赖关系的.v文件；

102、将.v文件解析为抽象语法树，并将抽象语法树导出为.json文件；

103、遍历符合标准json格式的文件，以获取数据信息，并将数据信息存储至数据结构中；

104、分析数据结构以获取分析结果，并将分析结果导出为TXT文件。

对于上述步骤101，在大规模集成电路的设计中，项目文件通常包含很多类型的文件，其中，.v文件是使用硬件描述语言Verilog HDL编写的文件，需要先将这些.v文件提取出来。Verilog HDL可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。在上述步骤102中，在提取出.v文件后，可以使用解析工具，将.v文件解析为抽象语法树，并导出为.json文件。如图2至图7所示，图2至图7为抽象语法树中不同部分的结构示意图。其中，图2为顶层抽象语法树的结构示意图，图3为declaration部分的抽象语法树的结构示意图，图4为实例instance：U1部分的抽象语法树的结构示意图，图5(a)至图5(d)为U1子节点部分的抽象语法树的结构示意图，图6为外层for循环部分的抽象语法树的结构示意图，图7为里层for循环部分的抽象语法树的结构示意图。

在上述步骤103中，可以自顶向下遍历步骤102中得到的.json文件，从而获得数据信息，并存储至数据结构中。其中，数据信息主要用来描述抽象语法树的构成。在上述步骤104中，通过分析数据结构中的层次结构、模块单元、实例化信息等，经过分析、筛选、统计、整合之后，从而导出为一个TXT文件，以便进行全面的分析电路设计状态，衡量电路规模大小和复杂程度。如图8所示，图8为超大规模集成电路的实例instance模型的结构示意图。

本发明实施例提供的方法，可以带来如下有益效果：

(1)由于抽象语法树是源代码的抽象语法结构的树状表示，树上的每个节点都表示源代码中的一种结构，且抽象语法树不依赖于具体的文法，不依赖于语言的细节，将源代码转化为抽象语法树后，可以对抽象语法树做很多的操作，进而可以提高超大规模集成电路建模设计的灵活性及效率。

(2)由于基于抽象语法树进行建模，可以将Verilog HDL源代码进行解析简化，从而可在保证分析出电路的设计状态前提下，能够满足一次性载入大规模的Verilog HDL源代码文件，并可一次性完成获取所有模块的各项信息，进而能够提高方法流程的兼容性。

(3)由于基于抽象语法树进行建模，由于可以将Verilog HDL源代码解析为树状层级结构，以便于分析电路的设计状态、衡量电路规模大小以及指导后续的设计与优化工作。

(4)由于最终可以用TXT形式的文件输出，从而有利于可视化以及后续基于TXT文件作进一步内容拓展，进而能够有效指导后续的设计与优化工作。

基于上述实施例的内容，作为一种可选实施例，Verilog HDL源代码工程文件用于表示如下三项内容中的至少一项内容，三项内容分别为逻辑电路图、逻辑表达式以及数字逻辑系统所完成的逻辑功能。

基于上述实施例的内容，作为一种可选实施例，将.v文件解析为抽象语法树这一过程进一步包括：在Linux环境下，下载、安装并配置开源工具Slang；将.v文件传入至配置好的Slang工具环境中，对.v文件进行解析，以得到抽象语法树。

具体地，可以先下载安装解析工具Slang，并在Linux环境下配置其运行环境。其中，Slang是目前业界广泛使用的一种语法、词法和语义解析工具。通过Slang可以最终生成抽象语法树，并且可以将抽象语法树中的信息导出为.json文件。

基于上述实施例的内容，作为一种可选实施例，抽象语法树至少包括Verilog HDL源代码的端口信息、连线信息、模块信息、实例化单元信息及层次结构信息。

由于Verilog HDL源代码中比较复杂，对于其中某些代码块，Slang并不能导出完全符合.json格式的文件，从而需先对.json文件进行预处理，以得到符合标准json格式文件。基于上述说明及实施例的内容，作为一种可选实施例，在执行遍历符合标准json格式的文件之前，还可以执行如下步骤：若.json文件不符合json文件的标准格式，则遍历.json文件并进行预处理，以得到符合标准json格式的文件。

基于上述实施例的内容，作为一种可选实施例，数据信息至少包括抽象语法树中每一类型节点的节点信息；相应地，分析数据结构以获取分析结果这一过程进一步包括：根据抽象语法树中每一类型节点的节点信息，计算每一类型节点的权重，节点信息至少包括节点对应的端口位宽及节点类型；根据每一类型节点在抽象语法树中所属实例，对所属实例下各个节点的权值进行求和，以归并至所属实例中，并获取所属实例的权重数据以及对应的层级结构，作为分析结果。

具体地，可获取.json文件中应计入计算的节点类型以及对应的端口位宽大小、操作类型等信息，计算每个类型节点的权重并存储下来。按照节点是否属于某个实例instance，对各个节点的权值进行求和，归并到相应的实例instance中，获取每个实例instance的权重数据和对应的层级结构。

基于上述实施例的内容，作为一种可选实施例，根据抽象语法树中每一类型节点的节点信息，计算每一类型节点的权重这一过程进一步包括：对于.json文件中存在的IntegerLiteral、RealLiteral以及StringLiteral类型的节点，则按照节点对应的端口位宽，将每一类型节点的节点信息转换成常数D触发器，以计算每一类型节点的权重；

对于.json文件中存在的UnaryOp及BinaryOp类型的节点，则按照节点对应表达式的类别及变量的位宽方式，计算每一类型节点的权重；

对于.json文件中存在的ConditionalOp、Conditional及Case类型的节点，则按照节点对应的端口位宽，将每一类型节点的节点信息转换成多路选择器，以计算每一类型节点的权重；

对于.json文件中存在的ForLoop类型的节点，则按照节点对应的循环次数进行加权，以得到每一类型节点的权重；

对于.json文件中存在的ElementSelect及RangeSelect类型的节点，若节点的选择项为变量类型，则将选择项转换成移位器，以计算每一类型节点的权重。

需要说明的是，D触发器(flipflop)即为DFF器件，是边沿敏感的存储单元，数据存储的动作有某一信号的上升或者下降沿进行同步的。多路选择器，出现在组合逻辑电路中，使用always语句进行描述，在实际电路中，程序会选择其中一个路径执行。移位器，即移位寄存器，它不仅能寄存数据，而且在时钟信号的作用下使它存储的数据依次左移或者右移。常见的是桶形移位器，是一个多输入、单输出电路，它根据MIPS指令来决定如何进行移位。其中，权重计算的流程示意图可以参考图9。图10为每个实例instance的权重数据，也即经过权重计算之后每个instance的自重。

基于上述实施例的内容，作为一种可选实施例，数据信息至少包括抽象语法树中模块单元的实例化调用关系；相应地，分析数据结构以获取分析结果这一过程进一步包括：对于抽象语法树中的任一实例，根据实例化调用关系，获取如下两种实例以及如下两种实例之间的层级结构关系，以作为分析结果，如下两种实例分别为调用该实例的实例与被该实例调用的实例。

具体地，获取并分析模块单元module的实例化调用关系，获取调用该实例instance的其它instance以及被该instance调用的实例和它们之间的层级关系。

基于上述实施例的内容，作为一种可选实施例，数据信息至少包括抽象语法树中的实例名称、每一类型节点的节点信息以及连线信息；相应地，分析数据结构以获取分析结果这一过程进一步包括：将大规模集成电路的电路设计图与抽象语法树中的实例名称、每一类型节点的节点信息以及连线信息进行一一对应，以获取抽象语法树中实例与其它实例之间端口相连的相关信息，并作为分析结果。

具体地，可获取并存储实例instance名字、各类型节点信息、连线信息等，将大规模的电路设计图与这些信息一一对应起来，获取instance与其它instance端口相连的具体相关信息。结合上述实施例的内容，基于抽象语法树的超大规模集成电路建模的设计方法流程示意图可参考图11。

基于上述实施例的内容，本发明实施例提供了一种基于抽象语法树的集成电路建模获取系统，该系统用于执行上述方法实施例中提供的基于抽象语法树的集成电路建模获取方法。参见图12，该系统包括：

第一模块1201，用于获取大规模集成电路的Verilog HDL源代码工程文件，并提取出具有相互依赖关系的.v文件；

第二模块1202，用于将.v文件解析为抽象语法树，并将抽象语法树导出为.json文件；

第三模块1203，用于遍历符合标准json格式的文件，以获取数据信息，并将数据信息存储至数据结构中；

第四模块1204，用于分析数据结构以获取分析结果，并将分析结果导出为TXT文件。

图13示例了一种电子设备的实体结构示意图，如图13所示，该电子设备可以包括：处理器(processor)1310、通信接口(Communications Interface)1320、存储器(memory)1330和通信总线1340，其中，处理器1310，通信接口1320，存储器1330通过通信总线1340完成相互间的通信。处理器1310可以调用存储器1330中的逻辑指令，以执行如下方法：获取大规模集成电路的Verilog HDL源代码工程文件，并提取出具有相互依赖关系的.v文件；将.v文件解析为抽象语法树，并将抽象语法树导出为.json文件；遍历符合标准json格式的文件，以获取数据信息，并将数据信息存储至数据结构中；分析数据结构以获取分析结果，并将分析结果导出为TXT文件。

此外，上述的存储器1330中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，电子设备，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于抽象语法树的集成电路建模获取方法，其特征在于，包括：

获取大规模集成电路的Verilog HDL源代码工程文件，并提取出具有相互依赖关系的.v文件；

将所述.v文件解析为抽象语法树，并将所述抽象语法树导出为.json文件；所述将所述.v文件解析为抽象语法树这一过程进一步包括：

在Linux环境下，下载、安装并配置开源工具Slang；

将所述.v文件传入至配置好的Slang工具环境中，对所述.v文件进行解析，以得到所述抽象语法树；

遍历符合标准json格式的文件，以获取数据信息，并将所述数据信息存储至数据结构中；所述数据信息至少包括所述抽象语法树中每一类型节点的节点信息；

分析所述数据结构以获取分析结果，并将所述分析结果导出为TXT文件；所述分析所述数据结构以获取分析结果这一过程进一步包括：

根据所述抽象语法树中每一类型节点的节点信息，计算每一类型节点的权重，所述节点信息至少包括节点对应的端口位宽及节点类型；

根据每一类型节点在所述抽象语法树中所属实例，对所属实例下各个节点的权值进行求和，以归并至所属实例中，并获取所属实例的权重数据以及对应的层级结构，作为所述分析结果。

2.如权利要求1所述的基于抽象语法树的集成电路建模获取方法，其特征在于，所述Verilog HDL源代码工程文件用于表示如下三项内容中的至少一项内容，所述三项内容分别为逻辑电路图、逻辑表达式以及数字逻辑系统所完成的逻辑功能。

3.如权利要求1或2所述的基于抽象语法树的集成电路建模获取方法，其特征在于，所述抽象语法树至少包括Verilog HDL源代码的端口信息、连线信息、模块信息、实例化单元信息及层次结构信息。

4.如权利要求1所述的基于抽象语法树的集成电路建模获取方法，其特征在于，所述方法进一步包括遍历符合标准json格式的文件之前的如下步骤：

若所述.json文件不符合json文件的标准格式，则遍历所述.json文件并进行预处理，以得到所述符合标准json格式的文件。

5.如权利要求1所述的基于抽象语法树的集成电路建模获取方法，其特征在于，所述根据所述抽象语法树中每一类型节点的节点信息，计算每一类型节点的权重这一过程进一步包括：

对于所述.json文件中存在的IntegerLiteral、RealLiteral以及StringLiteral类型的节点，则按照节点对应的端口位宽，将每一类型节点的节点信息转换成常数D触发器，以计算每一类型节点的权重；

对于所述.json文件中存在的UnaryOp及BinaryOp类型的节点，则按照节点对应表达式的类别及变量的位宽方式，计算每一类型节点的权重；

对于所述.json文件中存在的ConditionalOp、Conditional及Case类型的节点，则按照节点对应的端口位宽，将每一类型节点的节点信息转换成多路选择器，以计算每一类型节点的权重；

对于所述.json文件中存在的ForLoop类型的节点，则按照节点对应的循环次数进行加权，以得到每一类型节点的权重；

对于所述.json文件中存在的ElementSelect及RangeSelect类型的节点，若节点的选择项为变量类型，则将选择项转换成移位器，以计算每一类型节点的权重。

6.如权利要求1所述的基于抽象语法树的集成电路建模获取方法，其特征在于，所述数据信息至少包括所述抽象语法树中模块单元的实例化调用关系；相应地，所述分析所述数据结构以获取分析结果这一过程进一步包括：

对于所述抽象语法树中的任一实例，根据所述实例化调用关系，获取如下两种实例以及所述如下两种实例之间的层级结构关系，以作为所述分析结果，所述如下两种实例分别为调用所述任一实例的实例与被所述任一实例调用的实例。

7.如权利要求1所述的基于抽象语法树的集成电路建模获取方法，其特征在于，所述数据信息至少包括所述抽象语法树中的实例名称、每一类型节点的节点信息以及连线信息；相应地，所述分析所述数据结构以获取分析结果这一过程进一步包括：

将大规模集成电路的电路设计图与所述抽象语法树中的实例名称、每一类型节点的节点信息以及连线信息进行一一对应，以获取所述抽象语法树中实例与其它实例之间端口相连的相关信息，并作为所述分析结果。

8.一种基于抽象语法树的集成电路建模获取系统，其特征在于，包括：

第一模块，用于获取大规模集成电路的Verilog HDL源代码工程文件，并提取出具有相互依赖关系的.v文件；

第二模块，用于将所述.v文件解析为抽象语法树，并将所述抽象语法树导出为.json文件；

第三模块，用于遍历符合标准json格式的文件，以获取数据信息，并将所述数据信息存储至数据结构中；所述数据信息至少包括所述抽象语法树中每一类型节点的节点信息；

第四模块，用于分析所述数据结构以获取分析结果，并将所述分析结果导出为TXT文件；所述分析所述数据结构以获取分析结果这一过程进一步包括：

根据所述抽象语法树中每一类型节点的节点信息，计算每一类型节点的权重，所述节点信息至少包括节点对应的端口位宽及节点类型；

根据每一类型节点在所述抽象语法树中所属实例，对所属实例下各个节点的权值进行求和，以归并至所属实例中，并获取所属实例的权重数据以及对应的层级结构，作为所述分析结果。