CN112953867A - 基于延迟环的谐波调整方法及相关产品 - Google Patents
基于延迟环的谐波调整方法及相关产品 Download PDFInfo
- Publication number
- CN112953867A CN112953867A CN202110132760.8A CN202110132760A CN112953867A CN 112953867 A CN112953867 A CN 112953867A CN 202110132760 A CN202110132760 A CN 202110132760A CN 112953867 A CN112953867 A CN 112953867A
- Authority
- CN
- China
- Prior art keywords
- mdll
- memory
- processor
- frequency
- adjusting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000015654 memory Effects 0.000 claims description 39
- 238000004590 computer program Methods 0.000 claims description 20
- 238000004891 communication Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 description 22
- 230000006870 function Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Telephone Function (AREA)
Abstract
本申请实施例提供一种基于延迟环MDLL的谐波调整方法及相关产品,所述方法应用于用户设备UE,所述方法包括如下步骤;控制MDLL的输出频率来调整参考时钟引入的谐波。本申请提供的技术方案具有提高网络质量的优点。
Description
技术领域
本申请涉及通信处理技术领域,尤其涉及一种基于延迟环的谐波调整方法及相关产品。
背景技术
谐波是指对周期性非正弦交流量进行傅里叶级数分解所得到的大于基波频率整数倍的各次分量,通常称为高次谐波,而基波是指其频率与工频相同的分量。高次谐波的干扰是当前通信系统中影响信号质量的一大公害。例如,用户设备的频率综合器中产生的输入频率参考会被干扰并且产品谐波,这在RF系统中是需要解决的问题。
发明内容
本申请实施例公开了一种基于延迟环的谐波调整方法及相关产品,其对谐波的位置进行调整,减少干扰,提高信号质量。
第一方面,提供一种基于延迟环MDLL的谐波调整方法,所述方法应用于用户设备UE,所述方法包括如下步骤;
控制MDLL的输出频率来调整参考时钟引入的谐波。
在一种可选的方案中,所述方法具体包括:
调整MDLL的分频比控制MDLL的输出频率来调整参考时钟引入的谐波。
在一种可选的方案中,所述方法还包括:
依据输出带宽调整MDLL的分频比。
在一种可选的方案中,所述方法还包括:
确定UE的应用场景,依据所述应用场景确定所述输出带宽。
在一种可选的方案中,所述方法还包括;
将所述MDLL的输出频率作为全数字锁相环ADPLL的输入。
第二方面,提供一种基于延迟环MDLL的谐波调整装置,所述装置应用于用户设备UE,所述装置包括:
控制单元,用于控制MDLL的输出频率来调整参考时钟引入的谐波。
在一种可选的方案中,
控制单元,具体用于调整MDLL的分频比控制MDLL的输出频率来调整参考时钟引入的谐波。
在一种可选的方案中,
所述控制单元,还用于依据输出带宽调整MDLL的分频比。
第三方面,提供一种电子设备,包括处理器、存储器、通信接口,以及一个或多个程序,所述一个或多个程序被存储在所述存储器中,并且被配置由所述处理器执行,所述程序包括用于执行第一方面所述的方法中的步骤的指令。
第四方面,提供了一种计算机可读存储介质,存储用于电子数据交换的计算机程序,其中,所述计算机程序使得计算机执行第一方面所述的方法。
第五方面,提供了一种计算机程序产品,其中,上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质,上述计算机程序可操作来使计算机执行如本申请实施例第一方面中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
第六方面,提供了芯片系统,所述芯片系统包括至少一个处理器,存储器和接口电路,所述存储器、所述收发器和所述至少一个处理器通过线路互联,所述至少一个存储器中存储有计算机程序;所述计算机程序被所述处理器执行时实现第一方面所述的方法。
本申请提供的技术方案对UE的MDLL的输出频率进行控制,这样调整后的输出频率会调整参考时钟引入谐波的位置,进而将谐波的位置调整到次要的位置(即与主信号频段不重叠的位置),以此来减少谐波对主信号的影响,提高信号质量,提高网络性能。
附图说明
以下对本申请实施例用到的附图进行介绍。
图1是一种示例通信系统的系统架构图;
图2是本申请提供的一种基于MDLL的谐波调整方法的流程示意图;
图3是本申请实施例一提供的基于MDLL的谐波调整装置的结构示意图;
图4是本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
本申请中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,表示前后关联对象是一种“或”的关系。
本申请实施例中出现的“多个”是指两个或两个以上。本申请实施例中出现的第一、第二等描述,仅作示意与区分描述对象之用,没有次序之分,也不表示本申请实施例中对设备个数的特别限定,不能构成对本申请实施例的任何限制。本申请实施例中出现的“连接”是指直接连接或者间接连接等各种连接方式,以实现设备间的通信,本申请实施例对此不做任何限定。
本申请实施例的技术方案可以应用于如图1所示的示例通信系统50,该示例通信系统50包括终端110、网络设备120和接入点设备130,终端110与网络设备120以及接入点设备130通信连接,该接入点设备130也与网络设备120连接。
本申请实施例中的终端可以指各种形式的UE、接入终端、用户单元、用户站、移动站、MS(英文:mobile station,中文:移动台)、远方站、远程终端、移动设备、用户终端、终端设备(英文:terminal equipment)、无线通信设备、用户代理或用户装置。终端设备还可以是蜂窝电话、无绳电话、SIP(英文:session initiation protocol,中文:会话启动协议)电话、WLL(英文:wireless local loop,中文:无线本地环路)站、PDA(英文:personaldigital assistant,中文:个人数字处理)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备、车载设备、可穿戴设备,未来5G网络中的终端设备或者未来演进的PLMN(英文:public land mobile network,中文:公用陆地移动通信网络)中的终端设备等,本申请实施例对此并不限定。
谐波对于信号的影响有多个方面,例如,一个方面,谐波的强度很强,会对主信号产生较大的影响,另一个方面,谐波的频率位置也非常重要,例如主信号的频段为n1、n3、n28、n41、n77、n78、n79,以主信号为n79频段,若谐波也出现在该频段,即使其信号强度较弱,对主信号也会产生较大的影响,但是若谐波不属于该频段,即使其信号强度较强,因为主信号不属于谐波的频段,其影响也会有限,因此相对于谐波的强度,谐波出现的频率位置更加的重要,为了调整谐波出现的位置,本申请提供了一种基于延迟环(Master Delaylocked Loop,MDLL)的谐波调整方法
参阅图2,图2提供了一种基于MDLL的谐波调整方法,所述方法应用于用户设备UE,所述方法如图2所示,包括如下步骤;
步骤S201、控制MDLL的输出频率来调整参考时钟引入的谐波。
本申请提供的技术方案对UE的MDLL的输出频率进行控制,这样调整后的输出频率会调整参考时钟引入谐波的位置,进而将谐波的位置调整到次要的位置(即与主信号频段不重叠的位置),以此来减少谐波对主信号的影响,提高信号质量,提高网络性能。
为了实现对MDLL输出频率的调整,在一种可选的方案中,上述方法具体可以包括:
调整MDLL的分频比控制MDLL的输出频率来调整参考时钟引入的谐波。
上述方案通过分频比来控制MDLL的输出频率,进而对MDLL的输出频率进行快速调整,减少参考时钟引入的谐波对主信号的影响。
在另一可选的方案中,上述确定分频比的一种方式可以为:
依据输出带宽调整MDLL的分频比。
一种具体的实现方式可以为,预先配置带宽与分频比的映射关系或映射表,依据该映射关系或映射表来确定输出带宽对应的分频比。
在另一种可选的方案中,可以通过控制信令来下发输出带宽对应的分频比,该控制信令例如,RRC(无线资源控制(Radio Resource Control)信令或MAC CE信令,等等。
为了确定输出带宽,在一种个可选的方案中,所述方法还包括:
确定UE的应用场景,依据所述应用场景确定所述输出带宽。
本申请提供的技术方案依据应用场景来确定输出带宽,然后调整谐波的位置,避免了谐波对该应用场景的主信号进行干扰,提高了信号质量。
在一种可选的方案中,所述方法还包括;
将所述MDLL的输出频率作为全数字锁相环(All digital phase locked loop,ADPLL)的输入。
参阅图3,提供了一种基于延迟环MDLL的谐波调整装置,所述装置应用于用户设备UE,所述装置包括:
控制单元301,用于控制MDLL的输出频率来调整参考时钟引入的谐波,所述装置应用于网络设备,所述装置包括:
在一种可选的方案中,
控制单元301,具体用于调整MDLL的分频比控制MDLL的输出频率来调整参考时钟引入的谐波。
在一种可选的方案中,
控制单元301,还用于依据输出带宽调整MDLL的分频比。
在一种可选的方案中,
上述控制单元301,还用于确定UE的应用场景,依据所述应用场景确定所述输出带宽。
在一种可选的方案中,
上述控制单元301,将所述MDLL的输出频率作为全数字锁相环ADPLL的输入。
可以理解的是,上述装置为了实现上述功能,其包含了执行各个功能相应的硬件和/或软件模块。结合本文中所公开的实施例描述的各示例的算法步骤,本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行,取决于技术方案的特定应用和设计约束条件。本领域技术人员可以结合实施例对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
本实施例可以根据上述方法示例对电子设备进行功能模块的划分,例如,可以对应各个功能划分各个功能模块,也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块可以采用硬件的形式实现。需要说明的是,本实施例中对模块的划分是示意性的,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。
需要说明的是,上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述,在此不再赘述。
在采用集成的单元的情况下,用户设备可以包括处理模块和存储模块。其中,处理模块可以用于对用户设备的动作进行控制管理,例如,可以用于支持电子设备执行上述获取单元、通信单元、处理单元执行的步骤。存储模块可以用于支持电子设备执行存储程序代码和数据等。
其中,处理模块可以是处理器或控制器。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框,模块和电路。处理器也可以是实现计算功能的组合,例如包含一个或多个微处理器组合,数字信号处理(digital signal processing,DSP)和微处理器的组合等等。存储模块可以是存储器。通信模块具体可以为射频电路、蓝牙芯片、Wi-Fi芯片等与其他电子设备交互的设备。
可以理解的是,本申请实施例示意的各模块间的接口连接关系,只是示意性说明,并不构成对用户设备的结构限定。在本申请另一些实施例中,用户设备也可以采用上述实施例中不同的接口连接方式,或多种接口连接方式的组合。
请参见图4,图4是本申请实施例提供的一种电子设备40,该电子设备40包括处理器401、存储器402和通信接口403,所述处理器401、存储器402和通信接口403通过总线相互连接。
存储器402包括但不限于是随机存储记忆体(random access memory,RAM)、只读存储器(read-only memory,ROM)、可擦除可编程只读存储器(erasable programmableread only memory,EPROM)、或便携式只读存储器(compact disc read-only memory,CD-ROM),该存储器402用于相关计算机程序及数据。通信接口403用于接收和发送数据。
处理器401可以是一个或多个中央处理器(central processing unit,CPU),在处理器401是一个CPU的情况下,该CPU可以是单核CPU,也可以是多核CPU。
处理器401可以包括一个或多个处理单元,例如:处理单元可以包括应用处理器(application processor,AP),调制解调处理器,图形处理器(graphics processingunit,GPU),图像信号处理器(image signal processor,ISP),控制器,视频编解码器,数字信号处理器(digital signal processor,DSP),基带处理器,和/或神经网络处理器(neural-network processing unit,NPU)等。其中,不同的处理单元可以是独立的部件,也可以集成在一个或多个处理器中。在一些实施例中,用户设备也可以包括一个或多个处理单元。其中,控制器可以根据指令操作码和时序信号,产生操作控制信号,完成取指令和执行指令的控制。在其他一些实施例中,处理单元中还可以设置存储器,用于存储指令和数据。示例性地,处理单元中的存储器可以为高速缓冲存储器。该存储器可以保存处理单元刚用过或循环使用的指令或数据。如果处理单元需要再次使用该指令或数据,可从所述存储器中直接调用。这样就避免了重复存取,减少了处理单元的等待时间,因而提高了用户设备处理数据或执行指令的效率。
在一些实施例中,处理器401可以包括一个或多个接口。接口可以包括集成电路间(inter-integrated circuit,I2C)接口、集成电路间音频(inter-integrated circuitsound,I2S)接口、脉冲编码调制(pulse code modulation,PCM)接口、通用异步收发传输器(universal asynchronous receiver/transmitter,UART)接口、移动产业处理器接口(mobile industry processor interface,MIPI)、用输入输出(general-purpose input/output,GPIO)接口、SIM卡接口和/或USB接口等。其中,USB接口是符合USB标准规范的接口,具体可以是Mini USB接口、Micro USB接口、USB Type C接口等。USB接口可以用于连接充电器为用户设备充电,也可以用于用户设备与外围设备之间传输数据。该USB接口也可以用于连接耳机,通过耳机播放音频。
若该电子设备40可以为用户设备,例如智能手机,该电子设备40中的处理器401用于读取所述存储器402中存储的计算机程序代码,执行以下操作:
控制MDLL的输出频率来调整参考时钟引入的谐波。
若该电子设备40为网络设备,例如基站,该电子设备40中的处理器401用于读取所述存储器402中存储的计算机程序代码用于支持用户设备执行如图2所示实施例的方法。
其中,上述方法实施例涉及的各场景的所有相关内容均可以援引到对应功能模块的功能描述,在此不再赘述。
本申请实施例还提供一种芯片系统,所述芯片系统包括至少一个处理器,存储器和接口电路,所述存储器、所述收发器和所述至少一个处理器通过线路互联,所述至少一个存储器中存储有计算机程序;所述计算机程序被所述处理器执行时,图2所示的方法流程得以实现。
本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机程序,当其在网络设备上运行时,图2所示的方法流程得以实现。
本申请实施例还提供一种计算机程序产品,当所述计算机程序产品在终端上运行时,图2所示的方法流程得以实现。
本申请实施例还提供一种电子设备,包括处理器、存储器、通信接口,以及一个或多个程序,所述一个或多个程序被存储在所述存储器中,并且被配置由所述处理器执行,所述程序包括用于执行图2所示实施例的方法中的步骤的指令。
本申请还提供一种网络设备,该网络设备用于支持用户设备执行如图2所示实施例提供的方法。
上述主要从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是,电子设备为了实现上述功能,其包含了执行各个功能相应的硬件结构和/或软件模板。本领域技术人员应该很容易意识到,结合本文中所提供的实施例描述的各示例的单元及算法步骤,本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
本申请实施例可以根据上述方法示例对电子设备进行功能单元的划分,例如,可以对应各个功能划分各个功能单元,也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。需要说明的是,本申请实施例中对单元的划分是示意性的,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。
需要说明的是,对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模板并不一定是本申请所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置,可通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如上述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储器中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储器中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例上述方法的全部或部分步骤。而前述的存储器包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储器中,存储器可以包括:闪存盘、只读存储器(英文:Read-Only Memory,简称:ROM)、随机存取器(英文:Random Access Memory,简称:RAM)、磁盘或光盘等。
Claims (12)
1.一种基于延迟环MDLL的谐波调整方法,其特征在于,所述方法应用于用户设备UE,所述方法包括如下步骤;
控制MDLL的输出频率来调整参考时钟引入的谐波。
2.根据权利要求1所述的方法,其特征在于,所述方法具体包括:
调整MDLL的分频比控制MDLL的输出频率来调整参考时钟引入的谐波。
3.根据权利要求2所述的方法,其特征在于,所述方法还包括:
依据输出带宽调整MDLL的分频比。
4.根据权利要求3所述的方法,其特征在于,所述方法还包括:
确定UE的应用场景,依据所述应用场景确定所述输出带宽。
5.根据权利要求1-4任意一项所述的方法,其特征在于,所述方法还包括;
将所述MDLL的输出频率作为全数字锁相环ADPLL的输入。
6.一种基于延迟环MDLL的谐波调整装置,其特征在于,所述装置应用于用户设备UE,所述装置包括:
控制单元,用于控制MDLL的输出频率来调整参考时钟引入的谐波。
7.根据权利要求6所述的装置,其特征在于,
控制单元,具体用于调整MDLL的分频比控制MDLL的输出频率来调整参考时钟引入的谐波。
8.根据权利要求7所述的装置,其特征在于,
所述控制单元,还用于依据输出带宽调整MDLL的分频比。
9.一种电子设备,包括处理器、存储器、通信接口,以及一个或多个程序,所述一个或多个程序被存储在所述存储器中,并且被配置由所述处理器执行,所述程序包括用于执行如权利要求1-5任意一项的步骤的指令。
10.一种芯片系统,所述芯片系统包括至少一个处理器,存储器和接口电路,所述存储器、所述收发器和所述至少一个处理器通过线路互联,所述至少一个存储器中存储有计算机程序;所述计算机程序被所述处理器执行时实现如权利要求1-5任意一项的方法。
11.一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机程序,当其在用户设备上运行时,执行如权利要求1-5任意一项的方法。
12.一种网络设备,其特征在于,所述网络设备用于支持用户设备实现如权利要求1-5任意一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110132760.8A CN112953867A (zh) | 2021-01-29 | 2021-01-29 | 基于延迟环的谐波调整方法及相关产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110132760.8A CN112953867A (zh) | 2021-01-29 | 2021-01-29 | 基于延迟环的谐波调整方法及相关产品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112953867A true CN112953867A (zh) | 2021-06-11 |
Family
ID=76241015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110132760.8A Pending CN112953867A (zh) | 2021-01-29 | 2021-01-29 | 基于延迟环的谐波调整方法及相关产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112953867A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8384456B1 (en) * | 2011-11-18 | 2013-02-26 | Texas Instruments Incorporated | Integrated phase-locked and multiplying delay-locked loop with spur cancellation |
US20140038534A1 (en) * | 2012-08-01 | 2014-02-06 | Massimo Ciacci | Harmonic suppression in switching amplifiers |
CN105634283A (zh) * | 2014-11-24 | 2016-06-01 | 联发科技股份有限公司 | 功率管理装置及谐波消除方法 |
CN107528583A (zh) * | 2016-06-21 | 2017-12-29 | 马维尔国际贸易有限公司 | 使用采样时间至数字转换器的倍频延迟锁定环路 |
US20200228122A1 (en) * | 2017-08-07 | 2020-07-16 | Intel Corporation | Multiplying delay lock loop (mdll) and method of averaging ring oscillator signals for jitter compensation |
-
2021
- 2021-01-29 CN CN202110132760.8A patent/CN112953867A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8384456B1 (en) * | 2011-11-18 | 2013-02-26 | Texas Instruments Incorporated | Integrated phase-locked and multiplying delay-locked loop with spur cancellation |
US20140038534A1 (en) * | 2012-08-01 | 2014-02-06 | Massimo Ciacci | Harmonic suppression in switching amplifiers |
CN105634283A (zh) * | 2014-11-24 | 2016-06-01 | 联发科技股份有限公司 | 功率管理装置及谐波消除方法 |
CN107528583A (zh) * | 2016-06-21 | 2017-12-29 | 马维尔国际贸易有限公司 | 使用采样时间至数字转换器的倍频延迟锁定环路 |
US20200228122A1 (en) * | 2017-08-07 | 2020-07-16 | Intel Corporation | Multiplying delay lock loop (mdll) and method of averaging ring oscillator signals for jitter compensation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111698782B (zh) | 无线通信的方法、终端设备和网络设备 | |
CN112005506A (zh) | 降低设备中不同通信系统之间干扰的方法、装置及设备 | |
US20140066059A1 (en) | Method and apparatus determining white space information | |
US11463184B2 (en) | Interference determining method and network device | |
WO2021068762A1 (zh) | 一种载波配置方法和相关装置 | |
US11997673B2 (en) | Negative-block ACK based Wi-Fi MAC protocol | |
CN112953867A (zh) | 基于延迟环的谐波调整方法及相关产品 | |
CN112887155B (zh) | QoS关联信息同步方法及相关产品 | |
CN112469082B (zh) | 系统消息的接收方法及相关产品 | |
WO2023273916A1 (zh) | 通信方法及装置 | |
WO2019095783A1 (zh) | 一种同步块与寻呼调度信令关联方法、指示方法及装置 | |
CN104918314B (zh) | 一种ap的功耗调整方法及装置 | |
CN115134847A (zh) | 信道状态信息csi处理单元的占用方法及相关产品 | |
CN112532971A (zh) | 影像处理方法、装置、显示终端以及计算机可读存储介质 | |
KR20210068920A (ko) | 화면 공유 기능을 가지는 휴대용 핸드북 장치 | |
WO2015081550A1 (zh) | 变频控制方法、装置及通信设备 | |
CN112558885B (zh) | 功能手机的存储器使用方法及相关产品 | |
CN114916080A (zh) | 太赫兹频段下的下行AoD测量及相关产品 | |
CN217116073U (zh) | 双频WiFi模组和WIFI设备 | |
US20230379934A1 (en) | Method for pdsch resource determination and related products | |
CN114938529B (zh) | 一种数据传输方法、系统、电子设备及介质 | |
WO2024146610A1 (zh) | 信号发送、信号接收方法、装置和设备 | |
CN114173172B (zh) | 数据处理方法、装置、终端设备以及存储介质 | |
WO2024001443A1 (zh) | 发射功率限制方法及设备 | |
CN111436112B (zh) | 一种通信方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210611 |