CN112953518A - 一种用于超外差两级下变频接收机中的锁相环结构 - Google Patents

一种用于超外差两级下变频接收机中的锁相环结构 Download PDF

Info

Publication number
CN112953518A
CN112953518A CN202110343756.6A CN202110343756A CN112953518A CN 112953518 A CN112953518 A CN 112953518A CN 202110343756 A CN202110343756 A CN 202110343756A CN 112953518 A CN112953518 A CN 112953518A
Authority
CN
China
Prior art keywords
phase
frequency
circuit
voltage
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110343756.6A
Other languages
English (en)
Other versions
CN112953518B (zh
Inventor
李宇
于云丰
冯忠河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing China Science Microelectronics Co ltd
Original Assignee
Nanjing China Science Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing China Science Microelectronics Co ltd filed Critical Nanjing China Science Microelectronics Co ltd
Priority to CN202110343756.6A priority Critical patent/CN112953518B/zh
Publication of CN112953518A publication Critical patent/CN112953518A/zh
Application granted granted Critical
Publication of CN112953518B publication Critical patent/CN112953518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及锁相环技术领域，具体公开了一种用于超外差两级下变频接收机中的锁相环结构，其中，包括：鉴频鉴相器、电荷泵、二阶低通滤波器、压控振荡器、CML结构模拟二分频电路、真单相位时钟D触发器和脉冲吞咽分频器，电荷泵与鉴频鉴相器连接，二阶低通滤波器连接压控振荡器，压控振荡器连接CML结构模拟二分频电路，CML结构模拟二分频电路连接真单相位时钟D触发器，真单相位时钟D触发器连接脉冲吞咽分频器，脉冲吞咽分频器连接鉴频鉴相器，压控振荡器的输出端作为锁相环结构的第一输出端，真单相位时钟D触发器的输出端作为锁相环结构的第二输出端。本发明提供的用于超外差两级下变频接收机中的锁相环结构降低了噪声，能够提高接收机的灵敏度。

Description

一种用于超外差两级下变频接收机中的锁相环结构
技术领域
本发明涉及锁相环技术领域，尤其涉及一种用于超外差两级下变频接收机中的锁相环结构。
背景技术
当今无线通信的应用中，国际最为成熟的主流频段仍是2.4GHz无线频段。通信系统中，超外差两级下变频结构接收机由于具有抗干扰能力强的优势而拥有很大的应用空间。
其中，锁相环作为射频接收机中最为关键的一个电路模块，通常被用作频率合成器，为无线接收机提供低噪声、低杂散的本振信号。相位噪声是锁相环最重要的指标之一，较高的噪声会导致锁相环输出频谱不纯，在频域上表现出“裙带”现象，影响接收机的选择性和信噪比，进而导致灵敏度不高。因此，如何设计低噪声的锁相环为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种用于超外差两级下变频接收机中的锁相环结构，解决相关技术中存在的锁相环噪声高导致的接收机灵敏度不高的问题。
作为本发明的一个方面，提供一种用于超外差两级下变频接收机中的锁相环结构，其中，包括：鉴频鉴相器、电荷泵、二阶低通滤波器、压控振荡器、CML结构模拟二分频电路、真单相位时钟D触发器和脉冲吞咽分频器，所述电荷泵的输入端与所述鉴频鉴相器的输出端连接，所述二阶低通滤波器的输出端连接所述压控振荡器的输入端，所述压控振荡器的输出端连接所述CML结构模拟二分频电路的输入端，所述CML结构模拟二分频电路的输出端连接所述真单相位时钟D触发器的输入端，所述真单相位时钟D触发器的输出端连接所述脉冲吞咽分频器的输入端，所述脉冲吞咽分频器的输出端连接所述鉴频鉴相器的输入端，所述压控振荡器的输出端作为所述锁相环结构的第一输出端，所述真单相位时钟D触发器的输出端作为所述锁相环结构的第二输出端；
所述鉴频鉴相器用于检测输入参考信号和所述脉冲吞咽分频器的输出信号之间的相位和频率的误差，并将相位的误差转化成与其成正比的电压脉冲信号；
所述电荷泵用于将所述电压脉冲信号均转化为电流信号，所述电流信号用于对所述二阶低通滤波器中的电容进行充放电，以控制所述压控振荡器的输入电压；
所述压控振荡器能够在所述输入电压的控制下输出稳定的输出频率，并将所述输出频率作为一级本地振荡频率输出；
所述CML结构模拟二分频电路用于对所述输出频率进行二分频，得到二分频频率；
所述真单相位时钟D触发器用于对所述二分频频率进行四分频，得到二级本地振荡频率，并输出所述二级本地振荡频率；
所述脉冲吞咽分频器用于对所述二级本地振荡频率进行整体分频，得到所述脉冲吞咽分频器的输出信号。
进一步地，所述压控振荡器包括：第一交叉耦合电路、第二交叉耦合电路、谐振腔主体电路、第一开关电容阵列、第二开关电容阵列、第一输入开关控制电路和第二输入开关控制电路，所述第一交叉耦合电路和所述第二交叉耦合电路均与所述谐振腔主体电路连接，所述第一交叉耦合电路、第二交叉耦合电路和谐振腔主体电路均分别连接所述第一开关电容阵列和所述第二开关电容阵列，所述第一输入开关控制电路和所述第二输入开关控制电路均与所述第二交叉耦合电路连接；
所述第一交叉耦合电路和所述第二交叉耦合电路均用于提供负阻；
所述谐振腔主体电路用于实现模拟精准调谐；
所述第一开关电容阵列和所述第二开关电容阵列用于实现数字粗调谐；
所述第一输入开关控制电路和所述第二输入开关控制电路均用于接收输入电压的控制。
进一步地，所述第二交叉耦合电路包括两个N型MOS管，且两个N型MOS管的共源点间设置开关电容。
进一步地，所述压控振荡器还包括低通滤波器，所述低通滤波器分别与所述第一输入开关控制电路和第二输入开关控制电路连接。
进一步地，所述第一输入开关电路和所述第二输入开关电路均包括输入开关电路和与所述输入开关电路连接的尾电流源管电路，所述输入开关电路与所述第二交叉耦合电路连接，所述尾电流源管电路与所述低通滤波器连接。
进一步地，所述第一交叉耦合电路包括两个P型MOS管。
进一步地，所述鉴频鉴相器包括两个D触发器和门电路，所述门电路分别与两个D触发器连接。
进一步地，所述CML结构模拟二分频电路包括：两个主从结构的锁存器首尾相连。
进一步地，所述脉冲吞咽分频器包括：N/N+1双模预分频器、脉冲计数器和吞咽计数器，所述N/N+1双模预分频器与所述真单相位时钟D触发器连接，所述N/N+1双模预分频器分别与所述吞咽分频器和所述脉冲计数器连接，所述吞咽分频器与所述脉冲计数器连接，所述脉冲计数器连接所述鉴频鉴相器。
进一步地，所述N/N+1双模预分频器包括4/5双模预分频器。
本发明提供的用于超外差两级下变频接收机中的锁相环结构，压控振荡器在输入电压的控制下实现了相位噪声的降低，从而优化了锁相环整体输出的相位噪声，进而能够为接收机提供较好的选择性和较高的信噪比，提高接收机灵敏度。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1为本发明提供的用于超外差两级下变频接收机中的锁相环结构的整体框图。
图2为本发明提供的鉴频鉴相器的电路原理图。
图3为本发明提供的电荷泵的电路原理图。
图4为本发明提供的压控振荡器的电路原理图。
图5为本发明提供的CML结构模拟二分频电路的电路原理图。
图6为本发明提供的单级真单相位时钟D触发器的电路原理图。
图7为发明提供的脉冲吞咽分频器中双模预分频器的电路原理图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种用于超外差两级下变频接收机中的锁相环结构，图1是根据本发明实施例提供的用于超外差两级下变频接收机中的锁相环结构的整体框图，如图1所示，包括：鉴频鉴相器10、电荷泵20、二阶低通滤波器30、压控振荡器40、CML结构模拟二分频电路50、真单相位时钟D触发器60和脉冲吞咽分频器70，所述电荷泵20的输入端与所述鉴频鉴相器10的输出端连接，所述二阶低通滤波器30的输出端连接所述压控振荡器40的输入端，所述压控振荡器40的输出端连接所述CML结构模拟二分频电路50的输入端，所述CML结构模拟二分频电路50的输出端连接所述真单相位时钟D触发器60的输入端，所述真单相位时钟D触发器60的输出端连接所述脉冲吞咽分频器70的输入端，所述脉冲吞咽分频器70的输出端连接所述鉴频鉴相器10的输入端，所述压控振荡器40的输出端作为所述锁相环结构的第一输出端LO1，所述真单相位时钟D触发器60的输出端作为所述锁相环结构的第二输出端LO2；
所述鉴频鉴相器10用于检测输入参考信号Fref和所述脉冲吞咽分频器70的输出信号Fdiv之间的相位和频率的误差，并将相位的误差转化成与其成正比的电压脉冲信号；
所述电荷泵20用于将所述电压脉冲信号均转化为电流信号，所述电流信号用于对所述二阶低通滤波器30中的电容进行充放电，以控制所述压控振荡器40的输入电压；
所述压控振荡器40能够在所述输入电压的控制下输出稳定的输出频率Fvco，并将所述输出频率Fvco作为一级本地振荡频率输出；
所述CML结构模拟二分频电路50用于对所述输出频率Fvco进行二分频，得到二分频频率；
所述真单相位时钟D触发器60用于对所述二分频频率进行四分频，得到二级本地振荡频率，并输出所述二级本地振荡频率；
所述脉冲吞咽分频器70用于对所述二级本地振荡频率进行整体分频，得到所述脉冲吞咽分频器的输出信号。
需要说明的是，所述锁相环结构是一种闭环负反馈系统，系统进入锁定状态时，输出信号在频率和相位上跟随输入时钟信号。
在本发明实施例中，所述鉴频鉴相器10用于检测输入参考信号Fref和反馈回路中脉冲吞咽分频器70的输出信号Fdiv之间的相位和频率的误差，并将相位误差转化成与其成正比的两个电压脉冲信号，用于控制电荷泵20的充放电。所述电荷泵20的作用是将所述鉴频鉴相器10输出的电压脉冲信号转化为电流信号，进而输入到二阶低通滤波器30中对电容充放电，控制压控振荡器40的输入电压。
本发明实施例提供的用于超外差两级下变频接收机中的锁相环结构，压控振荡器在输入电压的控制下实现了相位噪声的降低，从而优化了锁相环整体输出的相位噪声，进而能够为接收机提供较好的选择性和较高的信噪比，提高接收机灵敏度。
在一些实施方式中，所述鉴频鉴相器10包括两个D触发器和门电路，所述门电路分别与两个D触发器连接。
具体地，如图2a和图2b所示，所述鉴频鉴相器10由两个具备复位功能的D触发器和反馈通路中用于复位的门电路组成。按照与非门或者或非门锁存器构成D触发器分类，所述鉴频鉴相器10又可分为如图2a和图2b两种结构。输入参考信号和分频器反馈回来的信号分别输入到两个触发器时钟端，D端接高电位，触发器输出端Q通过门电路接到复位端R实现复位功能，必要时可以在反馈路径中加延迟单元用于削弱所述鉴频鉴相器10的死区效应。
在一些实施方式中，如图1所示，所述电荷泵20由上下两路开关控制的电流源构成，且电流完全相等。当上拉支路单独导通时，IUP流入二阶低通滤波器30，电容充电，Vout上升；当下拉支路单独导通时，电容通过IDN放电，Vout下降。当环路锁定时，上下两路同时关闭或导通，电容无电荷通过，Vout不变。
进一步具体地，如图3所示，所述电荷泵20采用开关位于电流源的源端的结构，由上下开关、电流源及电流偏置管M1到M4构成。同开关位于电流源漏、栅端相比，这种结构可以保证电流源M1和M2工作于饱和区或者截止区。同时，跨导gm3和gm4并不影响开关的时间常数，开关速度较快，相对来说输出电流失配影响较少，电流噪声较低。
如图1所示，在本发明实施例中，所述二阶低通滤波器30采用二阶无源低通滤波器，在保证环路稳定性的同时将R1电阻设置最低以达到噪声最优。
具体地，如图4所示，所述压控振荡器包括：第一交叉耦合电路、第二交叉耦合电路、谐振腔主体电路、第一开关电容阵列、第二开关电容阵列、第一输入开关控制电路和第二输入开关控制电路，所述第一交叉耦合电路和所述第二交叉耦合电路均与所述谐振腔主体电路连接，所述第一交叉耦合电路、第二交叉耦合电路和谐振腔主体电路均分别连接所述第一开关电容阵列和所述第二开关电容阵列，所述第一输入开关控制电路和所述第二输入开关控制电路均与所述第二交叉耦合电路连接；
所述第一交叉耦合电路和所述第二交叉耦合电路均用于提供负阻；
所述谐振腔主体电路用于实现模拟精准调谐；
所述第一开关电容阵列和所述第二开关电容阵列用于实现数字粗调谐；
所述第一输入开关控制电路和所述第二输入开关控制电路均用于接收输入电压的控制。
具体地，所述第二交叉耦合电路包括两个N型MOS管，且两个N型MOS管的共源点间设置开关电容C4，具体地，两个N型MOS管如MN1和MN2所示。
进一步具体地，所述第一交叉耦合电路包括两个P型MOS管，具体两个P型MOS管如MP1和MP2所示。
可以理解的是，在本发明实施例中，PMOS交叉耦合管MP1、MP2和NMOS交叉耦合管MN1、MN2，两对交叉耦合管提供负阻。
如图4所示，所述谐振腔主体电路包括电感L0和一对变容管Cv实现模拟精调谐。
具体地，所述第一开关电容阵列和第二开关电容阵列包括两端对称的电容C1、C2、C3、MOS管漏极寄生电容4Cd、2Cd、Cd和MOS管MN8至MN13组成开关电容阵列以实现数字的粗调谐，可以理解的是，所述第一开关电容阵列包括C1b、C2b、C3b、4Cd、2Cd、Cd、MN8、MN9和MN10，第二开关电容阵列包括C1a、C2a、C3a、4Cd、2Cd、Cd、MN11、MN12和MN13。其中，采用3比特的数字控制信号进行二进制权重选通，B0、B1、B2作为输入开关控制信号。Vctrl作为输入端电压控制信号，差分输出端为VN、VP。
在交叉耦合管MN1，MN2的共源点间加入开关电容C4，因为交叉耦合管的闪烁噪声频率较低，开关电容C4对其表现为高阻通道，有效减少了闪烁噪声对共源点二次谐波的扰动。
具体地，所述压控振荡器还包括低通滤波器，所述低通滤波器分别与所述第一输入开关控制电路和第二输入开关控制电路连接。
具体地，所述第一输入开关电路和所述第二输入开关电路均包括输入开关电路和与所述输入开关电路连接的尾电流源管电路，所述输入开关电路与所述第二交叉耦合电路连接，所述尾电流源管电路与所述低通滤波器连接。
应当理解的是，压控振荡器40的频率较低时，输出信号振幅会变小，所以在接入开关电容C4的同时接入两端对称的尾电流源管电路。
具体地，所述尾电流源管电路包括第一输入开关电路中的MN4b、MN5b、MN6b和MN7b，以及第二输入开关电路中的MN4a、MN5a、MN6a和MN7a，通过增加工作电流来保证振幅稳定，其中VCC为电源信号。
另外，第一输入开关电路中的输入开关电路包括MN14b、MN15b和MN16b，第二输入开关电路中的输入开关电路包括MN14a、MN15a和MN16a；其中VB为尾电流源管电路的共模偏置电压，该电压可以利用耦合电容C7、C8将压控振荡器输出信号VN、VP接入尾电流源管MN4至MN7的栅端，使尾电流管在振荡信号控制下进行周期性的开启和关断变化，继而降低了捕获占据的时间常数，有效降低了尾电流源管的闪烁噪声。
另外，电阻R1、电容C5和电阻R2、电容C6分别组成低通滤波器，可以进一步抑制偏置电压引入的噪声。
具体地，如图5所示，所述CML结构模拟二分频电路50包括：两个主从结构的锁存器首尾相连。
在时钟信号控制下，两个锁存器在采样和锁存模式下交替变换。
具体地，如图5所示，锁存器组成包括采样管M3和M4，锁存管M6和M7，时钟管M5和M8，由Vb偏置的有源管M1和M2。差分结构可以抑制共模噪声，适用于低噪声电路设计。无尾电流源的结构具有边沿切换速度快，相位噪声性能更好的优势。锁存器工作于采样模式时，时钟CLK为高电平，M5导通，M3和M4采样输入信号D，
Figure BDA0003000148660000061
并传输至输出节点Q，
Figure BDA0003000148660000062
切换至锁存模式时，
Figure BDA0003000148660000063
为高电平，M8导通，M6和M7这对交叉耦合管形成正反馈，锁存输出节点Q，
Figure BDA0003000148660000064
应当理解的是，所述CML结构模拟二分频电路50具有高频，高速的特性，作为高频预分频。差分结构可以抑制共模噪声，适用于低噪声电路设计。无尾电流源的结构具有边沿切换速度快，相位噪声性能更好的优势。
在本发明实施例中，所述真单相位时钟D触发器60由九个MOS管M1到M9和一个反相器组成。将输出QN端接至输入D端，即为一级真单相位时钟D触发器60二分频电路。
由于本发明实施例采用了真单相位时钟动态D触发器作为低频数字分频器，由于单相位时钟，晶体管数目较少，适用于高速，低功耗的分频器电路。
具体地，所述脉冲吞咽分频器70包括：N/N+1双模预分频器、脉冲计数器和吞咽计数器，所述N/N+1双模预分频器与所述真单相位时钟D触发器连接，所述N/N+1双模预分频器分别与所述吞咽分频器和所述脉冲计数器连接，所述吞咽分频器与所述脉冲计数器连接，所述脉冲计数器连接所述鉴频鉴相器。
优选地，所述N/N+1双模预分频器包括4/5双模预分频器。
在本发明实施例中，所述脉冲吞咽分频器70的具体工作原理为，开始时，Mode为0，双模预分频器工作在N+1分频，脉冲计数器P和吞咽计数器S同时计数，当吞咽计数器S对双模预分频器输出脉冲计数至S最大计数时，Mode跳变至1，双模预分频器工作在N分频，同时当脉冲计数器P对双模预分频器输出脉冲计数至P最大计数时，产生复位信号Reset，复位本身和S计数器，双模预分频器重新工作在N+1分频。脉冲吞咽分频器总共分频比为P(bits)N+S(bits)。按照时钟参考频率5MHz考虑,根据工作频率选择，N选择4，P选择4bits,S选择3bits。脉冲吞咽分频器中的核心模块为双模预分频器，P和S数字计数器这里不进行详述。相比于异步电路对噪声的累加，同步电路抖动噪声性能较好，输出分频信号只与时钟和最后输出的寄存器噪声相关，所以本发明采用同步电路实现4/5双模预分频器。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种用于超外差两级下变频接收机中的锁相环结构，其特征在于，包括：鉴频鉴相器、电荷泵、二阶低通滤波器、压控振荡器、CML结构模拟二分频电路、真单相位时钟D触发器和脉冲吞咽分频器，所述电荷泵的输入端与所述鉴频鉴相器的输出端连接，所述二阶低通滤波器的输出端连接所述压控振荡器的输入端，所述压控振荡器的输出端连接所述CML结构模拟二分频电路的输入端，所述CML结构模拟二分频电路的输出端连接所述真单相位时钟D触发器的输入端，所述真单相位时钟D触发器的输出端连接所述脉冲吞咽分频器的输入端，所述脉冲吞咽分频器的输出端连接所述鉴频鉴相器的输入端，所述压控振荡器的输出端作为所述锁相环结构的第一输出端，所述真单相位时钟D触发器的输出端作为所述锁相环结构的第二输出端；
所述鉴频鉴相器用于检测输入参考信号和所述脉冲吞咽分频器的输出信号之间的相位和频率的误差，并将相位的误差转化成与其成正比的电压脉冲信号；
所述电荷泵用于将所述电压脉冲信号均转化为电流信号，所述电流信号用于对所述二阶低通滤波器中的电容进行充放电，以控制所述压控振荡器的输入电压；
所述压控振荡器能够在所述输入电压的控制下输出稳定的输出频率，并将所述输出频率作为一级本地振荡频率输出；
所述CML结构模拟二分频电路用于对所述输出频率进行二分频，得到二分频频率；
所述真单相位时钟D触发器用于对所述二分频频率进行四分频，得到二级本地振荡频率，并输出所述二级本地振荡频率；
所述脉冲吞咽分频器用于对所述二级本地振荡频率进行整体分频，得到所述脉冲吞咽分频器的输出信号。
2.根据权利要求1所述的用于超外差两级下变频接收机中的锁相环结构，其特征在于，所述压控振荡器包括：第一交叉耦合电路、第二交叉耦合电路、谐振腔主体电路、第一开关电容阵列、第二开关电容阵列、第一输入开关控制电路和第二输入开关控制电路，所述第一交叉耦合电路和所述第二交叉耦合电路均与所述谐振腔主体电路连接，所述第一交叉耦合电路、第二交叉耦合电路和谐振腔主体电路均分别连接所述第一开关电容阵列和所述第二开关电容阵列，所述第一输入开关控制电路和所述第二输入开关控制电路均与所述第二交叉耦合电路连接；
所述第一交叉耦合电路和所述第二交叉耦合电路均用于提供负阻；
所述谐振腔主体电路用于实现模拟精准调谐；
所述第一开关电容阵列和所述第二开关电容阵列用于实现数字粗调谐；
所述第一输入开关控制电路和所述第二输入开关控制电路均用于接收输入电压的控制。
3.根据权利要求2所述的用于超外差两级下变频接收机中的锁相环结构，其特征在于，所述第二交叉耦合电路包括两个N型MOS管，且两个N型MOS管的共源点间设置开关电容。
4.根据权利要求2所述的用于超外差两级下变频接收机中的锁相环结构，其特征在于，所述压控振荡器还包括低通滤波器，所述低通滤波器分别与所述第一输入开关控制电路和第二输入开关控制电路连接。
5.根据权利要求4所述的用于超外差两级下变频接收机中的锁相环结构，其特征在于，所述第一输入开关电路和所述第二输入开关电路均包括输入开关电路和与所述输入开关电路连接的尾电流源管电路，所述输入开关电路与所述第二交叉耦合电路连接，所述尾电流源管电路与所述低通滤波器连接。
6.根据权利要求2所述的用于超外差两级下变频接收机中的锁相环结构，其特征在于，所述第一交叉耦合电路包括两个P型MOS管。
7.根据权利要求1所述的用于超外差两级下变频接收机中的锁相环结构，其特征在于，所述鉴频鉴相器包括两个D触发器和门电路，所述门电路分别与两个D触发器连接。
8.根据权利要求1所述的用于超外差两级下变频接收机中的锁相环结构，其特征在于，所述CML结构模拟二分频电路包括：两个主从结构的锁存器首尾相连。
9.根据权利要求1所述的用于超外差两级下变频接收机中的锁相环结构，其特征在于，所述脉冲吞咽分频器包括：N/N+1双模预分频器、脉冲计数器和吞咽计数器，所述N/N+1双模预分频器与所述真单相位时钟D触发器连接，所述N/N+1双模预分频器分别与所述吞咽分频器和所述脉冲计数器连接，所述吞咽分频器与所述脉冲计数器连接，所述脉冲计数器连接所述鉴频鉴相器。
10.根据权利要求9所述的用于超外差两级下变频接收机中的锁相环结构，其特征在于，所述N/N+1双模预分频器包括4/5双模预分频器。
CN202110343756.6A 2021-03-30 2021-03-30 一种用于超外差两级下变频接收机中的锁相环结构 Active CN112953518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110343756.6A CN112953518B (zh) 2021-03-30 2021-03-30 一种用于超外差两级下变频接收机中的锁相环结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110343756.6A CN112953518B (zh) 2021-03-30 2021-03-30 一种用于超外差两级下变频接收机中的锁相环结构

Publications (2)

Publication Number Publication Date
CN112953518A true CN112953518A (zh) 2021-06-11
CN112953518B CN112953518B (zh) 2024-05-14

Family

ID=76231047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110343756.6A Active CN112953518B (zh) 2021-03-30 2021-03-30 一种用于超外差两级下变频接收机中的锁相环结构

Country Status (1)

Country Link
CN (1) CN112953518B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859006A (zh) * 2005-10-21 2006-11-08 华为技术有限公司 一种模拟锁相环实现保持功能的系统和方法
KR20060122541A (ko) * 2005-05-27 2006-11-30 삼성전기주식회사 주파수 분주기 및 이를 이용한 위상 동기 루프 장치
US20080266002A1 (en) * 2007-04-26 2008-10-30 Mediatek Inc. Frequency synthesizer
US20100183109A1 (en) * 2009-01-21 2010-07-22 National Taiwan University Phase locked loop capable of fast locking
CN110190846A (zh) * 2019-04-15 2019-08-30 上海酷芯微电子有限公司 锁相环防频率过冲电路
CN110212913A (zh) * 2019-06-24 2019-09-06 广东高云半导体科技股份有限公司 锁相环及其压控振荡器的校准方法
CN215186699U (zh) * 2021-03-30 2021-12-14 南京中科微电子有限公司 一种用于超外差两级下变频接收机中的锁相环结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060122541A (ko) * 2005-05-27 2006-11-30 삼성전기주식회사 주파수 분주기 및 이를 이용한 위상 동기 루프 장치
CN1859006A (zh) * 2005-10-21 2006-11-08 华为技术有限公司 一种模拟锁相环实现保持功能的系统和方法
US20080266002A1 (en) * 2007-04-26 2008-10-30 Mediatek Inc. Frequency synthesizer
US20100183109A1 (en) * 2009-01-21 2010-07-22 National Taiwan University Phase locked loop capable of fast locking
CN110190846A (zh) * 2019-04-15 2019-08-30 上海酷芯微电子有限公司 锁相环防频率过冲电路
CN110212913A (zh) * 2019-06-24 2019-09-06 广东高云半导体科技股份有限公司 锁相环及其压控振荡器的校准方法
CN215186699U (zh) * 2021-03-30 2021-12-14 南京中科微电子有限公司 一种用于超外差两级下变频接收机中的锁相环结构

Also Published As

Publication number Publication date
CN112953518B (zh) 2024-05-14

Similar Documents

Publication Publication Date Title
US10439624B2 (en) Phase frequency detector and accurate low jitter high frequency wide-band phase lock loop
US6219397B1 (en) Low phase noise CMOS fractional-N frequency synthesizer for wireless communications
US9197224B2 (en) Circuits and methods for a combined phase detector
US5422603A (en) CMOS frequency synthesizer
US20090322432A1 (en) Frequency synthesizer
Aytur et al. A 2-GHz, 6-mW BiCMOS frequency synthesizer
JP5372114B2 (ja) 分周回路およびｐｌｌ回路
Luong et al. Low-voltage CMOS RF frequency synthesizers
CN215186699U (zh) 一种用于超外差两级下变频接收机中的锁相环结构
US8829966B2 (en) Current reuse frequency divider and method thereof and voltage control oscillator module and phase-locked loop using the same
CN112953518B (zh) 一种用于超外差两级下变频接收机中的锁相环结构
Liu et al. A low phase noise and low spur PLL with auto frequency control circuit for L1-band GPS receiver
Kang et al. 13 GHz programmable frequency divider in 65 nm CMOS
CN219627697U (zh) 补偿电流失配的电荷泵电路及锁相环
Eleraky et al. A low power charge steering based frequency divider
Park et al. CMOS integrated 1 GHz ring oscillator with injection-locked frequency divider for low power PLL
Zhang et al. A 2.9 GHz CMOS Phase-Locked Loop with Improved Ring Oscillator
Chen et al. A 29.5 to 31.7 GHz PLL in 65 nm CMOS technology
Toihria et al. Design of an Effective Charge Pump-Phase Locked Loops Architecture for RF Applications
Xin et al. Design of a Low Noise Clock Generator Based on TSMC65nm Process
JPH11122105A (ja) 周波数合成装置
Li et al. A low phase noise and low spur PLL frequency synthesizer for GNSS receivers
Da Dalt et al. A sub-psec jitter PLL for clock generation in 0.12 µm digital CMOS
Kurth et al. A Charge Pump for Sub-Sampling Phase-Locked Loops with Virtual Reference Frequency Doubling
Lv et al. A W-band Phase-Locked Loop with a Robust Injection-Locked Frequency Divider

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant