CN112910591A - 一种以太网接口时戳处理方法 - Google Patents

一种以太网接口时戳处理方法 Download PDF

Info

Publication number
CN112910591A
CN112910591A CN202110135639.0A CN202110135639A CN112910591A CN 112910591 A CN112910591 A CN 112910591A CN 202110135639 A CN202110135639 A CN 202110135639A CN 112910591 A CN112910591 A CN 112910591A
Authority
CN
China
Prior art keywords
ethernet interface
timestamp
time
time stamp
processing module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110135639.0A
Other languages
English (en)
Other versions
CN112910591B (zh
Inventor
武斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinhe Semiconductor Technology Wuxi Co Ltd
Original Assignee
Xinhe Semiconductor Technology Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinhe Semiconductor Technology Wuxi Co Ltd filed Critical Xinhe Semiconductor Technology Wuxi Co Ltd
Priority to CN202110135639.0A priority Critical patent/CN112910591B/zh
Publication of CN112910591A publication Critical patent/CN112910591A/zh
Application granted granted Critical
Publication of CN112910591B publication Critical patent/CN112910591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明公开了一种以太网接口时戳处理方法，将时戳处理模块独立置于以太接口之外靠应用侧，以最大限度与数据流解耦；以太接口整体设计为逐级反压流水架构，反压流水信号一直作用到时戳处理模块；在下行方向，高精度时钟源只需要给以太接口外时戳处理模块授时；增加流水扰动推算逻辑；在上行方向，高精度时钟源能够选择性地给以太接口外时戳处理模块授时或给以太接口内的MAC授时；能够选择上行方向采集时戳的报文类型。本发明提供的时戳处理方法基于逐级反压流水架构，可将波动减小至ns量级，通过流水扰动推算逻辑对导致流水扰动的要素进行预测推断，进而修正时戳结果，进一步提高时间同步精度。

Description

一种以太网接口时戳处理方法
技术领域
本发明涉及以太网时间同步技术领域，具体是一种以太网接口时戳处理方法。
背景技术
以太网是当下最普遍使用的局域网技术，随着5G业务的飞速发展，用户带宽要求不断提高，以太网接口标准不断更新，GE、10GE、25GE、40GE、50GE、100GE接口已成为交换机的主流接口。不断更新的接口标准造成了交换机处理场景越发复杂，给时间同步系统提出了新的挑战。如何更好地适应不同的接口标准成为了一个必须考虑的问题。
1588v2定义了一种时间同步方法，通过组建PTP网络，在网络内主从节点之间交互时戳报文，从而测量链路延迟与时间偏差，最终逐级实现整个网络的时间同步。1588技术提供了一种比GPS成本更低，比NTP精度更高的同步方法。
1588技术与以太网技术相结合，实现了局域网内设备间的时间同步。传统的存储转发结构的交换机，包之间的调度延迟抖动较大，可能达到us级，此结构下的1588系统设计与数据流强相关，不同速率模式场景复杂，系统设计容易出现盲区。
发明内容
本发明的目的在于提供一种以太网接口时戳处理方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种以太网接口时戳处理方法，具体如下：
将时戳处理模块独立置于以太接口之外靠应用侧，以最大限度与数据流解耦；以太接口整体设计为逐级反压流水架构，由PCS下行出口按接口带宽生成反压信号源，向上控制MAC数据流并持续反压至时戳处理模块；
在下行方向，高精度时钟源只需要给以太接口外时戳处理模块授时，不需要给MAC、PCS授时；
MAC内逻辑简要分为流水固定模块与流水扰动模块，流水固定模块不影响时间同步精度，流水扰动模块仅导致ns量级的精度抖动；
增加流水扰动推算逻辑，能够对导致流水扰动的要素进行预测推断，进而修正时戳结果，进一步提高时间同步精度；
在上行方向，高精度时钟源能够选择性地给以太接口外时戳处理模块授时或给以太接口内的MAC授时。
作为本发明的进一步方案：时戳处理模块不需要过多感知接口数据流的处理细节，从而减轻了1588系统与数据流的耦合。
作为本发明的进一步方案：数据流逐级反压流水架构保证了一个较高基础的时间同步精度，该基础精度可达到数ns量级。
作为本发明的再进一步方案：为兼容不同业务要求设计配置选项，能够选择上行方向采集时戳的报文类型，在检测到特定报文控制码块时采集时戳，并作为数据报文随路信号传输给后级模块。
与现有技术相比，本发明的有益效果是：
本发明提供的时戳处理方法基于逐级反压流水架构，可将波动减小至ns量级，更可通过流水扰动推算逻辑对导致流水扰动的要素进行预测推断，进而修正时戳结果，进一步提高时间同步精度。
本发明的方案架构清晰，时戳处理系统与数据流耦合减少，极大降低了设计场景复杂性，降低了设计难度。
附图说明
图1为一种以太网接口时戳处理方法中下行方向系统架构图。
图2为一种以太网接口时戳处理方法中链路流水抖动示意图。
图3为一种以太网接口时戳处理方法中上行方向系统架构图。
具体实施方式
下面结合具体实施方式对本专利的技术方案作进一步详细地说明。
请参阅图1，一种以太网接口时戳处理方法，具体如下：
将时戳处理模块独立置于以太接口之外靠应用侧；以太接口整体设计为逐级反压流水架构，由PCS下行出口按接口带宽生成反压信号源，向上控制MAC数据流并持续反压至时戳处理模块。
在下行方向，高精度时钟源只需要给以太接口外时戳处理模块授时(图1中①所示路径)，不需要给MAC、PCS授时(图1中③④所示路径)；时戳处理模块不需要过多感知接口数据流的处理细节，从而减轻了1588系统与数据流的耦合。
数据流逐级反压流水架构保证了一个较高基础的时间同步精度，时间同步精度取决于以太接口的主要工作频率，该基础精度可达到数纳秒量级。
MAC内逻辑简要分为流水固定模块与流水扰动模块，流水固定模块不影响时间同步精度，流水扰动模块仅导致ns量级的精度抖动，两者共同作用结果导致数据包处理流水有一定抖动。
如图2所示，S1、S2、S3分别代表三个数据包在时戳处理模块的时间点，对应地S1’、S2’、S3’分别代表三个数据包在PCS下行出口的时间点，△t1、△t2、△t3分别代表三个数据包的处理流水；传统存储转发架构中△t1、△t2、△t3波动较大，可达us量级，本发明提供的逐级反压流水架构中波动通常在ns量级。
对于上述提及的ns量级流水扰动，根据客户时间同步精度要求，系统可选择性增加流水扰动推算逻辑(如图1中②所示路径)，对导致流水扰动的要素进行预测推断，进而修正时戳结果，进一步提高时间同步精度。
在上行方向，根据时间同步精度要求，高精度时钟源可选择性地给以太接口外时戳处理模块授时(图3中①所示路径)，或给以太接口内的MAC授时(图3中②所示路径)。
为兼容不同业务要求设计配置选项，可选择上行方向采集时戳的报文类型，在检测到特定报文控制码块时采集时戳，并作为数据报文随路信号传输给后级模块。
上面对本专利的较佳实施方式作了详细说明，但是本专利并不限于上述实施方式，在本领域的普通技术人员所具备的知识范围内，还可以在不脱离本专利宗旨的前提下作出各种变化。

Claims (5)

1.一种以太网接口时戳处理方法，其特征在于，
将时戳处理模块独立置于以太接口之外靠应用侧，以最大限度与数据流解耦；以太接口整体设计为逐级反压流水架构，反压流水信号一直作用到时戳处理模块；
在下行方向，高精度时钟源只需要给以太接口外时戳处理模块授时，不需要给MAC、PCS授时；
MAC内逻辑简要分为流水固定模块与流水扰动模块；
增加流水扰动推算逻辑；
在上行方向，高精度时钟源能够选择性地给以太接口外时戳处理模块授时或给以太接口内的MAC授时；
能够选择上行方向采集时戳的报文类型。
2.根据权利要求1所述的一种以太网接口时戳处理方法，其特征在于，所述流水固定模块不影响时间同步精度，流水扰动模块仅导致ns量级的精度抖动。
3.根据权利要求1所述的一种以太网接口时戳处理方法，其特征在于，所述时戳处理模块不需要过多感知接口数据流的处理细节，从而减轻了1588系统与数据流的耦合。
4.根据权利要求1所述的一种以太网接口时戳处理方法，其特征在于，在检测到特定报文控制码块时采集时戳，并作为数据报文随路信号传输给后级模块。
5.根据权利要求1所述的一种以太网接口时戳处理方法，其特征在于，所述流水扰动推算逻辑能够对导致流水扰动的要素进行预测推断，进而修正时戳结果，进一步提高时间同步精度。
CN202110135639.0A 2021-02-01 2021-02-01 一种以太网接口时戳处理方法 Active CN112910591B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110135639.0A CN112910591B (zh) 2021-02-01 2021-02-01 一种以太网接口时戳处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110135639.0A CN112910591B (zh) 2021-02-01 2021-02-01 一种以太网接口时戳处理方法

Publications (2)

Publication Number Publication Date
CN112910591A true CN112910591A (zh) 2021-06-04
CN112910591B CN112910591B (zh) 2023-03-24

Family

ID=76120832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110135639.0A Active CN112910591B (zh) 2021-02-01 2021-02-01 一种以太网接口时戳处理方法

Country Status (1)

Country Link
CN (1) CN112910591B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104579535A (zh) * 2015-01-06 2015-04-29 盛科网络（苏州）有限公司 Ptp引擎广播时戳的方法、芯片处理时戳的方法及装置
CN104869176A (zh) * 2014-02-21 2015-08-26 凯为公司 使用共享数据路径的多个以太网端口以及端口类型
CN106506107A (zh) * 2016-11-25 2017-03-15 中国科学院武汉物理与数学研究所 一种基于硬件时间戳的ntp服务器授时实现方法
WO2018099048A1 (zh) * 2016-12-02 2018-06-07 深圳市中兴微电子技术有限公司 一种时间戳处理方法及设备、存储介质
CN110868390A (zh) * 2018-08-28 2020-03-06 唯美安视股份有限公司 具有加时间戳和数据保护的网络接口
CN111488311A (zh) * 2020-04-15 2020-08-04 浙江赛思电子科技有限公司 高集成度的时钟SoC芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104869176A (zh) * 2014-02-21 2015-08-26 凯为公司 使用共享数据路径的多个以太网端口以及端口类型
CN104579535A (zh) * 2015-01-06 2015-04-29 盛科网络（苏州）有限公司 Ptp引擎广播时戳的方法、芯片处理时戳的方法及装置
CN106506107A (zh) * 2016-11-25 2017-03-15 中国科学院武汉物理与数学研究所 一种基于硬件时间戳的ntp服务器授时实现方法
WO2018099048A1 (zh) * 2016-12-02 2018-06-07 深圳市中兴微电子技术有限公司 一种时间戳处理方法及设备、存储介质
CN110868390A (zh) * 2018-08-28 2020-03-06 唯美安视股份有限公司 具有加时间戳和数据保护的网络接口
CN111488311A (zh) * 2020-04-15 2020-08-04 浙江赛思电子科技有限公司 高集成度的时钟SoC芯片

Also Published As

Publication number Publication date
CN112910591B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
US10862601B1 (en) Bridges including physical layer devices for indicating transmission times of synchronization frames by modifying previously generated corresponding follow up frames
CN101741853B (zh) 时钟时间同步的方法、线卡单板和网络设备
US9178637B2 (en) Method and devices for synchronization using linear programming
US9019996B2 (en) Network clock synchronization floating window and window delineation
US8982912B2 (en) Inter-packet gap network clock synchronization
CN101904129B (zh) 分组数据网定时误差的估计和监控方法
US8494009B2 (en) Network clock synchronization timestamp
US8660152B2 (en) Multi-frame network clock synchronization
US8929405B2 (en) Method and apparatus for optimizing packet timing transport
Garner et al. Synchronization of audio/video bridging networks using IEEE 802.1 AS
Kerö et al. Performance and reliability aspects of clock synchronization techniques for industrial automation
CN101005349B (zh) 一种时钟同步方法和系统
CN112166565A (zh) 电缆网络的定时同步
WO2008098450A1 (fr) Procédé, système et dispositif pour la mise en oeuvre de synchronisation temporelle dans un réseau de communications
CN103259640A (zh) 一种同步时间的方法和设备
Zhou et al. An efficient configuration scheme of OPC UA TSN in industrial internet
CN113424466B (zh) 时钟同步的方法和装置
CN114389735A (zh) 一种基于ieee802.1as冗余主时钟的时钟同步方法
CN112910591B (zh) 一种以太网接口时戳处理方法
EP3080933B1 (en) Method and devices for synchronization using linear programming
Schüngel et al. Single message distribution of timing information for time synchronization in converged wired and wireless networks
KR20240037276A (ko) 시간 민감성 네트워크를 위한 네트워크 슬라이스를 구성하는 시스템 및 방법
CN102804651A (zh) 网络中断期间通过伪线连接保持时分复用
WO2013097365A1 (zh) 收敛主时钟源的方法及网络设备
She et al. Wireless Time-Sensitive Networking Based on Distributed Clock Synchronization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant