CN112904932A - 时钟同步方法、板卡、计算机存储介质及终端设备 - Google Patents

时钟同步方法、板卡、计算机存储介质及终端设备 Download PDF

Info

Publication number
CN112904932A
CN112904932A CN202110499926.XA CN202110499926A CN112904932A CN 112904932 A CN112904932 A CN 112904932A CN 202110499926 A CN202110499926 A CN 202110499926A CN 112904932 A CN112904932 A CN 112904932A
Authority
CN
China
Prior art keywords
clock
clock synchronization
precision
gps
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110499926.XA
Other languages
English (en)
Inventor
张晓梨
付志鹏
郭磊
梁俊
冯丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Cheng Laboratory
Original Assignee
Peng Cheng Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peng Cheng Laboratory filed Critical Peng Cheng Laboratory
Priority to CN202110499926.XA priority Critical patent/CN112904932A/zh
Publication of CN112904932A publication Critical patent/CN112904932A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45595—Network integration; Enabling network access in virtual machine instances

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

本发明公开了一种时钟同步方法、板卡、计算机存储介质及终端设备，该方法包括以下步骤：获取预设时钟信号；基于所述预设时钟信号，对时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟；基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟，所述高精度时钟的精度高于本地时钟的精度；将所述逻辑设备通过预设通道分配给虚拟机；基于所述逻辑设备的高精度时钟，对第一数量个虚拟机的时钟进行同步更新。本发明解决了无法满足多台虚拟机高精度时钟同步需求的问题，实现了多台虚拟机纳秒级别的时钟同步更新。

Description

时钟同步方法、板卡、计算机存储介质及终端设备
技术领域
本发明涉及时钟同步领域，尤其涉及一种时钟同步方法、板卡、计算机存储介质及终端设备。
背景技术
现有技术为了实现多台虚拟机的时钟同步，通常使用网络对时协议NTP（NetworkTime Protocol）来进行多台虚拟机的时间同步。而网络对时协议NTP的时间同步精度只能达到毫秒级别，而且依赖虚拟机网络。并且在物理机负载比较重的情况下，时间同步的精度会进一步恶化。传统的基于网络对时协议NTP来同步时间，无法满足多台虚拟机在微秒甚至纳秒的级别的时间同步需求。
发明内容
有鉴于此，本发明实施例提供一种时钟同步方法、板卡、计算机存储介质及终端设备，以满足多台虚拟机高精度时钟同步需求的问题。
本申请实施例提供了一种时钟同步方法，所述时钟同步方法包括以下步骤：
获取预设时钟信号；
基于所述预设时钟信号，对时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟，所述高精度时钟的精度高于所述本地时钟的精度；
基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟；
将所述逻辑设备通过预设通道分配给虚拟机；
基于所述逻辑设备的高精度时钟，对第一数量个虚拟机的时钟进行同步更新。
在一实施例中，所述预设时钟信号为纳秒级别。
在一实施例中，所述虚拟机与所述逻辑设备一一对应。
此外，为实现上述目的，还提供一种时钟同步板卡，所述时钟同步板卡包括：
GPS接收机，与本地时钟模块连接，用于获取预设时钟信号并发送至所述本地时钟模块；
本地时钟模块，分别与设备虚拟化模块及所述GPS接收机连接，用于根据接收的所述预设时钟信号，同步更新本地时钟，生成高精度时钟；
设备虚拟化模块，分别与所述本地时钟模块及通道模块连接，用于将所述时钟同步板卡虚拟为第一数量个逻辑设备，并将所述逻辑设备通过所述通道模块分配给虚拟机。
在一实施例中，所述通道模块，与所述设备虚拟化模块连接，用于将所述逻辑设备发送至虚拟机。
在一实施例中，所述时钟同步板卡还包括：
GPS信号接收模块，与所述GPS 接收机连接，用于接收所述GPS卫星信号，并将所述GPS卫星信号发送至所述GPS接收机；
GPS接收机，还用于接收所述GPS信号接收模块发送的GPS卫星信号，基于所述GPS卫星信号获取预设时钟信号并发送至所述本地时钟模块。
在一实施例中，所述GPS信号接收模块还包括：
GPS天线，置于建筑外侧，与所述GPS天线连接器通过馈线方式连接，用于接收所述GPS卫星信号。
在一实施例中，所述GPS信号接收模块包括：
GPS天线连接器，与所述GPS天线通过馈线方式连接，用于接收所述GPS天线发送的所述GPS卫星信号。
此外，为实现上述目的，还提供一种计算机存储介质，所述计算机存储介质上存储有时钟同步方法程序，所述时钟同步方法程序被处理器执行时实现上述任一所述的方法的步骤。
此外，为实现上述目的，还提供一种终端设备，所述终端设备包括如上述提供的时钟同步板卡、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的时钟同步方法程序，所述处理器执行所述时钟同步方法程序时实现上述任一所述的时钟同步方法。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
获取预设时钟信号；通过获取的预设时钟信号，为后续进行时钟同步做数据准备，保证时钟同步的正确性。
基于所述预设时钟信号，对时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟；通过利用预设时钟信号对本地时钟信号进行同步更新，使得本地时钟更新成为高精度时钟，则使得本地时钟所在的时钟同步板卡同样具有高精度时钟。
基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟，所述高精度时钟的精度高于所述本地时钟的精度；通过设备虚拟技术，将具有高精度时钟的第一时钟同步板卡虚拟成为多个逻辑设备，使得虚拟出的逻辑设备具有高精度时钟，为虚拟机的时钟更新提供数据支持，保证虚拟机时钟同步更新的正确性及精确性。
将所述逻辑设备通过预设通道分配给虚拟机；通过将逻辑设备分配给虚拟机，则虚拟机可以直接的单独获取逻辑设备中的高精度时钟，保证虚拟机时钟更新的实时性。
基于所述逻辑设备的高精度时钟，对第一数量个虚拟机的时钟进行同步更新；虚拟机通过获取逻辑设备的高精度时钟，完成自身时钟的更新，实现时钟的高精度同步更新。
本发明解决了无法满足多台虚拟机高精度时钟同步需求的问题，实现了多台虚拟机纳秒级别的时钟同步更新。
附图说明
图1为本申请实施例中涉及的终端设备的架构示意图；
图2为本申请时钟同步方法的第一实施例的流程示意图；
图3为本申请时钟同步板卡的第一结构示意图；
图4为本申请时钟同步板卡的第二结构示意图；
图5为本申请时钟同步板卡的第三结构示意图。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例的主要解决方案是：获取预设时钟信号；基于所述预设时钟信号，对所述时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟；基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟，所述高精度时钟的精度高于本地时钟的精度；将所述逻辑设备通过预设通道分配给虚拟机；基于所述逻辑设备的高精度时钟，对第一数量个虚拟机的时钟进行同步更新。本发明解决了无法满足多台虚拟机高精度时钟同步需求的问题，实现了多台虚拟机纳秒级别的时钟同步更新。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
参照图1，图1为本申请涉及的一种终端设备01，至少包括一个存储器11，处理器12、时钟同步板卡13。
处理器12可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器12中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器12可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC）、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器11，处理器12读取存储器11中的信息，结合其硬件完成上述方法的步骤。
可以理解，本发明实施例中的存储器11可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(ReadOnly Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的 RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double DataRateSDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器 (Synch link DRAM，SLDRAM) 和直接内存总线随机存取存储器(Direct Rambus RAM，DRRAM)。本发明实施例描述的系统和方法的存储器11旨在包括但不限于这些和任意其它适合类型的存储器。
时钟同步板卡13可以是PCIE（Peripheral Component Interconnect Express，快速外设组件互连）时钟同步板卡，可以通过PCIE总线为计算机、工控机等操作系统提供高精度硬件时钟的同步板卡。时钟同步卡采用流水线自动化贴片生产，使用FPGA+ARM框架设计，接收GPS、北斗、PTP（Precision Time Protocol，精确时间协议）、交直流IRIG-B码、CDMA（Code Division Multiple Access，码分多址）、1PPS、10MHz等外部参考信号，输出各种时间频率信号，提高系统的时间精度和准确度，满足不同用户需求。
参照图2，图2为本申请时钟同步方法的第一实施例，所述时钟同步方法包括以下步骤：
步骤S110：获取预设时钟信号。
具体地，预设时钟信号可以达到微秒或纳秒的级别，且可以包含在GPS卫星信号中，并可通过处理和计算从GPS卫星信号中提取出来。
步骤S120：基于所述预设时钟信号，对时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟，所述高精度时钟的精度高于本地时钟的精度。
具体地，所述时钟同步板卡可以是PCIE时钟同步板卡。
所述本地时钟内置于时钟同步板卡，可以利用预设时钟信号对本地时钟进行同步更新，使得本地时钟的精度达到预设级别。
需要另外说明的是，在对时钟同步板卡的本地时钟进行同步更新后生成的第一时钟同步板卡具有高精度时钟，即第一时钟同步板卡的本地时钟的精度达到高精度时钟。所述高精度时钟高于本地时钟的精度，且可以达到微秒或纳秒的级别。
步骤S130：基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟。
具体地，所述设备虚拟技术可以是SR-IOV设备虚拟技术。
SR-IOV（Single-Root I/O Virtualization，单根I/O虚拟化）是PCI-SIG推出的一项标准，定义了一种PCIE设备虚拟化技术的标准机制，是一种基于物理硬件的虚拟化解决方案，用于将一个PCIE设备虚拟成多个PCIE设备，每个虚拟PCIE 设备都具有自己的PCIE配置空间，如同物理PCIE设备一样为上层软件提供服务，可以提高物理I/O设备（常见的是网络适配器）的性能与可扩展性。
SR-IOV 技术允许在虚拟机之间高效共享PCIE设备，由于SR-IOV技术是基于硬件实现的，可以使虚拟机获得与宿主机媲美的 I/O 性能。
SR-IOV 虚拟出来的通道分为两个类型：
PF（Physical Function，物理功能）：管理PCIE设备在物理层面的通道功能，可以看作是一个完整的PCIE设备，包含SR-IOV的功能结构，具有管理、配置VF（VirtualFunction，虚拟功能）的功能。
VF（Virtual Function，虚拟功能）：是PCIE设备在虚拟层面的通道功能，即仅仅包含了I/O功能，VF之间共享物理资源。VF是一种裁剪版的PCIE设备，仅允许配置其自身的资源，虚拟机无法通过VF对SR-IOV网卡进行管理。所有的VF都是通过PF衍生而来，有些型号的SR-IOV 网卡最多可以生成256 个VF。
具体地，所述第一数量在本实施例中并不限定，可以是大于或等于2的正整数，根据对应业务需求动态调整。
步骤S140：将所述逻辑设备通过预设通道分配给虚拟机。
具体地，所述预设通道可以是PCIE物理通道。
另外，需要说明的是，将所述逻辑设备通过预设通道分配给虚拟机，虚拟机则可以共享逻辑设备，也等同于共享所述逻辑设备对应的物理硬件。
在本实施例中，将所述逻辑设备通过PCIE物理通道分配给虚拟机，虚拟机则可以共享逻辑设备，也等同于共享所述逻辑设备对应的第一时钟同步板卡，其中所述第一时钟同步板卡具有高精度时钟，也就是可以共享第一时钟同步板卡中的高精度时钟，继而可以基于高精度时钟对虚拟机中的时钟进行同步更新，从而保证虚拟机中时钟的精度与高精度时钟的精度一致。
步骤S150：基于所述逻辑设备的高精度时钟，对第一数量个虚拟机的时钟进行同步更新。
具体地，高精度时钟由本地时钟基于预设时钟信号更新所得，高精度时钟的精度高于本地时钟的精度。利用逻辑设备的高精度时钟对第一数量的虚拟机的时钟进行同步更新，使得第一数量的虚拟机的时钟达到与高精度时钟一样的精度，从而同时完成多台虚拟机时钟的精度提高。
上述实施例中，存在的有益效果为：获取预设时钟信号；通过获取的预设时钟信号，为后续进行时钟同步做数据准备，保证时钟同步的正确性。基于所述预设时钟信号，对所述时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟；通过利用预设时钟信号对本地时钟信号进行同步更新，使得本地时钟更新成为高精度时钟，则使得本地时钟所在的时钟同步板卡同样具有高精度时钟。基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟，所述高精度时钟的精度高于本地时钟的精度；通过设备虚拟技术，将具有高精度时钟的第一时钟同步板卡虚拟成为多个逻辑设备，使得虚拟出的逻辑设备具有高精度时钟，为虚拟机的时钟更新提供数据支持，保证虚拟机时钟同步更新的正确性及精确性。将所述逻辑设备通过预设通道分配给虚拟机；通过将逻辑设备分配给虚拟机，则虚拟机可以直接的单独获取逻辑设备中的高精度时钟，保证虚拟机时钟更新的实时性。基于所述逻辑设备的高精度时钟，对虚拟机的时钟进行同步更新；虚拟机通过获取逻辑设备的高精度时钟，完成自身时钟的更新，实现时钟的高精度同步更新。本发明解决了无法满足多台虚拟机高精度时钟同步需求的问题，实现了多台虚拟机纳秒级别的时钟同步更新。
在其中一个实施例中，所述预设时钟信号为纳秒级别。
需要说明的是，纳秒是一秒的十亿分之一，等于10的负9次方秒（1 ns = 10-9 s）。
在本实施例中，存在的有益效果为：预设时钟信号为纳秒级别使得第一数量个虚拟机同步更新后的时钟也达到纳秒级别，则实现了多台虚拟机纳秒级别的时钟同步更新。
在其中一个实施例中，所述虚拟机与所述逻辑设备一一对应。
需要说明的是，一个虚拟机分配一个逻辑设备。
由于虚拟机与所述逻辑设备一一对应，所以所述虚拟机的个数为第一数量。
在本实施例中，存在的有益效果为：虚拟机与所述逻辑设备一一对应，则虚拟机可以直接的单独获取逻辑设备中的高精度时钟，保证虚拟机时钟更新的实时性。
本申请还提供了一种时钟同步板卡，所述时钟同步板卡包括：
GPS接收机，与本地时钟模块连接，用于获取预设时钟信号并发送至所述本地时钟模块；
本地时钟模块，分别与设备虚拟化模块及所述GPS接收机连接，用于根据接收的所述预设时钟信号，同步更新本地时钟，生成高精度时钟；
设备虚拟化模块，分别与所述本地时钟模块及通道模块连接，用于将所述时钟同步板卡虚拟为第一数量个逻辑设备，并将所述逻辑设备通过所述通道模块分配给虚拟机。
时钟同步板卡02支持PCIE总线授时，时间精度优于微秒；内置高精度授时型GPS/BD双模接收机；依靠内置高精度时钟守时；支持即插即用；输出秒脉冲(PPS)时标同步脉冲信号；Windows/Linux 32位/64位驱动，提供API函数接口；提供windows上位机校时软件，对计算机进行自动校时；可在PCIE总线上提供多种中断信号；在PCIE总线提供时间信息，GPS、BD（BeiDou,北斗）卫星颗数，板卡同步状态等信息；输出1PPS和串口TOD（Time of Day）。
如图3所示，其中时钟同步板卡02至少包括GPS接收机22、本地时钟模块23、设备虚拟化模块24，通道模块25。
具体地，GPS接收机22与本地时钟模块连接，用于获取预设时钟信号并发送至本地时钟模块。GPS接收机22是接收全球定位系统卫星信号的仪器。GPS卫星发送的卫星信号，是一种可供无数用户共享的信息资源。对于陆地、海洋和空间的广大用户，其所拥有的能够接收、跟踪、变换和测量GPS信号的接收设备，即GPS信号接收机。
具体地，本地时钟模块23，分别与设备虚拟化模块及所述GPS接收机连接，用于根据接收的所述预设时钟信号，同步更新本地时钟，生成高精度时钟。关于本地时钟模块23，PCIE时钟同步板卡内置有本地时钟，并配套提供Windows校时管理软件和各种操作系统的API驱动，完全实现高精度应用程序授时，具有兼容性强，接口丰富、精度高、稳定性好、功能强、无积累误差、不受地域气候等环境条件限制、性价比高、操作简单、免维护等特点。
具体地，设备虚拟化模块24，分别与所述本地时钟模块及通道模块连接，用于将所述时钟同步板卡虚拟为第一数量个逻辑设备，并将所述逻辑设备通过通道模块分配给虚拟机。设备虚拟化模块24可以将一个PCIE设备虚拟成多个PCIE设备。具体可以采用SR-IOV技术，在此就不在赘述。
在其中一个实施例中，所述通道模块，与所述设备虚拟化模块连接，用于将所述逻辑设备发送至所述虚拟机。
具体地，如图3所示通道模块25可以是PCIE物理通道。
在其中一个实施例中，所述时钟同步板卡还包括：
GPS信号接收模块，与所述GPS接收机连接，用于接收所述GPS卫星信号，并将所述GPS卫星信号发送至所述GPS接收机；
GPS接收机，还用于接收所述GPS信号接收模块发送的GPS卫星信号，基于所述GPS卫星信号获取预设时钟信号并发送至所述本地时钟模块。
具体地，如图4所示，其中时钟同步板卡03至少包括GPS信号接收模块31，GPS接收机32、本地时钟模块33、设备虚拟化模块34，通道模块35，另外，GPS信号接收模块31至少包括GPS天线311和GPS天线连接器312。
在其中一个实施例中，所述GPS信号接收模块还包括：
GPS天线，置于建筑外侧，与所述GPS天线连接器通过馈线方式连接，用于接收所述GPS卫星信号。
具体地，如图4所示GPS天线311，GPS天线可以是接收GPS卫星信号的天线，从放置方式上GPS天线分为内置天线和外置天线。
需要说明的是，在本实施例中，使用的外置天线，置于建筑外侧。
另外，在其中一个实施例中，可以将GPS天线内置于时钟同步板卡上，成为内置天线，如图5所示：时钟同步板卡04至少包括GPS信号接收模块41、GPS接收机42、本地时钟模块43、设备虚拟化模块44，通道模块45。其中GPS信号接收模块41至少包括GPS天线411、GPS天线接收器412。
需要说明的是，本实施例中的时钟同步板卡04中GPS天线连接器412、GPS接收机42、本地时钟模块43、设备虚拟化模块44以及通道模块45的连接位置及各模块的功能与时钟同步板卡03一致，在此不再赘述。
需要特别说明的是，时钟同步板卡04中的GPS天线的放置方式为内置天线，内置于时钟同步板卡04内，使得时钟同步板卡更加的便携。
在其中一个实施例中，所述GPS信号接收模块包括：
GPS天线连接器，与所述GPS天线通过馈线方式连接，用于接收所述GPS天线发送的所述GPS卫星信号。
具体地，如图4所示GPS天线连接器312，通过馈线方式与GPS天线连接，其中，馈线方式可以是使用电缆线，在本实施例中起传输GPS卫星信号的作用，通过它将GPS天线接收的GPS卫星信号传给GPS接收机。
此外，本申请还提供一种计算机存储介质，所述计算机存储介质上存储有时钟同步方法程序，所述时钟同步方法程序被处理器执行时实现上述任一所述的方法的步骤。
此外，本申请还提供一种终端设备，所述终端设备包括如上提供的时钟同步板卡、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的时钟同步方法程序，所述处理器执行所述时钟同步方法程序时实现上述任一所述的时钟同步方法。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发
明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种时钟同步方法，其特征在于，所述时钟同步方法包括以下步骤：
获取预设时钟信号；
基于所述预设时钟信号，对时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟，所述高精度时钟的精度高于所述本地时钟的精度；
基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟；
将所述逻辑设备通过预设通道分配给虚拟机；
基于所述逻辑设备的高精度时钟，对第一数量个所述虚拟机的时钟进行同步更新。
2.如权利要求1所述的时钟同步方法，其特征在于，所述预设时钟信号为纳秒级别。
3.如权利要求1所述的时钟同步方法，其特征在于，所述虚拟机与所述逻辑设备一一对应。
4.一种时钟同步板卡，其特征在于，所述时钟同步板卡包括：
GPS接收机，与本地时钟模块连接，用于获取预设时钟信号并发送至所述本地时钟模块；
本地时钟模块，分别与设备虚拟化模块及所述GPS接收机连接，用于根据接收的所述预设时钟信号，同步更新本地时钟，生成高精度时钟；
设备虚拟化模块，分别与所述本地时钟模块及通道模块连接，用于将所述时钟同步板卡虚拟为第一数量个逻辑设备，并将所述逻辑设备通过所述通道模块分配给虚拟机。
5.如权利要求4所述的时钟同步板卡，其特征在于，所述通道模块，与所述设备虚拟化模块连接，用于将所述逻辑设备发送至所述虚拟机。
6.如权利要求4所述的时钟同步板卡，其特征在于，所述时钟同步板卡还包括：
GPS信号接收模块，与所述GPS接收机连接，用于接收GPS卫星信号，并将所述GPS卫星信号发送至所述GPS接收机；
所述GPS接收机，还用于接收所述GPS信号接收模块发送的所述GPS卫星信号，基于所述GPS卫星信号获取预设时钟信号并发送至所述本地时钟模块。
7.如权利要求6所述的时钟同步板卡，其特征在于，所述GPS信号接收模块包括：
GPS天线，置于建筑外侧，与GPS天线连接器通过馈线方式连接，用于接收所述GPS卫星信号。
8.如权利要求7所述的时钟同步板卡，其特征在于，所述GPS信号接收模块还包括：
GPS天线连接器，与所述GPS天线通过馈线方式连接，用于接收所述GPS天线发送的所述GPS卫星信号。
9.一种计算机存储介质，其特征在于，所述计算机存储介质上存储有时钟同步方法程序，所述时钟同步方法程序被处理器执行时实现权利要求1-3任一所述的时钟同步方法的步骤。
10.一种终端设备，其特征在于，所述终端设备包括如权利要求4所述的时钟同步板卡，存储器、处理器及存储在所述存储器上并可在所述处理器上运行的时钟同步方法程序，所述处理器执行所述时钟同步方法程序时实现权利要求1-3任一所述的时钟同步方法。
CN202110499926.XA 2021-05-08 2021-05-08 时钟同步方法、板卡、计算机存储介质及终端设备 Pending CN112904932A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110499926.XA CN112904932A (zh) 2021-05-08 2021-05-08 时钟同步方法、板卡、计算机存储介质及终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110499926.XA CN112904932A (zh) 2021-05-08 2021-05-08 时钟同步方法、板卡、计算机存储介质及终端设备

Publications (1)

Publication Number Publication Date
CN112904932A true CN112904932A (zh) 2021-06-04

Family

ID=76109055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110499926.XA Pending CN112904932A (zh) 2021-05-08 2021-05-08 时钟同步方法、板卡、计算机存储介质及终端设备

Country Status (1)

Country Link
CN (1) CN112904932A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113672031A (zh) * 2021-09-07 2021-11-19 西安超越申泰信息科技有限公司 一种时间同步方法、装置、计算机设备及存储介质

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2575002A1 (de) * 2011-09-28 2013-04-03 Siemens Aktiengesellschaft Verfahren und Virtualisierungssoftware für die Bereitstellung von unabhängigen Zeitquellen für virtuelle Laufzeitumgebungen
CN103577926A (zh) * 2013-08-15 2014-02-12 广西电网公司 一种实现大规模电网理论线损实时计算及高准确性的方法
CN103957233A (zh) * 2014-03-26 2014-07-30 哈尔滨工业大学 基于处理器分核以及虚拟机的实时通信平台
US20160006804A1 (en) * 2014-07-03 2016-01-07 International Business Machines Corporation Clock synchronization in cloud computing
CN106330647A (zh) * 2016-08-30 2017-01-11 石川 一种基于反射内存网的超高精度时间统一方法及装置
CN107015843A (zh) * 2016-01-28 2017-08-04 刘晓建 通用计算机实时处理外部事件的方法和一种虚拟时统设备
CN107544619A (zh) * 2017-06-27 2018-01-05 新华三云计算技术有限公司 时间同步方法及装置
CN108829493A (zh) * 2018-06-22 2018-11-16 山东超越数控电子股份有限公司 一种虚拟机时间同步方法与装置
CN109150355A (zh) * 2018-08-14 2019-01-04 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 一种fpga下实现ptp网卡的系统
CN109194432A (zh) * 2018-08-13 2019-01-11 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 一种kvm下多虚拟机时间同步系统
CN110377106A (zh) * 2019-06-21 2019-10-25 湖南麒麟信安科技有限公司 一种时统卡虚拟化方法、系统及介质
CN110932931A (zh) * 2019-11-13 2020-03-27 苏宁云计算有限公司 用于数据中心网络延迟的检测方法及装置
CN110932839A (zh) * 2018-09-20 2020-03-27 中兴通讯股份有限公司 一种网卡、时间同步方法、设备及计算机存储介质
CN111294135A (zh) * 2020-03-09 2020-06-16 山东超越数控电子股份有限公司 一种面向边缘云的多级时钟同步方法
CN111314008A (zh) * 2020-02-11 2020-06-19 中国银联股份有限公司 一种时钟同步方法及系统
CN111857237A (zh) * 2020-07-27 2020-10-30 山东超越数控电子股份有限公司 一种时钟同步方法、系统、设备以及介质

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2575002A1 (de) * 2011-09-28 2013-04-03 Siemens Aktiengesellschaft Verfahren und Virtualisierungssoftware für die Bereitstellung von unabhängigen Zeitquellen für virtuelle Laufzeitumgebungen
CN103577926A (zh) * 2013-08-15 2014-02-12 广西电网公司 一种实现大规模电网理论线损实时计算及高准确性的方法
CN103957233A (zh) * 2014-03-26 2014-07-30 哈尔滨工业大学 基于处理器分核以及虚拟机的实时通信平台
US20160006804A1 (en) * 2014-07-03 2016-01-07 International Business Machines Corporation Clock synchronization in cloud computing
CN107015843A (zh) * 2016-01-28 2017-08-04 刘晓建 通用计算机实时处理外部事件的方法和一种虚拟时统设备
CN106330647A (zh) * 2016-08-30 2017-01-11 石川 一种基于反射内存网的超高精度时间统一方法及装置
CN107544619A (zh) * 2017-06-27 2018-01-05 新华三云计算技术有限公司 时间同步方法及装置
CN108829493A (zh) * 2018-06-22 2018-11-16 山东超越数控电子股份有限公司 一种虚拟机时间同步方法与装置
CN109194432A (zh) * 2018-08-13 2019-01-11 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 一种kvm下多虚拟机时间同步系统
CN109150355A (zh) * 2018-08-14 2019-01-04 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 一种fpga下实现ptp网卡的系统
CN110932839A (zh) * 2018-09-20 2020-03-27 中兴通讯股份有限公司 一种网卡、时间同步方法、设备及计算机存储介质
CN110377106A (zh) * 2019-06-21 2019-10-25 湖南麒麟信安科技有限公司 一种时统卡虚拟化方法、系统及介质
CN110932931A (zh) * 2019-11-13 2020-03-27 苏宁云计算有限公司 用于数据中心网络延迟的检测方法及装置
CN111314008A (zh) * 2020-02-11 2020-06-19 中国银联股份有限公司 一种时钟同步方法及系统
CN111294135A (zh) * 2020-03-09 2020-06-16 山东超越数控电子股份有限公司 一种面向边缘云的多级时钟同步方法
CN111857237A (zh) * 2020-07-27 2020-10-30 山东超越数控电子股份有限公司 一种时钟同步方法、系统、设备以及介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113672031A (zh) * 2021-09-07 2021-11-19 西安超越申泰信息科技有限公司 一种时间同步方法、装置、计算机设备及存储介质

Similar Documents

Publication Publication Date Title
JP6785247B2 (ja) Ｆｍｃｗレーダーシステムにおけるチャープの動的プログラミング
CN110932839B (zh) 一种网卡、时间同步方法、设备及计算机存储介质
CN101903865B (zh) 测试可重新配置测试器的方法
US7698524B2 (en) Apparatus and methods for controlling output of clock signal and systems including the same
US11817944B2 (en) Time synchronization method and apparatus for domain controller, domain controller and storage medium
US20120290763A1 (en) Method and system of complete mutual access of multiple-processors
CN108304334B (zh) 应用处理器和包括中断控制器的集成电路
CN108287804B (zh) 一种i2c控制器驱动方法及系统
CN110377106B (zh) 一种时统卡虚拟化方法、系统及介质
KR20050029257A (ko) 공통 플랫폼을 갖는 통신장치와 통신방법
CN105045704A (zh) 一种利用pci主模式实现板卡间数据交互的方法
CN109194432B (zh) 一种kvm下多虚拟机时间同步系统
CN112904932A (zh) 时钟同步方法、板卡、计算机存储介质及终端设备
CN107710179B (zh) 具有多个sdio单元的多址单sdio接口
CN103957233A (zh) 基于处理器分核以及虚拟机的实时通信平台
US10521382B2 (en) Method of scheduling system-on-chip including real-time shared interface
US10496422B2 (en) Serial device emulator using two memory levels with dynamic and configurable response
US20160299861A1 (en) Method for improving the performance of synchronous serial interfaces
US20170308487A1 (en) Data transfer control system, data transfer control method, and program storage medium
CN113498625A (zh) 时钟同步方法和装置、芯片系统、无人机和终端
US10511397B2 (en) Virtual general purpose input/output (GPIO) (VGI) over a time division multiplex (TDM) bus
CN116015523A (zh) 一种时间同步的方法、装置及电子设备
CN109274451B (zh) 一种时间获取方法、装置和设备
Lusardi et al. Hardware and software co-design of a system-on-chip for real-time bidirectional transfer and processing of data from a time-to-digital converter
TW202018497A (zh) 積體電路晶片的定址方法與系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210604

RJ01 Rejection of invention patent application after publication