CN112880903A - 压阻式压力芯片及制备方法 - Google Patents

Abstract

本发明涉及一种压阻式压力芯片及制备方法，包括支撑部、感应层、压敏电阻组件和屏蔽层。支撑部具有通腔；感应层悬空于通腔且通过支撑部支撑；压敏电阻组件，设于感应层上且部分与通腔对应设置，压敏电阻组件用于根据感应层的形变产生电信号；屏蔽层设置于感应层上且沿感应层至支撑部方向至少部分覆盖压敏电阻组件。本发明实施例提供的压阻式压力芯片，屏蔽层能够屏蔽电磁信号对压敏电阻组件的干扰，保证压力芯片正常工作；另外，由于屏蔽层位于感应层的之上，利用金属导热的特性，屏蔽层能够增加压力芯片的散热效率，改善桥臂电阻电热效应引起的芯片性能热漂移。

Description

压阻式压力芯片及制备方法

技术领域

本发明涉及传感器技术领域，特别是涉及一种压阻式压力芯片及制备方法。

背景技术

压力芯片是最早被商业化生产的微型传感器之一，目前已经被大规模的使用在消费电子产品、医疗仪器设备、工业生产、汽车电子、航空航天、军工等领域。

而在有些工业、汽车、航空航天、军工领域应用中，压力芯片会处于恶劣的电磁环境中工作，而这个恶劣的电磁环境将会影响芯片上的桥臂电阻，使桥臂电阻阻值波动，导致压力芯片产生噪声，影响芯片的正常工作。另外芯片在较大的输入电压或输入电流条线下工作时，桥臂电阻的电热效应明显，导致热量在桥臂电阻区域聚积，使压力芯片的输出产生热漂移，会影响芯片的性能。

因此，亟需一种新的压阻式压力芯片及制备方法以解决上述技术问题。

发明内容

本发明实施例提供一种压阻式压力芯片，能够屏蔽电磁干扰，增加芯片散热效率。

一个方面，根据本发明实施例提出了一种压阻式压力芯片，包括：支撑部、感应层、压敏电阻组件和屏蔽层。

支撑部具有通腔；感应层悬空于通腔且通过支撑部支撑；压敏电阻组件，设于感应层上且部分与通腔对应设置，压敏电阻组件用于根据感应层的形变产生电信号；屏蔽层设置于感应层上且沿感应层至支撑部方向至少部分覆盖压敏电阻组件。

根据本发明实施例的一个方面，压敏电阻组件包括引线和通过引线电连接的多个压敏电阻，多个压敏电阻与通腔对应设置，屏蔽层至少部分覆盖多个压敏电阻。

根据本发明实施例的一个方面，屏蔽层完全覆盖多个压敏电阻。

根据本发明实施例的一个方面，屏蔽层完全覆盖感应层。

根据本发明实施例的一个方面，还包括钝化层，钝化层设置于感应层与屏蔽层之间。

根据本发明实施例的一个方面，感应层具有相背的第一表面和第二表面，第二表面朝向支撑部，钝化层覆盖感应层的第一表面以及压敏电阻组件。

根据本发明实施例的一个方面，还包括至少一个的焊盘，至少一个的焊盘分别与所述压敏电阻组件电连接；屏蔽层与焊盘之间沿横向设有间隙，或者，所述屏蔽层与至少一个的焊盘接触连接。

另一方面，本发明实施例提供一种压阻式压力芯片的制备方法，包括：

提供支撑衬底；于支撑衬底的第一表面上形成屏蔽层；于支撑衬底在自身厚度方向上的第二表面向内移除部分材料，形成背腔以及设于背腔与屏蔽层之间的具有预设厚度的感应层。

根据本发明实施例的另一个方面，于所述支撑衬底的所述第一表面上设置钝化层之前还包括：

根据预设的第一图形，于支撑衬底的第一表面进行重掺杂，形成引线层；根据预设的第二图形，于引线层上进行轻掺杂，形成引线和通过引线电连接的多个压敏电阻；于支撑衬底的第一表面上设置钝化层；根据预设的第三图形，于钝化层上形成使引线层的至少部分暴露的多个连接孔，并于连接孔中设置金属层。

根据本发明实施例的另一个方面，还包括：提供连接衬底；根据预设的第四图形，图案化连接衬底，形成贯穿连接衬底相对的两个表面的进气通道；将连接衬底与支撑衬底在自身厚度方向上的第二表面接合，其中所述进气通道与所述背腔连通。

与现有技术相比，本发明实施例提供的压阻式压力芯片，其包括支撑部、感应层、压敏电阻组件和屏蔽层，屏蔽层能够屏蔽电磁信号对压敏电阻组件的干扰，保证压力芯片正常工作；另外，由于屏蔽层位于感应层的之上，利用金属导热的特性，屏蔽层能够增加压力芯片的散热效率，改善桥臂电阻电热效应引起的芯片性能热漂移。

附图说明

下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。

图1示出本发明实施例提供的压阻式压力芯片的平面结构示意图；

图2示出图1中A-A位置处的截面示意图；

图3示出图1中B-B位置处的截面示意图；

图4示出本发明另一实施例提供的压阻式压力芯片的层结构示意图；

图5示出本发明另一实施例提供的压阻式压力芯片的层结构示意图；

图6示出本发明另一实施例提供的压阻式压力芯片的层结构示意图。

图7a至图7i分别示出本发明实施例提供的压阻式压力芯片的制备方法的各个阶段的截面示意图。

其中：

110-支撑部，111-背腔；

120-感应层；

130-压敏电阻组件，131-引线，131a-引线层，132-压敏电阻；

140-屏蔽层；

150-焊盘；

160-钝化层；

100-压阻式压力芯片，200-连接衬底。

在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了部分结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。

下述描述中出现的方位词均为图中示出的方向，并不是对本申请的测试的具体结构进行限定。在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本申请中的具体含义。

压力芯片根据封装的形式、材料和结构不同，可应用在不同的领域。而在汽车、航空航天、军工应用等领域中，压力芯片受外界恶劣环境的影响，导致压力芯片上的惠斯通电桥输出产生噪声，影响压力芯片的正常工作。

图1示出本发明实施例提供的压阻式压力芯片的平面结构示意图；图 2示出图1中A-A位置处的截面示意图；图3示出图1中B-B位置处的截面示意图。请一并参阅图1至图3，本发明实施例提供了一种，包括支撑部110、感应层120、压敏电阻组件130和屏蔽层140。

支撑部110具有通腔；感应层120悬空于通腔且通过支撑部110支撑；压敏电阻组件130，设置于感应层120上且与部分与通腔对应设置，所述压敏电阻组件130用于根据感应层120的形变产生电信号；屏蔽层 140设置于感应层120上且沿感应层120至支撑部110方向至少部分覆盖压敏电阻组件130。

可选地，支撑衬底10可以为硅衬底。

本发明实施例提供的压阻式压力芯片，感应层120可以根据实际需要做的很薄，以使该压阻式压力芯片100具有较高的灵敏度，屏蔽层140能够屏蔽电磁信号，避免电磁信号对压敏电阻组件130的干扰，保证压力芯片正常工作。

此外，由于屏蔽层140位于个感应层120之上，利用金属导热的特性，屏蔽层140能够增加压阻式压力芯片100的散热效率，改善桥臂电阻电热效应引起的芯片性能热漂移。

在一些可选地实施例中，压敏电阻组件130包括引线131和通过引线 131电连接的多个压敏电阻132，多个压敏电阻132与通腔对应设置，屏蔽层140至少部分覆盖多个压敏电阻131，压敏电阻131与感应层120接触连接，压敏电阻组件130能够根据感应层120的形变产生电信号，进而实现对相对外界压力的测量。

可以理解的是，压敏电阻组件130包括多个压敏电阻132，压敏电阻 132的数量可以根据需要进行选择，本申请对此不作限定。

可选地，压敏电阻132的数量可以为四个，四个压敏电阻132可以通过引线131电连接为惠斯通电桥，使得压力芯片能够精确测量压力变化。

在一些可选地实施例中，屏蔽层140完全覆盖多个压敏电阻132，以避免电磁信号直接对压敏电阻的干扰。

可以理解的是，屏蔽层140越多覆盖感应层120，则越有利于屏蔽层 140屏蔽更多的电磁信号，同时也有利于增加屏蔽层140的散热效果。可选地，屏蔽层140完全覆盖感应层120，也就是说，屏蔽层140将感应层 120全部覆盖，以增加屏蔽层140的电磁屏蔽效果及散热效果。

在一些可选的实施例中，压阻式压力芯片100还可以包括图案化的钝化层160，图案化的钝化层160位于于感应层120与屏蔽层140之间。可选地，钝化层160可以由氧化硅或氮化硅组成，也可以为氧化硅和氮化硅的复合膜层。

在一些可选地实施例中，感应层120具有相背的第一表面和第二表面，第二表面朝向支撑部110，钝化层160覆盖感应层121的第一表面以及压敏电阻组件130，以增加感应层120和压敏电阻组件130的刚性。

在一些可选地实施例中，本发明提供的压阻式压力芯片100还包括至少一个的焊盘150，至少一个的焊盘150分别与压敏电阻组件130电连接，以通过焊盘140使压敏电阻组件130与外界电路连通。

图4示出本发明另一实施例提供的压阻式压力芯片的层结构示意图，参阅图4，屏蔽层140与焊盘150之间沿横向设有间隙，以方便制造，降低制造成本。

可选地，所述屏蔽层140与至少一个的焊盘150接触连接，能够增加屏蔽效果，同时，由于焊盘150同样为金属材质，能够通过焊盘150增加散热面积，提高散热效果。

需要说明的是，焊盘150的数量可以根据需要进行选择，本申请对此不作限定。

可选地，焊盘150的材料可以为选用Al、Cu、Ti、Ni、Ta、Au、Pt 等金属中的一种或几种的组合。

在一些可选的实施例中，将屏蔽层140进行接地或与外界电路连通，以增加屏蔽层140的电磁屏蔽效果。

在一些可选的实施例中，感应层120与支撑部110可以为分体式结构。当然，在其他实施例中，感应层120与支撑部110为一体结构体，利于成型，且能够增加结构稳定性和结构强度。

可选地，感应层120及所述压敏电阻132一者为N型掺杂半导体层，另一者为P型掺杂半导体层，引线131与压敏电阻132的掺杂类型相同。示例性地，感应层120为N型掺杂半导体层，引线131与压敏电阻132为 P型掺杂半导体层，以使引线131和压敏电阻132具有更好的电学性能。

图5示出本发明另一实施例提供的压阻式压力芯片的层结构示意图，参阅图5，为进一步提高压力芯片的温飘、时飘稳定性，在支撑部110远离感应层120的一侧可以设置有连接衬底200，连接衬底200封闭通腔远离感应层120一侧的腔口。可以将通腔位于感应层120远离感应层120的一侧的部分定义为背腔111。

可选地，连接衬底200可以是玻璃衬底。连接衬底200可以是通过阳极键合工艺与支撑部110接合。

根据上述本发明实施例提供的压阻式压力芯片100，连接衬底200封闭背腔的腔口时，压力芯片所处环境内气体的不同气压使感应层120产生不同的形变，不同形变量的感应层120使得与感应层120连接的压敏电阻组件130产生不同的电信号，进而实现对外界压力的测量。该电信号可以是压敏电阻组件130的压敏电阻132的电阻值的变化信号。

在一些可选的实施例中，连接衬底200具有连通外界与背腔111的进气通道210，进气通道的径向尺寸小于通腔的径向尺寸。

进气通道210连通外界与背腔时，压力芯片所处环境内的气体能够通过进气通道210进入支撑部110的背腔111，感应层130两侧不同的气压差使感应层120产生不同的形变，与感应层120连接的压敏电阻组件130 则会产生不同的电信号，进而实现对相对压力的测量。

图6示出本发明另一实施例提供的压阻式压力芯片的层结构示意图，参阅图3和图6，通腔的横截面可以为方形或梯形结构或其他形状的结构，其具体结构可以根据实际需要或生产设备进行选择，本申请对此不作限定。

请一并参考图6以及图7a至图7i，图6示出本发明实施例提供的机电系统压力芯片的制备方法的流程图，图7a至图7i分别示出本发明实施例提供的压阻式压力芯片的制备方法的各个阶段的截面示意图。

本发明实施例提供的压阻式压力芯片的制备方法，具体包括如下步骤：

S1：提供支撑衬底10；

S2：于支撑衬底10的第一表面上形成屏蔽层140；

S3：于支撑衬底10在自身厚度方向上的第二表面向内移除部分材料，形成背腔111以及设于背腔111与屏蔽层140之间的具有预设厚度的感应层120。

需要说明的是，上述形成屏蔽层140的步骤和形成背腔111的步骤不分先后。

在一些可选的实施例中，本发明实施例提供的压阻式压力芯片的制备方法，在步骤S2之前，还可以包括：

根据预设的第一图形，于支撑衬底10的第一表面进行重掺杂，形成引线层131a；根据预设的第二图形，于引线层131a上进行轻掺杂，形成引线131和通过引线131电连接的多个压敏电阻132；于支撑衬底10的第一表面上设置钝化层160；根据预设的第三图形，于钝化层160上形成使引线层131a的至少部分暴露的多个连接孔，并于连接孔中设置金属层。

可以理解的是，可以根据所需引线层131a和压敏电阻132的结构来选择预设的第一图形和预设的第二图形。可选地，引线层131a和压敏电阻 132可以位于支撑衬底10的边缘区，各压敏电阻132通过引线131电连接进而形成压敏电阻组件130，压敏电阻132可以与支撑衬底10的中心区连接，使得形成感应层120后，压敏电阻132与感应层120接触连接，压敏电阻组件130能够根据感应层120的形变产生电信号。

可以理解的是，也可以先在支撑衬底10的第一表面上进行轻掺杂，形成多个压敏电阻132，再在支撑衬底10的第一表面进行重掺杂，形成连接各压敏电阻132的引线131，也在本申请的保护范围之内。

需要说明的是，可以根据所需金属层的位置和结构来选择预设的第三图形，本申请对第三图形的形状不作具体限定。

在一些可选的实施例中，本发明实施例提供的压阻式压力芯片的制备方法，还可以包括步骤S4：于支撑衬底10的在自身厚度方向上的第二表面接合连接衬底200，以进一步提高压力芯片的温飘、时飘稳定性。

下面结合图7a至图7h对本发明实施例提供的压阻式压力芯片的制备方法进行具体说明。

如图7a，提供支撑衬底10。该支撑衬底10具有在自身厚度方向上相对的上表面10a和下表面10b。支撑衬底10包括中心区和围绕中心区的边缘区。

可选地，支撑衬底10可以为SOI(Silicon-On-Insulator)硅衬底。

如图7b，在支撑衬底10的包括上表面10a的表层内形成引线层 131a。其中，引线层131a位于支撑衬底10的边缘区。

形成引线层131a的方式可以是通过光刻工艺以及离子注入工艺。具体地，制作引线层131a时，先在支撑衬底10的上表面10a先形成光刻胶作为掩膜层，通过光刻工艺将光刻胶图案化，其中光刻胶上的开口图案与引线层131a的图案对应；之后，在光刻胶的开口处进行离子注入，形成引线层131a。形成引线层131a后，可以通过干法或湿法去胶工艺将光刻胶剥离。其中，引线层131a可以为重掺杂引线层131a，引线层131a的掺杂类型可以是P型重掺杂。当然，也可以通过光刻工艺以及热扩散工艺形成引线层131a，也在本申请的保护范围之内。

如图7c，在引线层131a上进行轻掺杂，形成引线131和通过引线131 电连接的多个压敏电阻132。其中，压敏电阻组件130的各压敏电阻132 均位于支撑衬底10的边缘区，且压敏电阻132与支撑衬底10的中心区连接；各压敏电阻132通过引线131电连接形成压敏电阻组件130。

可选地，压敏电阻组件130的各压敏电阻132可以通过引线131电连接为惠斯通电桥。

形成压敏电阻132的方式有多种，可以是通过光刻工艺以及离子注入工艺，与前述过程类似，在此不再详述。其中，压敏电阻132的掺杂类型可以是P型轻掺杂。当然，也可以是通过光刻工艺以及热扩散工艺形成压敏电阻132，也在本申请的保护范围之内。

如图7d和7e，在支撑衬底10的上表面10a形成图案化的钝化层 160。

可选地，钝化层160可以由氧化硅或氮化硅组成，也可以为氧化硅和氮化硅的复合膜层。

钝化层160的形成方式可以是，先通过热氧化工艺在支撑衬底10的上表面10a生长一层二氧化硅绝缘层，再通过化学气相沉积设备在表面沉积一层氮化硅。图案化钝化层160的过程可以是在钝化层160上通过光刻工艺形成图案化的光刻胶，之后以该图案化的光刻胶为掩膜进行干法刻蚀或湿法刻蚀工艺，在钝化层160上形成使至少部分引线131暴露的连接孔。

如图7f，在连接孔内形成连接至引线131的焊盘140，通过焊盘140 使压敏电阻组件130与外界电路连通。

可选地，可以先采用物理气相沉积的方法在沉积金属薄膜在钝化层 160上形成金属层，然后通过金属剥离工艺形成图形化的焊盘140。

可选地，焊盘140的材料可以为选用Al、Cu、Ti、Ni、Ta、Au、Pt 等金属中的一种或几种的组合。

如图7g，在钝化层160上形成屏蔽层150，屏蔽层可以部分覆盖或完全覆盖多个压敏电阻，或，屏蔽层完全覆盖感应层。

屏蔽层150的形成方式可以是，可以先采用物理气相沉积的方法在沉积金属薄膜在钝化层160上形成金属层，然后通过金属剥离工艺形成图形化的焊盘金属屏蔽层150。

如图7h，形成支撑部110和感应层130的方式可以为，通过双面光刻工艺在支撑衬底10的下表面10b制备出背腔111的图形化结构，然后使用干法刻蚀工艺，对支撑衬底10进行深刻蚀，至剩余一定厚度的硅结构层，形成截面为方形的背腔111以及悬空于背腔111的感应层130。

进行背腔111加工时，也可以采用硅的各向异性湿法腐蚀，这种工艺方法不需要昂贵的深硅干法刻蚀设备，仅使用简单的湿法工作台即可对支撑衬底10进行批量化加工，制备工艺更简单。采用硅的各向异性湿法腐蚀方式形成的背腔111，其截面通常为梯形。

需要说明的是，上述对支撑衬底10的上表面10a的加工过程和对支撑衬底10的下表面10b和加工过程之间没有必须的先后顺序，从而能够以任意的顺序进行。

在一些可选的实施例中，如图7i，完成上述步骤后，可以在支撑衬底 10的下表面10b接合连接衬底200。连接衬底200可以是通过阳极键合等键合工艺与支撑衬底10的下表面10b接合。

可选地，连接衬底200上可以具有进气通道210，进气通道210贯穿连接衬底200相对的两个表面，以使连接衬底200与支撑衬底10的下表面 10b接合后，背腔111能够通过进气通道210与外界连通。

如图7i，提供连接衬底200。连接衬底200可以是玻璃衬底。

如图7i，根据预设的第四图形，图案化连接衬底200，形成贯穿连接衬底200相对的两个表面的进气通道210。该进气通道210可以通过湿法刻蚀等工艺形成。可以理解的是，可以根据进气通道210的形状选择预设的第五图形。

如图7i，将连接衬底200与支撑衬底10的下表面10b接合，其中进气通道210与背腔111连通。连接衬底200可以是通过阳极键合等键合工艺与支撑衬底10的下表面10b接合。

至此，完成本发明实施例提供的压阻式压力芯片的制作。需要说明的是，上述对支撑衬底10的加工过程和对连接衬底200的加工过程之间没有必须的先后顺序，从而能够以任意的顺序进行。

需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。

在本申请中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。

本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (10)

1.一种压阻式压力芯片，其特征在于，包括：

支撑部，具有通腔；

感应层，悬空于所述通腔且通过所述支撑部支撑；

压敏电阻组件，设置于所述感应层上且部分与所述通腔对应设置，所述压敏电阻组件用于根据所述感应层的形变产生电信号；

屏蔽层，设置于所述感应层上且沿所述感应层至所述支撑部方向至少部分覆盖所述压敏电阻组件。

2.根据权利要求1所述的压阻式压力芯片，其特征在于，所述压敏电阻组件包括引线和通过所述引线电连接的多个压敏电阻，多个压敏电阻与所述通腔对应设置，所述屏蔽层至少部分覆盖所述多个压敏电阻。

3.根据权利要求2所述的压阻式压力芯片，其特征在于，所述屏蔽层完全覆盖所述多个压敏电阻。

4.根据权利要求3所述的压阻式压力芯片，其特征在于，所述屏蔽层完全覆盖所述感应层。

5.根据权利要求2-4任意一项所述的压阻式压力芯片，其特征在于，还包括钝化层，所述钝化层设于所述感应层与所述屏蔽层之间。

6.根据权利要求5所述的压阻式压力芯片，其特征在于，所述感应层具有相背的第一表面和第二表面，所述第二表面朝向所述支撑部，所述钝化层覆盖所述感应层的所述第一表面以及所述压敏电阻组件。

7.根据权利要求1所述的压阻式压力芯片，其特征在于，还包括至少一个的焊盘，至少一个的焊盘分别与所述压敏电阻组件电连接；

所述屏蔽层与所述焊盘之间沿横向设有间隙，或者，所述屏蔽层与至少一个的所述焊盘接触连接。

8.一种压阻式压力芯片的制备方法，其特征在于，包括：

提供支撑衬底；

于所述支撑衬底的第一表面上形成屏蔽层；

于所述支撑衬底在自身厚度方向上的第二表面向内移除部分材料，形成背腔以及设于所述背腔与所述屏蔽层之间的具有预设厚度的感应层。

9.根据权利要求8所述的压阻式压力芯片的制备方法，其特征在于，所述于所述支撑衬底的第一表面上设置钝化层之前还包括：

根据预设的第一图形，于所述支撑衬底的所述第一表面进行重掺杂，形成引线层；

根据预设的第二图形，于所述引线层上进行轻掺杂，形成引线和通过所述引线电连接的多个压敏电阻；

于所述支撑衬底的所述第一表面上设置钝化层；

根据预设的第三图形，于所述钝化层上形成使所述引线层的至少部分暴露的多个连接孔，并于所述连接孔中设置金属层。

10.根据权利要求8至9任意一项所述的压阻式压力芯片的制备方法，其特征在于，还包括：提供连接衬底；根据预设的第四图形，图案化所述连接衬底，形成贯穿所述连接衬底相对的两个表面的进气通道；将所述连接衬底与所述支撑衬底在自身厚度方向上的第二表面接合，其中所述进气通道与所述背腔连通。

Images