CN112866362A

CN112866362A - 物理连接装置

Info

Publication number: CN112866362A
Application number: CN202110013338.0A
Authority: CN
Inventors: 钱爱华
Original assignee: Beijing Tenghong Electronic Technology Co ltd
Current assignee: Beijing Tenghong Electronic Technology Co ltd
Priority date: 2021-01-06
Filing date: 2021-01-06
Publication date: 2021-05-28
Anticipated expiration: 2041-01-06
Also published as: CN112866362B

Abstract

本发明涉及一种物理连接装置，所述装置包括芯片，所述芯片是ASIC芯片，用于实现多个终端设备之间的互连通信；其中，所述芯片包括支持双向收发的多个信号端口，每个所述信号端口用于与一个所述终端设备通信连接；进一步的，该芯片包括通道复用模块，用于通过通道复用方式实现二对一双向访问。

Description

物理连接装置

技术领域

本发明涉及通信技术领域，特别是涉及一种物理连接装置。

背景技术

此处的陈述仅提供与本发明有关的背景信息，而不必然地构成现有技术。

目前的无线通信产品主要采用FPGA(现场可编程逻辑门阵列)实现eCPRI(增强的通用公共无线电接口，CPRI一般用于传统通信系统，而eCPRI一般用于5G无线通信技术)协议来进行数据交互。在VPX系统中是单独采用RapidIO交换芯片实现数据交互。

在目前的基站设计中，基带部分和射频部分一般采用拉远技术，传输协议一般采用eCPRI。考虑到传输距离，一般不直接使用eCPRI传输的芯片，而一般都是采用FPGA来实现设计。特别是采用64天线或者128天线MIMO(多进多出)的射频前端后，射频到基带的数据将会大幅上升，从而对FPGA的传输带宽需要极大提升才能解决问题，如果采用支持12.5Gbps或者25Gbps的FPGA，基站系统设计成本会大幅上升。

发明内容

本发明的目的在于提供一种新的物理连接装置。

本发明的目的采用以下技术方案来实现。依据本发明提出的物理连接装置，所述物理连接装置包括芯片，所述芯片是ASIC芯片，用于实现多个终端设备之间的互连通信；其中，所述芯片包括支持双向收发的多个信号端口，每个所述信号端口用于与一个所述终端设备通信连接。

本发明的目的还可以采用以下的技术措施来进一步实现。

前述的物理连接装置，所述多个信号端口至少包括第一端口、第二端口和第三端口，分别与第一终端设备、第二终端设备、第三终端设备通信连接，所述第一端口和所述第二端口至少支持单线(单lane)，所述第三端口支持双线(双lane)；

所述芯片包括通道复用模块，用于通过通道复用方式实现所述第一终端设备、所述第二终端设备两者同时与所述第三终端设备进行二对一双向访问，其中所述二对一双向访问包括采用以下的一个或多个模式进行通信：

在第一模式下，所述第一终端设备和所述第二终端设备的信号传输速率低于所述第三终端设备的信号传输速率，在所述第一端口和所述第二端口向所述第三端口汇聚信号时对所述第一端口和所述第二端口进行速率匹配和信号对齐、并封装成所述第三端口的出口速率，在所述第三端口向所述第一端口、所述第二端口中的至少一个分发信号时将由所述第三端口接收的信号降频以满足所述第一端口和所述第二端口的速率要求；

在第二模式下，所述第一终端设备、所述第二终端设备、所述第三终端设备的信号传输速率相同，对所述第一端口和所述第二端口进行速率匹配和信号对齐，并将所述第三端口变为双线(双lane)。

前述的物理连接装置，在所述第一模式下，所述第一终端设备和所述第二终端设备的信号传输速率相同、且是所述第三终端设备的信号传输速率的一半。

前述的物理连接装置，所述通道复用模块还用于根据多个所述信号端口的传输速率之间的关系来确定采用所述第一模式或采用所述第二模式。

前述的物理连接装置，所述通道复用模块还用于：在所述第一模式下，将由所述第三端口接收的信号降频并传输至所述第一端口，所述第三端口向所述第二端口传空数据。

前述的物理连接装置，所述芯片还包括：多个协议检测模块，分别用于检测信号的协议类型，并切换到与检测到的协议类型对应的协议处理模块；以及，多个所述协议处理模块，分别用于处理相应协议类型的信号，包括报头处理、报文对齐、数据合并和分发。

前述的物理连接装置，所述多个协议处理模块包括CPRI协议处理模块、eCPRI协议处理模块、RapidIO协议处理模块中的一个或多个，分别用于对CPRI协议、eCPRI协议、RapidIO协议进行处理。

前述的物理连接装置，所述芯片还包括以下的一个或多个模块：增强驱动模块，用于提供传输信号的增强驱动能力；信号恢复模块，用于提供对接收信号的信号恢复能力；数据环回模块，用于提供数据环回能力；延时测量模块，用于提供CPRI、eCPRI链路延时测量能力；内部数据生成模块，用于生成所述芯片内部的数据；串行解串器驱动模块，用于提供串行解串器收发数据处理能力，包括预加重能力和接收均衡能力；PLL锁定模块，用于提供锁相环能力。

前述的物理连接装置，所述物理连接装置与终端设备之间的通信信号包括微波信号和/或毫米波信号。

前述的物理连接装置，所述物理连接装置包括基站、服务器、数据通信设备或网络通信设备。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提出的物理连接装置，通过采用ASIC专用芯片，降低了对FPGA SERDES(现场可编程逻辑门阵列的串行解串器)传输速率要求，可以大幅降低设计成本；进一步的，还实现了通道复用信号传输，以便多个终端设备进行互连通信，尤其是多个不同传输速率的设备进行互连通信；进一步的，还实现了多协议的支持，实现了不同协议能够在芯片内部自适应切换。

上述说明仅是本发明技术方案的概述，为了能更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是本发明一个实施例的物理连接装置的示意图；

图2是本发明另一实施例的物理连接装置的示意图；

图3是本发明一个实施例提供的第一模式下的信号传输示意图；

图4是本发明一个实施例提供的第二模式下的信号传输示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的物理连接装置的具体实施方式、结构、特征及其功效，详细说明如后。

图1为本发明的物理连接装置的一个实施例的示意性图示。图2为本发明的物理连接装置的另一个实施例的示意性图示，其中示出了芯片内部的一些主要模块。请参阅图1和图2，本发明示例的物理连接装置包括芯片，该芯片为ASIC(专用集成电路，或称为特殊应用集成电路)芯片，该芯片用于实现多个终端设备之间的互连通信。其中，该芯片包括支持双向收发的多个信号端口，每个信号端口用于与一个终端设备通信连接。

本发明提出的物理连接装置，通过采用ASIC专用芯片，降低了对FPGA SERDES(现场可编程逻辑门阵列的串行解串器)传输速率要求，能够大幅降低设计成本。

需注意，ASIC与FPGA是不同的，例如ASIC具有专用性。

需注意，前述的物理连接一般指的是网络中设备之间的物理层的连接，其中，物理层是网络的硬件组成，为设备之间的数据通信提供传输媒体及互连设备。

在本发明的一些实施例中，前述的多个信号端口至少包括三个支持双向收发的信号端口，不妨为第一端口、第二端口、第三端口，对应于图1或图4中的A口、B口、C口。这三个端口分别与第一终端设备、第二终端设备、第三终端设备通信连接。可选的，第一端口和第二端口至少支持单lane(单线)，第三端口支持双lane(双线)。

需注意，前述的支持单线、支持双线指的是：在设计芯片时，通信芯片端口采用单lane设计、或采用双lane设计。一般来说，对于单lane设计的端口，在通信过程中可以利用该端口进行单lane通信；对于双lane设计的端口，在通信过程中，可以利用该端口进行双lane通信或进行单lane通信。需注意，对于支持双lane的芯片，在通信过程中，可以通过寄存器配置来改变芯片端口的带宽，具体的，可通过寄存器配置来区分是进行单lane通信还是进行双lane通信。另外，前述的一个端口至少支持单lane指的是：该端口需支持单lane，亦即可以利用该端口进行单lane通信，但不排除该端口还支持双lane，即不排除可以利用该端口进行双lane通信。

在本发明的一些实施例中，前述芯片包括通道复用模块，用于通过通道复用方式实现第一终端设备、第二终端设备两者同时与第三终端设备进行二对一双向访问，实现信号的汇聚分发。可选的，前述的二对一双向访问包括将第一端口接收到的第一终端设备的信号和第二端口接收到的第二终端设备的信号汇聚至第三端口以汇聚至第三终端设备、以及将第三端口接收到的第三终端设备的信号分发至第一端口和第二端口以分发至第一终端设备和第二终端设备，以便多个设备进行互连通信。

在本发明的一些实施例中，该通道复用模块具体用于：在第一模式下，三个终端设备的信号传输速率关系为第一终端设备和第二终端设备的信号传输速率低于第三终端设备的信号传输速率，在第一端口和第二端口向第三端口汇聚信号时，在内部完成对第一端口和第二端口进行速率匹配和信号对齐、并封装成第三端口的出口速率，在第三端口向第一端口、第二端口中的至少一个分发信号时调整第三端口进来的信号降频以满足第一端口和第二端口的速率要求，事实上也是为满足三个终端设备的信号传输速率的要求；此时第一端口和第二端口的信号传输速率低于第三端口的信号传输速率，可选的，第三端口的信号传输速率为第一端口和第二端口的信号传输速率之和。从而实现了不同传输速率的设备进行互连通信。

在本发明的一些实施例中，该通道复用模块具体用于：在第二模式下，三个终端设备的信号传输速率关系为第一终端设备、第二终端设备、第三终端设备的信号传输速率相同，对第一端口和第二端口进行速率匹配和信号对齐，并将第三端口变为双lane(双线)；此时，第一端口、第二端口、第三端口的信号传输速率相同。具体的，可通过寄存器配置来将第三端口切换为双lane通信。

在本发明的一些实施例中，前述通过通道复用方式实现双向访问既包括前述的第一模式的处理又包括前述的第二模式的处理，即前述的通道复用模块可以进行第一模式的处理和第二模式的处理。并且，该通道复用模块还用于根据多个终端设备的传输速率之间的关系来确定采用第一模式或采用第二模式，例如，如果第一终端设备和第二终端设备的信号传输速率低于第三终端设备的信号传输速率则进行第一模式的处理，如果第一终端设备、第二终端设备、第三终端设备的信号传输速率相同则进行第二模式的处理。

作为一个可选实施例，第一终端设备和第二终端设备的信号传输速率相同、且是第三终端设备的信号传输速率的一半，通过芯片的通道复用模块采用第一模式的通信，使得第一端口和第二端口信号传输速率相同、且是第三端口的信号传输速率的一半，进而实现不同传输速率的设备进行互连通信。

作为一个可选实施例，如果在第一模式下，第三端口仅给第一端口传输数据、而不需传输数据至第二端口，则该通道复用模块还用于：在第一模式下，将由第三端口接收的信号降频并传输至第一端口，第三端口向第二端口传空数据。

在本发明的一个具体实施例中，A口B口C口都是支持双向收发数据端口。A口单lane，B口单lane，C口双lane。在通信过程中有两种场景：一种情况是A口B口速率是C口的一半；另一种情况是A、B、C三个端口速率相同。请参阅图3，对于不同速率情况，例如，A口和B口是12.5Gbps、C口是25Gbps，则在内部完成AB两个端口的速率匹配和信号对齐，并封装成C口的出口速率。相反的方向需要调整C口进来的数据降频，满足A口B口的速率要求。请参阅图4，对于相同速率情况，例如A口和B口是25Gbps、C口是25Gbps，则在内部完成两个端口的速率匹配和信号对齐。

在本发明的一个具体实施例中，如图2所示，为了将与A口和B口的终端设备的汇聚至C口的终端设备，本发明的芯片用于：将A口和B口接收到的信号分别通过SERDES驱动、PLL锁定后进行协议报文处理，然后将处理后的A口信号和B口信号进行汇聚，之后对汇聚后的信号进行协议报文处理并通过SERDES驱动、PLL锁定后利用C口发出。而为了将C口的终端设备的信号分发至A口的终端设备和B口的终端设备，本发明的芯片用于：将C口接收到的信号分别通过SERDES驱动、PLL锁定后进行协议报文处理，然后将处理后的C口信号进行分发至对应的模块，利用对应的模块进行协议报文处理并通过SERDES驱动、PLL锁定后利用A口、B口发出。

利用本发明的物理连接装置的一些实施例，实现了通道复用，方便多个不同传输速率的设备进行互连通信，因此也可以将本发明的一些实施例的物理连接装置称为通道复用装置。

在本发明的一些实施例中，本发明的芯片具有内部多协议处理能力。具体的，该芯片还包括多个协议检测模块和多个协议处理模块。该些协议处理模块分别用于：处理相应的协议类型的信号，包括报头处理、报文对齐、数据合并和分发。该些协议检测模块分别用于：检测信号的协议类型，并切换到芯片内部的与检测到的协议类型对应的协议处理模块来对信号进行处理，从而实现了不同协议可以在芯片内部自适应切换。可选地，利用SERDES(串行解串器)来实现前述的协议切换功能。

可选的，前述的多个协议处理模块包括CPRI协议处理模块、eCPRI协议处理模块、RapidIO协议处理模块中的一个或多个，分别用于对CPRI协议、eCPRI协议、RapidIO协议进行处理。作为一个具体实施例，CPRI协议处理模块、eCPRI协议处理模块分别用于：完成CPRI、eCPRI协议报头处理，完成报文对齐，实现CPRI、eCPRI数据的合并和分发。作为一个具体实施例，RapidIO协议处理模块用于：完成RapidIO协议报文对齐，实现RapidIO合并和分发，实现二对一双向访问。

利用本发明的物理连接装置的一些实施例，实现了通道复用并支持多协议，因此也可以将本发明的一些实施例的物理连接装置称为多协议通道复用装置。

在本发明的一些实施例中，本发明的芯片还包括以下的一个或多个模块：

增强驱动模块，用于提供传输信号的增强驱动能力，能够加长基带和射频部分信号驱动距离；

信号恢复模块，用于提供对接收信号的信号恢复能力；

数据环回模块，用于提供数据环回能力；

延时测量模块，用于提供CPRI、eCPRI链路延时测量能力；

内部数据生成模块，用于提供内部数据生成功能，产生测试数据；

串行解串器(SERDES)驱动模块，用于提供SERDES(串行解串器)收发数据处理能力，提供预加重能力和接收均衡能力；

PLL(锁相环)锁定模块，用于提供锁相环能力。

需注意，本发明提及的信号既可以是控制信号、也可以数据信号。另外，也可以将信号称为“报文”或“数据”。

在本发明的一些实施例中，本发明提出的物理连接装置与终端设备之间的通信信号包括但不限于微波信号、和/或毫米波信号等。

在本发明的一些实施例中，本发明提出的物理连接装置包括但不限于基站、服务器、数据通信设备(简称为数通)、网络通信设备等。

在本发明的一些实施例中，本发明提出的物理连接装置也可以仅是前述的芯片本身。

需注意，不限制本发明提出的物理连接装置的通信方式，例如，本发明的物理连接装置可以是无线通信装置，或者也可以是有线连接装置，或者同时具有这两类通信接口。

以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims

1.一种物理连接装置，其特征在于：

所述装置包括芯片，所述芯片是ASIC芯片，用于实现多个终端设备之间的互连通信；

其中，所述芯片包括支持双向收发的多个信号端口，每个所述信号端口用于与一个所述终端设备通信连接。

2.根据权利要求1所述的装置，其特征在于，

所述多个信号端口至少包括第一端口、第二端口和第三端口，分别与第一终端设备、第二终端设备、第三终端设备通信连接，所述第一端口和所述第二端口至少支持单lane，所述第三端口支持双lane；

在第二模式下，所述第一终端设备、所述第二终端设备、所述第三终端设备的信号传输速率相同，对所述第一端口和所述第二端口进行速率匹配和信号对齐，并将所述第三端口变为双lane。

3.根据权利要求2所述的装置，其特征在于，

在所述第一模式下，所述第一终端设备和所述第二终端设备的信号传输速率相同、且是所述第三终端设备的信号传输速率的一半。

4.根据权利要求2所述的装置，其特征在于，

所述通道复用模块还用于根据多个所述信号端口的传输速率之间的关系来确定采用所述第一模式或采用所述第二模式。

5.根据权利要求2所述的装置，其特征在于，

所述通道复用模块还用于：在所述第一模式下，将由所述第三端口接收的信号降频并传输至所述第一端口，所述第三端口向所述第二端口传空数据。

6.根据权利要求1所述的装置，其特征在于，所述芯片还包括：

多个协议检测模块，分别用于检测信号的协议类型，并切换到与检测到的协议类型对应的协议处理模块；以及，

多个所述协议处理模块，分别用于处理相应协议类型的信号，包括报头处理、报文对齐、数据合并和分发。

7.根据权利要求6所述的装置，其特征在于，

所述多个协议处理模块包括CPRI协议处理模块、eCPRI协议处理模块、RapidIO协议处理模块中的一个或多个，分别用于对CPRI协议、eCPRI协议、RapidIO协议进行处理。

8.根据权利要求1所述的装置，其特征在于，所述芯片还包括以下的一个或多个模块：

增强驱动模块，用于提供传输信号的增强驱动能力；

信号恢复模块，用于提供对接收信号的信号恢复能力；

数据环回模块，用于提供数据环回能力；

延时测量模块，用于提供CPRI、eCPRI链路延时测量能力；

内部数据生成模块，用于生成所述芯片内部的数据；

串行解串器驱动模块，用于提供串行解串器收发数据处理能力，包括预加重能力和接收均衡能力；

PLL锁定模块，用于提供锁相环能力。

9.根据权利要求1所述的物理连接装置，其特征在于，

所述物理连接装置与终端设备之间的通信信号包括微波信号和/或毫米波信号。

10.根据权利要求1所述的物理连接装置，其特征在于，

所述物理连接装置包括基站、服务器、数据通信设备或网络通信设备。