CN112865712B - 一种低噪声放大器 - Google Patents

Abstract

本申请提供的一种低噪声放大器，其电路结构根据设计指标以及设计目标选择共源共栅结构电路，该共源共栅结构电路包括：第一电容、反馈电容、第三电容、第四电容、第五电容、反馈电阻、choke电感、偏置电阻、第一晶体管以及第二晶体管，本申请根据设计指标以及设计目标选择共源共栅结构电路，可以降低结点电容对带宽的影响、相应的提升带宽、具有更好的隔离度、稳定性能高和线性度好的特点；同时，通过利用反馈技术提升电路带宽和增益平坦，同时确保噪声性能不受太大影响，以降低噪声系数，提高线性度，从而可以应用到5G基站N77频段。

Description

一种低噪声放大器

本申请要求于2020年12月28日提交中国专利局，申请号为202011582042.2、发明名称为“一种低噪声放大器”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及电子电路技术领域，更具体地，尤其涉及一种低噪声放大器，应用于5G基站N77频段。

背景技术

随着5G通信的推进，射频芯片需求也日益增大，5G频段的应用出现带宽增大、频率升高。其中，作为基站接收链路核心部件的低噪声放大器，很大程度上影响接收链路的灵敏度和动态范围，原有的低噪声放大器一般为窄带低频段、线性度不高，而应用于5G基站N77频段的低噪声放大器需要有良好的噪声系数和线性度，如噪声系数NF要低于1dB，输出三阶交调点OIP3要大于33dBm。为此，原有的低噪声放大器很难应用到5G基站N77频段。

发明内容

本申请提供了一种低噪声放大器，用以降低噪声系数，提高线性度，从而可以应用到5G基站N77频段。

为了实现上述目的，本申请提供了以下技术方案：

一种低噪声放大器，所述低噪声放大器的电路结构根据设计指标以及设计目标选择共源共栅结构电路，该共源共栅结构电路包括：第一电容C1、反馈电容C2、第三电容C3、第四电容C4、第五电容C5、反馈电阻R1、choke电感Ld、偏置电阻R2、第一晶体管Q1以及第二晶体管Q2，其中：

所述第三电容C3的第一端作为所述低噪声放大器的输入端，第二端与所述偏置电阻R2的第一端、所述反馈电阻R1的第一端、所述第一晶体管Q1的栅极相连；

所述偏置电阻R2的第二端和所述第四电容C4的第一端相连，其公共端与第一电压输入端VB1相连，所述第四电容C4的第二端接地；

所述反馈电阻R1的第二端与所述反馈电容C2的第一端相连，所述反馈电容C2的第二端与所述第五电容C5的第一端相连，所述第五电容C5的第二端作为所述低噪声放大器的输出端；

所述第一电容C1和所述第二晶体管Q2的栅极相连，其公共端与第二电压输入端VB2相连，所述第一电容C1的另一端接地；

所述第二晶体管Q2的源极通过所述choke电感Ld与基准电源VDD相连，所述第二晶体管Q2的漏级与所述第一晶体管Q1的源极相连，所述第一晶体管Q1的漏级接地。

优选的，所述第一晶体管Q1用于决定所述底噪声放大器的电流大小。

优选的，所述反馈电阻R1和所述Choke电感Ld的大小根据所述低噪声放大器的工作频率以及共栅级漏端的寄生电容的大小来确定。

优选的，所述反馈电阻R1的大小决定所述低噪声放大器的反馈系数。

本申请提供的一种低噪声放大器，其电路结构根据设计指标以及设计目标选择共源共栅结构电路，该共源共栅结构电路包括：第一电容C1、反馈电容C2、第三电容C3、第四电容C4、第五电容C5、反馈电阻R1、choke电感Ld、偏置电阻R2、第一晶体管Q1以及第二晶体管Q2，本申请根据设计指标以及设计目标选择共源共栅结构电路，可以降低结点电容对带宽的影响、相应的提升带宽、具有更好的隔离度、稳定性能高和线性度好的特点；同时，通过利用反馈技术提升电路带宽和增益平坦，同时确保噪声性能不受太大影响，以降低噪声系数，提高线性度，从而可以应用到5G基站N77频段。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种低噪声放大器电路结构示意图；

图2为本申请实施例提供的低噪声放大器增益与频率的关系图；

图3为本申请实施例提供的低噪声放大器噪声与频率的关系图；

图4为本申请实施例提供的低噪声放大器输入输出反射耗损与频率的关系图；

图5为本申请实施例提供的低噪声放大器稳定系数与频率的关系图；

图6为本申请实施例提供的低噪声放大器OIP3线性度与频率的关系图；

图7为本申请实施例提供的低噪声放大器流片测试结果对比图。

具体实施方式

本申请提供一种低噪声放大器，用以降低噪声系数，提高线性度，从而可以应用到5G基站N77频段。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请提供的低噪声放大器的工艺选择要求：射频前端芯片设计中，针对不同模块，不同性能要求采用不同的工艺和电路结构，应用合适的工艺器件才能在对应的电路设计中展现出工艺优越的性能。针对5G通信高频率，大带宽，高线性度的特点，4G通信电路中常用的硅基工艺很难达到所要求的性能指标，因此选用具有高频率，低噪声，线性度高，温度系数好的GaAs pHEMT器件工艺更能符合5G基站低噪声放大器的设计需求。

参见图1，为本申请实施例提供的一种低噪声放大器电路结构示意图，如图1所示，本申请实施例提供的一种低噪声放大器，其电路结构根据设计指标以及设计目标选择共源共栅结构电路，该共源共栅结构电路包括：第一电容(C1)、反馈电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)、反馈电阻(R1)、choke电感(Ld)、偏置电阻(R2)、第一晶体管(Q1)以及第二晶体管(Q2)，其中：

所述第三电容(C3)的第一端作为所述低噪声放大器的输入端，第二端与所述偏置电阻(R2)的第一端、所述反馈电阻(R1)的第一端、所述第一晶体管(Q1)的栅极相连；所述偏置电阻(R2)的第二端和所述第四电容(C4)的第一端相连，其公共端与第一电压输入端VB1相连，所述第四电容(C4)的第二端接地；所述反馈电阻(R1)的第二端与所述反馈电容(C2)的第一端相连，所述反馈电容(C2)的第二端与所述第五电容(C5)的第一端相连，所述第五电容(C5)的第二端作为所述低噪声放大器的输出端；所述第一电容(C1)和所述第二晶体管(Q2)的栅极相连，其公共端与第二电压输入端VB2相连，所述第一电容(C1)的另一端接地；所述第二晶体管(Q2)的源极通过所述choke电感(Ld)与基准电源VDD相连，所述第二晶体管(Q2)的漏级与所述第一晶体管(Q1)的源极相连，所述第一晶体管(Q1)的漏级接地。

需要说明的是，本申请实施例中，上述所述第一晶体管(Q1)用于决定所述底噪声放大器的电流大小；上述所述反馈电阻(R1)和所述Choke电感(Ld)的大小根据所述低噪声放大器的工作频率以及共栅级漏端的寄生电容的大小来确定；上述所述反馈电阻(R1)的大小决定所述低噪声放大器的反馈系数。

在实际应用中，本申请实施例提供的低噪声放大器根据设计指标选择合适的电路结构，常见的电路结构有单极共源放大器、共栅放大器、共源共栅放大器、分布式放大器、反馈式放大器。本申请设计目标中要实现高增益和高宽带，而共源共栅结构具有高增益的效果，同时可以降低结点电容的密勒效应对带宽的影响达到扩展带宽的效果，因此，本申请实施例所采用的电路结构为共源共栅，共源共栅结构可以降低结点电容对带宽的影响、相应的提升带宽、具有更好的隔离度、稳定性能高和线性度好的特点。

另外，本申请实施例利用反馈技术提升电路带宽和增益平坦，同时确保噪声性能不受太大影响。

本申请实施例采用共源共栅结构的目的在于使得共源级获得最佳的噪声系数、输入阻抗匹配、以及实现目标工作电流下的1dB压缩点，cascode级的目标的是在不影响电路性能的前提下取得最佳的OIP3和输出匹配，从而实现分布优化各项指标。

在本申请实施例中，核心电路结构如图1所示，输入源级晶体管决定电路电流大小，在选择偏置时，首先是让输入源级晶体管工作在饱和区，进而根据目标工作电流，噪声系数改变偏置，输入源级的偏置对电流整体电路电流大小影响不大，因此，本申请实施例可以首先确保共栅级晶体管工作在饱和区；然后根据后面线性度优化进行相应调整；然后匹配输入端：首先在匹配时将输入阻抗匹配到50欧姆近确保电路的增益能够看到，其次平衡噪声和增益，由于本申请实施例设计的是基站应用的低噪声放大器，所以对噪声性能要求较高在截止区时会确保噪声性能不受太多干扰。

另外，在选择电感时，本申请实施例需要要根据电路工作的频率以及共栅级漏端寄生电容的大小来确定，而电感的具体值对电路噪声影响不大，因此，在选取时可以折衷面积大小。进一步的，由于反馈电阻的大小决定了电路反馈系数的大小，因此，本申请实施例需要根据电路要求的增益大小和噪声大小以及匹配的好坏对反馈电阻进行调整。

图2-图6分别为本申请实施例提供的低噪声放大器增益、噪声、输入输出反射耗损、稳定系数以及OIP3线性度与频率的关系图，从图2-图6可以看出，本申请实施例提供的低噪声放大器可以达到高宽带、低噪声、高增益、高线性度的有益效果。

为了进一步验证本申请实施例提供的低噪声放大器可以达到高宽带、低噪声、高增益、高线性度的有益效果，本申请实施例通过搭建低噪声放大器测试环境进行流片测试，具体的流片测试结果如图7所示，具体实现的射频性能测试列表图下表：

根据上述表中的测试数据以及图7中的流片测试结果对比图，由此可知，本申请实施例提供的低噪声放大器通过流片测试可以很好的验证其有效性。

综上所述，本申请实施例提供的低噪声放大器，其电路结构根据设计指标以及设计目标选择共源共栅结构电路，该共源共栅结构电路包括：第一电容、反馈电容、第三电容、第四电容、第五电容、反馈电阻、choke电感、偏置电阻、第一晶体管以及第二晶体管，本申请根据设计指标以及设计目标选择共源共栅结构电路，可以降低结点电容对带宽的影响、相应的提升带宽、具有更好的隔离度、稳定性能高和线性度好的特点；同时，通过利用反馈技术提升电路带宽和增益平坦，同时确保噪声性能不受太大影响，以降低噪声系数，提高线性度，从而可以应用到5G基站N77频段。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (4)

1.一种低噪声放大器，其特征在于，所述低噪声放大器的电路结构根据设计指标以及设计目标选择共源共栅结构电路，该共源共栅结构电路包括：第一电容C1、反馈电容C2、第三电容C3、第四电容C4、第五电容C5、反馈电阻R1、choke电感Ld、偏置电阻R2、第一晶体管Q1以及第二晶体管Q2，其中：

所述第三电容C3的第一端作为所述低噪声放大器的输入端，第二端与所述偏置电阻R2的第一端、所述反馈电阻R1的第一端、所述第一晶体管Q1的栅极相连；

所述偏置电阻R2的第二端和所述第四电容C4的第一端相连，其公共端与第一电压输入端VB1相连，所述第四电容C4的第二端接地；

所述反馈电阻R1的第二端与所述反馈电容C2的第一端相连，所述反馈电容C2的第二端与所述第五电容C5的第一端相连，所述第五电容C5的第二端作为所述低噪声放大器的输出端；

所述第一电容C1和所述第二晶体管Q2的栅极相连，其公共端与第二电压输入端VB2相连，所述第一电容C1的另一端接地；

所述第二晶体管Q2的源极通过所述choke电感Ld与基准电源VDD相连，所述第二晶体管Q2的漏级与所述第一晶体管Q1的源极相连，所述第一晶体管Q1的漏级接地。

2.根据权利要求1所述的低噪声放大器，其特征在于，所述第一晶体管Q1用于决定所述低噪声放大器的电流大小。

3.根据权利要求1所述的低噪声放大器，其特征在于，所述反馈电阻R1和所述Choke电感Ld的大小根据所述低噪声放大器的工作频率以及共栅级漏端的寄生电容的大小来确定。

4.根据权利要求1所述的低噪声放大器，其特征在于，所述反馈电阻R1的大小决定所述低噪声放大器的反馈系数。