CN112861453A - 近似算术逻辑电路的最大绝对输出误差的计算方法 - Google Patents

近似算术逻辑电路的最大绝对输出误差的计算方法 Download PDF

Info

Publication number
CN112861453A
CN112861453A CN202110179136.3A CN202110179136A CN112861453A CN 112861453 A CN112861453 A CN 112861453A CN 202110179136 A CN202110179136 A CN 202110179136A CN 112861453 A CN112861453 A CN 112861453A
Authority
CN
China
Prior art keywords
product terms
empty
product
equal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110179136.3A
Other languages
English (en)
Other versions
CN112861453B (zh
Inventor
王雪
王伦耀
夏银水
储著飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN202110179136.3A priority Critical patent/CN112861453B/zh
Publication of CN112861453A publication Critical patent/CN112861453A/zh
Application granted granted Critical
Publication of CN112861453B publication Critical patent/CN112861453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/02—Fault tolerance, e.g. for transient fault suppression

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种近似算术逻辑电路的最大绝对输出误差的计算方法，其通过比较近似算术逻辑电路与原始算术逻辑电路之间输出逻辑函数对应的两个逻辑覆盖之间的差异来计算最大绝对输出误差，而两个逻辑覆盖之间的差异可以通过逻辑覆盖之间的不相交运算来求解，考虑到算术逻辑电路的输入组合数量与输入变量数之间成2的指数次方关系，基于逻辑覆盖不相交运算的计算效率与逻辑覆盖对应的乘积项的数量有关，对逻辑覆盖包含的变量数不敏感，因此在运算效率上，尤其是处理输入变量比较多的逻辑函数时，本发明方法的运算效率更高，使得本发明方法更适合处理大电路。

Description

近似算术逻辑电路的最大绝对输出误差的计算方法
技术领域
本发明涉及一种数字逻辑电路，尤其是涉及一种近似算术逻辑电路的最大绝对输出误差的计算方法，该计算方法可以实现经近似优化技术优化后得到的近似算术逻辑电路与原始算术逻辑电路之间的最大绝对输出误差的计算，其中原始算术逻辑电路和近似算术逻辑电路的逻辑功能均用“与/或”形式表示。
背景技术
一般情况下，逻辑功能正确是算术逻辑电路设计的首要条件。为了保证算术逻辑电路输出正确，常常不惜牺牲算术逻辑电路的功耗、面积和速度等性能指标。但在实际应用中，待处理的数据中的某些特性，如容错特性，使得一定程度上的计算错误并不影响实际的应用。例如，在多媒体处理中，由于人类的感知能力有限，因此某些错误，例如丢弃特定的帧或小的图像质量损失通常很少影响用户的满意度。另一方面，随着半导体工艺尺寸进入到纳米级，算术逻辑电路的供电电压更低，集成密度更高，算术逻辑电路的输出对工艺参数的波动和故障更敏感。为保证算术逻辑电路的输出正确需要在不同设计层次上进行冗余设计，而这样做会导致显著的额外电路开销，使得算术逻辑电路实现成本将变得更高。待处理的数据自身具有的容错特性，以及在现在集成电路工艺下降低算术逻辑电路的实现高成本，使得人们重新思考逻辑功能“正确”的程度，进而提出在设计中引入近似计算(approximate computing)技术，实现电路优化，提高电路良品率。目前，近似计算技术已应用于从系统、架构、存储、逻辑综合到单元电路设计等不同电路层级的优化，以及FPGA(Field-Programmable Gate Array，现场可编程门阵列)、神经网络、通信、可逆逻辑等诸多方面。
图1给出了一位全加器的逻辑电路图，其中，输入A和B为一位全加器的两个加数，CI为一位全加器的进位输入，S为一位全加器和的输出，CO为一位全加器的进位输出。图1所示的一位全加器采用“与/或”形式的逻辑表达式可描述为：
Figure BDA0002941632280000021
其中，符号
Figure BDA0002941632280000022
为异或运算符号，
Figure BDA0002941632280000023
表示对A进行非逻辑运算，
Figure BDA0002941632280000024
表示对B进行非逻辑运算，
Figure BDA0002941632280000025
表示对CI进行非逻辑运算。
在利用近似计算技术实现算术逻辑电路的优化中，其核心思想是在满足错误约束情况下实现算术逻辑电路的性能提升。以近似图1所示的一位全加器为例，假设用
Figure BDA0002941632280000026
来代替式(1)仍然满足错误约束条件，则一位全加器的复杂度将明显降低，其中，S′为近似一位全加器和的输出，C′O为近似一位全加器的进位输出。图2给出了图1所示的一位全加器对应的近似一位全加器的逻辑电路图。对比图1和图2，显然图2所示的电路结构要比图1所示的电路结构简单，这意味着在满足实际应用条件下，如果用图2所示的电路结构替代图1所示的电路结构，则可以实现一位全加器电路面积、功耗和速度等方面的提升。由于式(2)的逻辑功能是式(1)的逻辑功能的近似，因此，与式(2)对应的加法器也称为近似加法器。
在基于近似计算技术的算术逻辑电路设计中，假设Zorg表示无错误输出电路即原始算术逻辑电路，Zap表示Zorg的近似电路即Zorg的近似算术逻辑电路，Rorg(X)表示输入为X时Zorg的输出，Rap(X)表示输入为X时Zap的输出，则Zap相对Zorg的绝对输出误差η可以用η＝|Rap(X)-Rorg(X)|来表示，其中，符号“||”为取绝对值符号。
在η＝|Rap(X)-Rorg(X)|中，η的最大值ηmax(即最大绝对输出误差)是近似算术逻辑电路设计中非常重要的一个指标，特别是对单次计算结果比较敏感的应用场合尤为重要。ηmax的求解可以通过软件仿真，将所有允许的输入逐个代入η＝|Rap(X)-Rorg(X)|中以穷举方式获得。这种穷举方式实现简单，但是考虑到算术逻辑电路输入的组合数量与变量数成2的指数级关系，假如待处理的近似算术逻辑电路为带进位输入的5位近似加法器，其输入变量一共有11个，则该5位近似加法器一共有211种输入组合；而当待处理的近似算术逻辑电路变成带进位输入的10位近似加法器时，其输入变量一共有21个，输入组合变成有221种。相比于5位近似加法器，10位近似加法器的输入组合数量整整扩大了1000多倍。因此，当待处理的近似算术逻辑电路的输入变量比较多时，用穷举方式求解ηmax，计算效率面临着巨大挑战。因此，如何提高近似算术逻辑电路的最大绝对输出误差ηmax的求解效率是值得研究的。
发明内容
本发明所要解决的技术问题是提供一种近似算术逻辑电路的最大绝对输出误差的计算方法，其通过比较原始算术逻辑电路与其近似算术逻辑电路相应位输出逻辑函数所对应的逻辑覆盖的不同，进而得到近似算术逻辑电路与原始算术逻辑电路之间的最大绝对输出误差，且计算效率高。
本发明解决上述技术问题所采用的技术方案为：一种近似算术逻辑电路的最大绝对输出误差的计算方法，其特征在于包括以下步骤：
步骤1：令Zap表示近似算术逻辑电路，Zap的输入变量有N个，Zap的输出变量有K个；并令Zorg表示Zap对应的原始算术逻辑电路，Zorg的输入变量也有N个，Zorg的输出变量也有K个，Zorg的输出无错误；将Zap的输出定义为Oap，将Zorg的输出定义为Oorg，将Oap的第i位记为Oiap，将Oorg的第i位记为Oiorg，并规定Oap的最高位和最低位对应为OKap和O1ap，规定Oorg的最高位和最低位对应为OKorg和O1org；规定采用“与/或”形式来表示Oiap和Oiorg的逻辑函数；设定Oiap包含有mi个乘积项，并将Oiap包含的mi个乘积项构成的乘积项集合记为
Figure BDA0002941632280000031
mi≥0，当mi＝0时表示Oiap为常数，当Oiap为常数0时令
Figure BDA0002941632280000032
为空集，当Oiap为常数1时令
Figure BDA0002941632280000033
为全集；设定Oiorg包含有ni个乘积项，并将Oiorg包含的ni个乘积项构成的乘积项集合记为
Figure BDA0002941632280000034
ni≥0，当ni＝0时表示Oiorg为常数，当Oiorg为常数0时令
Figure BDA0002941632280000035
为空集，当Oiorg为常数1时令
Figure BDA0002941632280000036
为全集；用符号“Δ”表示两个乘积项集合对应的逻辑覆盖之间的不相交锐积运算符，对于任意两个乘积项集合
Figure BDA0002941632280000037
和
Figure BDA0002941632280000038
Figure BDA0002941632280000039
表示在乘积项集合
Figure BDA00029416322800000310
对应的逻辑覆盖中除去与乘积项集合
Figure BDA00029416322800000311
对应的逻辑覆盖的相交部分后得到的剩余逻辑覆盖对应的所有乘积项构成的乘积项集合，即
Figure BDA0002941632280000041
得到的乘积项集合对应的逻辑覆盖仅属于
Figure BDA0002941632280000042
而不属于
Figure BDA0002941632280000043
其中，N≥1，K≥1，1≤i≤K，OKap表示Oap的第K位，O1ap表示Oap的第1位，OKorg表示Oorg的第K位，O1org表示Oorg的第1位；
定义2×K个初始值为空集的集合，分别记为
Figure BDA0002941632280000044
和
Figure BDA0002941632280000045
并定义另外4个初始值为空集的集合，分别记为
Figure BDA0002941632280000046
Figure BDA0002941632280000047
和
Figure BDA0002941632280000048
步骤2：将Oap的第i位Oiap包含的mi个乘积项构成的乘积项集合
Figure BDA0002941632280000049
定义为当前第一乘积项集合，将Oorg的第i位Oiorg包含的ni个乘积项构成的乘积项集合
Figure BDA00029416322800000410
定义为当前第二乘积项集合；其中，i的初始值为1；
步骤3：判断当前第一乘积项集合
Figure BDA00029416322800000411
和当前第二乘积项集合
Figure BDA00029416322800000412
是否均为非空集合，如果是，则执行步骤4；否则，执行步骤5；
步骤4：计算当前第一乘积项集合
Figure BDA00029416322800000413
对应的逻辑覆盖与当前第二乘积项集合
Figure BDA00029416322800000414
对应的逻辑覆盖的差异，将仅属于当前第一乘积项集合
Figure BDA00029416322800000415
而不属于当前第二乘积项集合
Figure BDA00029416322800000416
的逻辑覆盖对应的所有乘积项寄存于
Figure BDA00029416322800000417
中，将仅属于当前第二乘积项集合
Figure BDA00029416322800000418
而不属于当前第一乘积项集合
Figure BDA00029416322800000419
的逻辑覆盖对应的所有乘积项寄存于
Figure BDA00029416322800000420
中，即
Figure BDA00029416322800000421
然后执行步骤6；
步骤5：若仅当前第一乘积项集合
Figure BDA00029416322800000422
为空集，则令
Figure BDA00029416322800000423
为空集，令
Figure BDA00029416322800000424
等于
Figure BDA00029416322800000425
若仅当前第二乘积项集合
Figure BDA00029416322800000426
为空集，则令
Figure BDA00029416322800000427
为空集，令
Figure BDA00029416322800000428
等于
Figure BDA00029416322800000429
若当前第一乘积项集合
Figure BDA00029416322800000430
和当前第二乘积项集合
Figure BDA00029416322800000431
均为空集，则令
Figure BDA00029416322800000432
和
Figure BDA00029416322800000433
均为空集；然后执行步骤6；
步骤6：令i＝i+1，然后返回步骤2继续执行，直至Oap的第K位OKap包含的mK个乘积项构成的乘积项集合
Figure BDA00029416322800000434
和Oorg的第K位OKorg包含的nK个乘积项构成的乘积项集合
Figure BDA0002941632280000051
处理完毕，得到
Figure BDA0002941632280000052
和
Figure BDA0002941632280000053
各自的值，再执行步骤7；其中，i＝i+1中的“＝”为赋值符号，mK≥0，nK≥0；
步骤7：从
Figure BDA0002941632280000054
开始，依次检查
Figure BDA0002941632280000055
各自是否为非空集合，设定检查到的第1个非空集合为
Figure BDA0002941632280000056
则将
Figure BDA0002941632280000057
中的所有乘积项复制到
Figure BDA0002941632280000058
中，然后执行步骤8，其中，1≤j≤K；若
Figure BDA0002941632280000059
均为空集，则令
Figure BDA00029416322800000510
为空集，然后执行步骤9；
步骤8：若j＝1，则直接执行步骤9；若2≤j≤K，则令j＝j-1，然后判断
Figure BDA00029416322800000511
对应的逻辑覆盖与
Figure BDA00029416322800000512
对应的逻辑覆盖是否相交，如果相交，那么将
Figure BDA00029416322800000513
对应的逻辑覆盖与
Figure BDA00029416322800000514
对应的逻辑覆盖的相交部分对应的所有乘积项寄存于
Figure BDA00029416322800000515
中，即
Figure BDA00029416322800000516
接着清空
Figure BDA00029416322800000517
将
Figure BDA00029416322800000518
包含的所有乘积项复制到
Figure BDA00029416322800000519
中，并清空
Figure BDA00029416322800000520
再重复执行步骤8；如果不相交，则
Figure BDA00029416322800000521
保持不变，再重复执行步骤8；其中，j＝j-1中的“＝”为赋值符号；
步骤9：从
Figure BDA00029416322800000522
开始，依次检查
Figure BDA00029416322800000523
各自是否为非空集合，设定检查到的第1个非空集合为
Figure BDA00029416322800000524
则将
Figure BDA00029416322800000525
中的所有乘积项复制到
Figure BDA00029416322800000526
中，然后执行步骤10，其中，1≤t≤K；若
Figure BDA00029416322800000527
均为空集，则令
Figure BDA00029416322800000528
为空集，然后执行步骤11；
步骤10：若t＝1，则直接执行步骤11；若2≤t≤K，则令t＝t-1，然后判断
Figure BDA00029416322800000529
对应的逻辑覆盖与
Figure BDA00029416322800000530
对应的逻辑覆盖是否相交，如果相交，那么将
Figure BDA00029416322800000531
对应的逻辑覆盖与
Figure BDA00029416322800000532
对应的逻辑覆盖的相交部分对应的所有乘积项寄存于
Figure BDA00029416322800000533
中，即
Figure BDA00029416322800000534
接着清空
Figure BDA00029416322800000535
将
Figure BDA00029416322800000536
包含的所有乘积项复制到
Figure BDA00029416322800000537
中，并清空
Figure BDA00029416322800000538
再重复执行步骤10；如果不相交，则
Figure BDA00029416322800000539
保持不变，再重复执行步骤10；其中，t＝t-1中的“＝”为赋值符号；
步骤11：清空
Figure BDA00029416322800000540
和
Figure BDA00029416322800000541
并在
Figure BDA00029416322800000542
和
Figure BDA00029416322800000543
中各寄存数值0；然后依次检查
Figure BDA00029416322800000544
对应的逻辑覆盖与
Figure BDA00029416322800000545
各自对应的逻辑覆盖的相交情况，若
Figure BDA00029416322800000546
对应的逻辑覆盖与
Figure BDA0002941632280000061
对应的逻辑覆盖相交，则将值2i-1寄存到
Figure BDA0002941632280000062
中；再依次检查
Figure BDA0002941632280000063
对应的逻辑覆盖与
Figure BDA0002941632280000064
各自对应的逻辑覆盖的相交情况，若
Figure BDA0002941632280000065
对应的逻辑覆盖与
Figure BDA0002941632280000066
对应的逻辑覆盖相交，则将值2i-1寄存到
Figure BDA0002941632280000067
中；
步骤12：令W等于
Figure BDA0002941632280000068
中的所有数值之和，令V等于
Figure BDA0002941632280000069
中的所有数值之和；判断W是否大于或等于V，如果是，则确定W就是Zap的最大绝对输出误差；否则，确定V就是Zap的最大绝对输出误差。
与现有技术相比，本发明的优点在于：
通过比较近似算术逻辑电路输出逻辑函数对应的逻辑覆盖与原始算术逻辑电路输出逻辑函数对应的逻辑覆盖之间的差异来计算最大绝对输出误差，而两个逻辑覆盖之间的差异可以通过逻辑覆盖之间的不相交运算来求解，考虑到算术逻辑电路的输入组合数量与输入变量数之间成2的指数次方关系，当输入变量数超过20时，算术逻辑电路对应的输入组合数量将是百万数量级，显然，通过尝试所有可能的输入组合来获得最大绝对输出误差在大电路近似优化时变得不易实现，而基于逻辑覆盖不相交运算的计算效率与逻辑覆盖对应的乘积项的数量有关，而对逻辑覆盖包含的变量数不敏感，因此在运算效率上，尤其是处理输入变量比较多的逻辑函数时，本发明方法的运算效率更高，使得本发明方法更适合处理大电路。
附图说明
图1为一位全加器的逻辑电路图；
图2为图1所示的一位全加器的近似一位全加器的逻辑电路图；
图3为三位全加器的示意图；
图4为图3所示的三位全加器的近似三位全加器的示意图；
图5为图4所示的近似三位全加器的输出S1ap的PLA表示；
图6为在图4所示的近似三位全加器的基础上
Figure BDA00029416322800000610
包含的乘积项的PLA表示；
图7为在图4所示的近似三位全加器的基础上
Figure BDA00029416322800000611
包含的乘积项的PLA表示；
图8为在图4所示的近似三位全加器的基础上
Figure BDA0002941632280000071
包含的乘积项的PLA表示；
图9为在图4所示的近似三位全加器的基础上
Figure BDA0002941632280000072
包含的乘积项的PLA表示。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
本发明提出的一种近似算术逻辑电路的最大绝对输出误差的计算方法，其包括以下步骤：
步骤1：令Zap表示近似算术逻辑电路，Zap的输入变量有N个，Zap的输出变量有K个；并令Zorg表示Zap对应的原始算术逻辑电路，Zorg的输入变量也有N个，Zorg的输出变量也有K个，Zorg的输出无错误；将Zap的输出定义为Oap，将Zorg的输出定义为Oorg，将Oap的第i位记为Oiap，将Oorg的第i位记为Oiorg，并规定Oap的最高位和最低位对应为OKap和O1ap，规定Oorg的最高位和最低位对应为OKorg和O1org；规定采用“与/或”形式来表示Oiap和Oiorg的逻辑函数；设定Oiap包含有mi个乘积项，并将Oiap包含的mi个乘积项构成的乘积项集合记为
Figure BDA0002941632280000073
mi≥0，当mi＝0时表示Oiap为常数，当Oiap为常数0时令
Figure BDA0002941632280000074
为空集，当Oiap为常数1时令
Figure BDA0002941632280000075
为全集；设定Oiorg包含有ni个乘积项，并将Oiorg包含的ni个乘积项构成的乘积项集合记为
Figure BDA0002941632280000076
ni≥0，当ni＝0时表示Oiorg为常数，当Oiorg为常数0时令
Figure BDA0002941632280000077
为空集，当Oiorg为常数1时令
Figure BDA0002941632280000078
为全集；用符号“Δ”表示两个乘积项集合对应的逻辑覆盖之间的不相交锐积运算符，对于任意两个乘积项集合
Figure BDA0002941632280000079
和
Figure BDA00029416322800000710
Figure BDA00029416322800000711
表示在乘积项集合
Figure BDA00029416322800000712
对应的逻辑覆盖中除去与乘积项集合
Figure BDA00029416322800000713
对应的逻辑覆盖的相交部分后得到的剩余逻辑覆盖对应的所有乘积项构成的乘积项集合，即
Figure BDA00029416322800000714
得到的乘积项集合对应的逻辑覆盖仅属于
Figure BDA00029416322800000715
而不属于
Figure BDA00029416322800000716
其中，N≥1，K≥1，1≤i≤K，OKap表示Oap的第K位，O1ap表示Oap的第1位，OKorg表示Oorg的第K位，O1org表示Oorg的第1位。
定义2×K个初始值为空集的集合，分别记为
Figure BDA0002941632280000081
和
Figure BDA0002941632280000082
并定义另外4个初始值为空集的集合，分别记为
Figure BDA0002941632280000083
Figure BDA0002941632280000084
和
Figure BDA0002941632280000085
步骤2：将Oap的第i位Oiap包含的mi个乘积项构成的乘积项集合
Figure BDA0002941632280000086
定义为当前第一乘积项集合，将Oorg的第i位Oiorg包含的ni个乘积项构成的乘积项集合
Figure BDA0002941632280000087
定义为当前第二乘积项集合；其中，i的初始值为1。
步骤3：判断当前第一乘积项集合
Figure BDA0002941632280000088
和当前第二乘积项集合
Figure BDA0002941632280000089
是否均为非空集合，如果是，则执行步骤4；否则，执行步骤5。
步骤4：计算当前第一乘积项集合
Figure BDA00029416322800000810
对应的逻辑覆盖与当前第二乘积项集合
Figure BDA00029416322800000811
对应的逻辑覆盖的差异，将仅属于当前第一乘积项集合
Figure BDA00029416322800000812
而不属于当前第二乘积项集合
Figure BDA00029416322800000813
的逻辑覆盖对应的所有乘积项寄存于
Figure BDA00029416322800000814
中，将仅属于当前第二乘积项集合
Figure BDA00029416322800000815
而不属于当前第一乘积项集合
Figure BDA00029416322800000816
的逻辑覆盖对应的所有乘积项寄存于
Figure BDA00029416322800000817
中，即
Figure BDA00029416322800000818
然后执行步骤6。
步骤5：若仅当前第一乘积项集合
Figure BDA00029416322800000819
为空集，则令
Figure BDA00029416322800000820
为空集，令
Figure BDA00029416322800000821
等于
Figure BDA00029416322800000822
若仅当前第二乘积项集合
Figure BDA00029416322800000823
为空集，则令
Figure BDA00029416322800000824
为空集，令
Figure BDA00029416322800000825
等于
Figure BDA00029416322800000826
若当前第一乘积项集合
Figure BDA00029416322800000827
和当前第二乘积项集合
Figure BDA00029416322800000828
均为空集，则令
Figure BDA00029416322800000829
和
Figure BDA00029416322800000830
均为空集；然后执行步骤6。
步骤6：令i＝i+1，然后返回步骤2继续执行，直至Oap的第K位OKap包含的mK个乘积项构成的乘积项集合
Figure BDA00029416322800000831
和Oorg的第K位OKorg包含的nK个乘积项构成的乘积项集合
Figure BDA00029416322800000832
处理完毕，得到
Figure BDA00029416322800000833
和
Figure BDA00029416322800000834
各自的值，再执行步骤7；其中，i＝i+1中的“＝”为赋值符号，mK≥0，nK≥0。
步骤7：从
Figure BDA00029416322800000835
开始，依次检查
Figure BDA00029416322800000836
各自是否为非空集合，设定检查到的第1个非空集合为
Figure BDA0002941632280000091
则将
Figure BDA0002941632280000092
中的所有乘积项复制到
Figure BDA0002941632280000093
中，然后执行步骤8，其中，1≤j≤K；若
Figure BDA0002941632280000094
均为空集，则令
Figure BDA0002941632280000095
为空集，然后执行步骤9。
步骤8：若j＝1，则直接执行步骤9；若2≤j≤K，则令j＝j-1，然后判断
Figure BDA0002941632280000096
对应的逻辑覆盖与
Figure BDA0002941632280000097
对应的逻辑覆盖是否相交，如果相交，那么将
Figure BDA0002941632280000098
对应的逻辑覆盖与
Figure BDA0002941632280000099
对应的逻辑覆盖的相交部分对应的所有乘积项寄存于
Figure BDA00029416322800000910
中，即
Figure BDA00029416322800000911
接着清空
Figure BDA00029416322800000912
将
Figure BDA00029416322800000913
包含的所有乘积项复制到
Figure BDA00029416322800000914
中，并清空
Figure BDA00029416322800000915
再重复执行步骤8；如果不相交，则
Figure BDA00029416322800000916
保持不变，再重复执行步骤8；其中，j＝j-1中的“＝”为赋值符号。
步骤9：从
Figure BDA00029416322800000917
开始，依次检查
Figure BDA00029416322800000918
各自是否为非空集合，设定检查到的第1个非空集合为
Figure BDA00029416322800000919
则将
Figure BDA00029416322800000920
中的所有乘积项复制到
Figure BDA00029416322800000921
中，然后执行步骤10，其中，1≤t≤K；若
Figure BDA00029416322800000922
均为空集，则令
Figure BDA00029416322800000923
为空集，然后执行步骤11。
步骤10：若t＝1，则直接执行步骤11；若2≤t≤K，则令t＝t-1，然后判断
Figure BDA00029416322800000924
对应的逻辑覆盖与
Figure BDA00029416322800000925
对应的逻辑覆盖是否相交，如果相交，那么将
Figure BDA00029416322800000926
对应的逻辑覆盖与
Figure BDA00029416322800000927
对应的逻辑覆盖的相交部分对应的所有乘积项寄存于
Figure BDA00029416322800000928
中，即
Figure BDA00029416322800000929
接着清空
Figure BDA00029416322800000930
将
Figure BDA00029416322800000931
包含的所有乘积项复制到
Figure BDA00029416322800000932
中，并清空
Figure BDA00029416322800000933
再重复执行步骤10；如果不相交，则
Figure BDA00029416322800000934
保持不变，再重复执行步骤10；其中，t＝t-1中的“＝”为赋值符号。
步骤11：清空
Figure BDA00029416322800000935
和
Figure BDA00029416322800000936
并在
Figure BDA00029416322800000937
和
Figure BDA00029416322800000938
中各寄存数值0；然后依次检查
Figure BDA00029416322800000939
对应的逻辑覆盖与
Figure BDA00029416322800000940
各自对应的逻辑覆盖的相交情况，若
Figure BDA00029416322800000941
对应的逻辑覆盖与
Figure BDA00029416322800000942
对应的逻辑覆盖相交，则将值2i-1寄存到
Figure BDA00029416322800000943
中；再依次检查
Figure BDA00029416322800000944
对应的逻辑覆盖与
Figure BDA00029416322800000945
各自对应的逻辑覆盖的相交情况，若
Figure BDA00029416322800000946
对应的逻辑覆盖与
Figure BDA00029416322800000947
对应的逻辑覆盖相交，则将值2i-1寄存到
Figure BDA00029416322800000948
中。
步骤12：令W等于
Figure BDA0002941632280000101
中的所有数值之和，令V等于
Figure BDA0002941632280000102
中的所有数值之和；判断W是否大于或等于V，如果是，则确定W就是Zap的最大绝对输出误差；否则，确定V就是Zap的最大绝对输出误差。
本发明方法求解近似算术逻辑电路的最大绝对输出误差的关键是(1)找出表示近似算术逻辑电路Zap的K个输出变量Oap与表示原始算术逻辑电路(无错误输出电路)Zorg的K个输出变量Oorg的差异，这个差异可以表示为构成Oap和Oorg对应的逻辑覆盖的差异；(2)在Oap和Oorg对应的逻辑覆盖的差异中至少找到一种输入组合使得该输入组合对应的乘积项仅属于Oap而不属于Oorg或者仅属于Oorg而不属于Oap，并且在该输入组合下Oap或Oorg最大。
为进一步说明本发明方法的可行性和有效性，进行实例分析。
假设原始算术逻辑电路为一个带进位输入和进位输出的三位全加器电路，如图3所示，图3中两个三位宽的加数分别用(A3A2A1)和(B3B2B1)表示，其中A3,B3为最高位，A1,B1为最低位，CI为进位输入；三位全加器的输出一共有4位，从最高位到最低位依次用S4orgS3orgS2orgS1org表示，其中S4org为进位输出，也是最高位，S1org为最低位。假设图4为图3所示的三位全加器的近似三位全加器的电路，图4中两个三位宽的加数分别用(A′3A′2A′1)和(B′3B′2B′1)表示，其中A′3,B′3为最高位，A′1,B′1为最低位，C'I为进位输入；近似三位全加器的输出一共有4位，从最高位到最低位依次用S4apS3apS2apS1ap表示，其中S4ap为进位输出，也是最高位，S1ap为最低位。
将S1ap包含的所有乘积项构成的乘积项集合记为
Figure BDA0002941632280000103
将S2ap包含的所有乘积项构成的乘积项集合记为
Figure BDA0002941632280000104
将S3ap包含的所有乘积项构成的乘积项集合记为
Figure BDA0002941632280000105
将S4ap包含的所有乘积项构成的乘积项集合记为
Figure BDA0002941632280000106
将S1org包含的所有乘积项构成的乘积项集合记为
Figure BDA0002941632280000107
将S2org包含的所有乘积项构成的乘积项集合记为
Figure BDA0002941632280000108
将S3org包含的所有乘积项构成的乘积项集合记为
Figure BDA0002941632280000109
将S4org包含的所有乘积项构成的乘积项集合记为
Figure BDA0002941632280000111
与图3所示的无错误输出的三位全加器相比，假设图4所示的近似三位全加器的输出具有如下特点：(1)进位输出S4ap和最高位求和输出S3ap是正确的；(2)求和输出S2ap恒为0；(3)求和最低位输出S1ap用乘积项逻辑阵列(PLA)格式表示的“与/或”表达式如图5所示。
在步骤1中，定义2×4个初始值为空集的集合，分别用
Figure BDA0002941632280000112
和
Figure BDA0002941632280000113
表示，同时定义另外4个初始值为空集的集合，分别用
Figure BDA0002941632280000114
和
Figure BDA0002941632280000115
表示。
在步骤2中，将
Figure BDA0002941632280000116
定义为当前第一乘积项集合，将
Figure BDA0002941632280000117
定义为当前第二乘积项集合。
在步骤3中，判断当前第一乘积项集合
Figure BDA0002941632280000118
和当前第二乘积项集合
Figure BDA0002941632280000119
是否均为非空集合，由于
Figure BDA00029416322800001110
和
Figure BDA00029416322800001111
非空，因此执行步骤4。
在步骤4中，计算当前第一乘积项集合
Figure BDA00029416322800001112
对应的逻辑覆盖与当前第二乘积项集合
Figure BDA00029416322800001113
对应的逻辑覆盖的差异，即执行
Figure BDA00029416322800001114
即将仅属于当前第一乘积项集合
Figure BDA00029416322800001115
而不属于当前第二乘积项集合
Figure BDA00029416322800001116
的逻辑覆盖对应的所有乘积项寄存于
Figure BDA00029416322800001117
中，将仅属于当前第二乘积项集合
Figure BDA00029416322800001118
而不属于当前第一乘积项集合
Figure BDA00029416322800001119
的逻辑覆盖对应的所有乘积项寄存于
Figure BDA00029416322800001120
中。
Figure BDA00029416322800001121
包含的乘积项可用图6所示的PLA格式表示，
Figure BDA00029416322800001122
包含的乘积项可用图7所示的PLA格式表示；然后执行步骤6，即返回步骤2。
重复步骤2，将
Figure BDA00029416322800001123
定义为当前第一乘积项集合，将
Figure BDA00029416322800001124
定义为当前第二乘积项集合。
在步骤3中，判断当前第一乘积项集合
Figure BDA00029416322800001125
和当前第二乘积项集合
Figure BDA00029416322800001126
是否均为非空集合，由于S2ap恒为0，因此
Figure BDA00029416322800001127
为空集，执行步骤5。
在步骤5中，由于
Figure BDA0002941632280000121
为空集，因此令
Figure BDA0002941632280000122
为空集，而
Figure BDA0002941632280000123
等于
Figure BDA0002941632280000124
Figure BDA0002941632280000125
包含的乘积项可用图8所示的PLA格式表示；然后执行步骤6，即返回步骤2。
重复步骤2，将
Figure BDA0002941632280000126
定义为当前第一乘积项集合，将
Figure BDA0002941632280000127
定义为当前第二乘积项集合。
在步骤3中，判断当前第一乘积项集合
Figure BDA0002941632280000128
和当前第二乘积项集合
Figure BDA0002941632280000129
是否均为非空集合，由于
Figure BDA00029416322800001210
和
Figure BDA00029416322800001211
均非空，因此执行步骤4。
在步骤4中，由于近似三位加法器的S3ap是正确的，即S3ap和S3org对应的逻辑覆盖相等，因此
Figure BDA00029416322800001212
然后执行步骤6，即返回步骤2。
重复步骤2，将
Figure BDA00029416322800001213
定义为当前第一乘积项集合，将
Figure BDA00029416322800001214
定义为当前第二乘积项集合。
在步骤3中，判断当前第一乘积项集合
Figure BDA00029416322800001215
和当前第二乘积项集合
Figure BDA00029416322800001216
是否均为非空集合，由于
Figure BDA00029416322800001217
和
Figure BDA00029416322800001218
均非空，因此执行步骤4。
在步骤4中，由于近似三位加法器的S4ap是正确的，即S4ap和S4org对应的逻辑覆盖相等，因此
Figure BDA00029416322800001219
然后执行步骤6。
在步骤6中，由于已得到
Figure BDA00029416322800001220
和
Figure BDA00029416322800001221
各自的值，因此执行步骤7。
在步骤7中，从
Figure BDA00029416322800001222
开始，依次检查
Figure BDA00029416322800001223
各个集合是否为非空集合，发现
Figure BDA00029416322800001224
为非空集合，即j＝1，并将
Figure BDA00029416322800001225
中的所有乘积项复制到
Figure BDA00029416322800001226
中。
在步骤8中，由于j＝1，因此直接执行步骤9。
在步骤9中，从
Figure BDA00029416322800001227
开始，依次检查
Figure BDA00029416322800001228
各个集合是否为非空集合，检查到第1个非空集合合为
Figure BDA00029416322800001229
因此t＝2，将
Figure BDA00029416322800001230
中的所有乘积项复制到
Figure BDA00029416322800001231
中，执行步骤10。
在步骤10中，由于t＝2即2≤t≤K，因此将t更新为(t-1)，即令t＝t-1，也就是说更新后t＝1，然后判断
Figure BDA0002941632280000131
对应的逻辑覆盖与
Figure BDA0002941632280000132
对应的逻辑覆盖是否相交，由于两者相交，因此执行
Figure BDA0002941632280000133
接着清空
Figure BDA0002941632280000134
将
Figure BDA0002941632280000135
包含的所有乘积项复制到
Figure BDA0002941632280000136
中，此时
Figure BDA0002941632280000137
包含的乘积项可用图9所示的PLA格式表示；然后重复执行步骤10，由于t＝1，因此直接执行步骤11。
在步骤11中，清空
Figure BDA0002941632280000138
和
Figure BDA0002941632280000139
并在
Figure BDA00029416322800001310
和
Figure BDA00029416322800001311
中各存储数值0；依次检查
Figure BDA00029416322800001312
对应的逻辑覆盖与
Figure BDA00029416322800001313
各自对应的逻辑覆盖的相交情况，由于
Figure BDA00029416322800001314
中只有
Figure BDA00029416322800001315
为非空集合，且
Figure BDA00029416322800001316
等于
Figure BDA00029416322800001317
因此
Figure BDA00029416322800001318
对应的逻辑覆盖与
Figure BDA00029416322800001319
对应的逻辑覆盖相交，所以将值21-1＝1寄存到
Figure BDA00029416322800001320
中；再依次检查
Figure BDA00029416322800001321
对应的逻辑覆盖与
Figure BDA00029416322800001322
各自对应的逻辑覆盖的相交情况，由于
Figure BDA00029416322800001323
为空集，而
Figure BDA00029416322800001324
对应的逻辑覆盖与
Figure BDA00029416322800001325
对应的逻辑覆盖和
Figure BDA00029416322800001326
对应的逻辑覆盖均有交集，因此寄存在
Figure BDA00029416322800001327
的数据有2个，分别为22-1＝2和21-1＝1；然后执行步骤12。
在步骤12中，令W等于
Figure BDA00029416322800001328
中的所有数值之和，令V等于
Figure BDA00029416322800001329
中的所有数值之和，即W＝0+1＝1，V＝0+2+1＝3；由于W＜V，因此近似三位全加器的最大绝对输出误差为3。
在图5至图9中，用PLA格式表示的“与/或”表达式中，7个输入变量在PLA中自左到右排列顺序为CIA3A2A1B3B2B1或C'I A′3A′2A′1B′3B′2B′1。

Claims (1)

1.一种近似算术逻辑电路的最大绝对输出误差的计算方法，其特征在于包括以下步骤：
步骤1：令Zap表示近似算术逻辑电路，Zap的输入变量有N个，Zap的输出变量有K个；并令Zorg表示Zap对应的原始算术逻辑电路，Zorg的输入变量也有N个，Zorg的输出变量也有K个，Zorg的输出无错误；将Zap的输出定义为Oap，将Zorg的输出定义为Oorg，将Oap的第i位记为Oiap，将Oorg的第i位记为Oiorg，并规定Oap的最高位和最低位对应为OKap和O1ap，规定Oorg的最高位和最低位对应为OKorg和O1org；规定采用“与/或”形式来表示Oiap和Oiorg的逻辑函数；设定Oiap包含有mi个乘积项，并将Oiap包含的mi个乘积项构成的乘积项集合记为
Figure FDA0002941632270000011
mi≥0，当mi＝0时表示Oiap为常数，当Oiap为常数0时令
Figure FDA0002941632270000012
为空集，当Oiap为常数1时令
Figure FDA0002941632270000013
为全集；设定Oiorg包含有ni个乘积项，并将Oiorg包含的ni个乘积项构成的乘积项集合记为
Figure FDA0002941632270000014
ni≥0，当ni＝0时表示Oiorg为常数，当Oiorg为常数0时令
Figure FDA0002941632270000015
为空集，当Oiorg为常数1时令
Figure FDA0002941632270000016
为全集；用符号“Δ”表示两个乘积项集合对应的逻辑覆盖之间的不相交锐积运算符，对于任意两个乘积项集合
Figure FDA0002941632270000017
和
Figure FDA0002941632270000018
Figure FDA0002941632270000019
表示在乘积项集合
Figure FDA00029416322700000110
对应的逻辑覆盖中除去与乘积项集合
Figure FDA00029416322700000111
对应的逻辑覆盖的相交部分后得到的剩余逻辑覆盖对应的所有乘积项构成的乘积项集合，即
Figure FDA00029416322700000112
得到的乘积项集合对应的逻辑覆盖仅属于
Figure FDA00029416322700000113
而不属于
Figure FDA00029416322700000114
其中，N≥1，K≥1，1≤i≤K，OKap表示Oap的第K位，O1ap表示Oap的第1位，OKorg表示Oorg的第K位，O1org表示Oorg的第1位；
定义2×K个初始值为空集的集合，分别记为
Figure FDA00029416322700000115
和
Figure FDA00029416322700000116
并定义另外4个初始值为空集的集合，分别记为
Figure FDA00029416322700000117
Figure FDA00029416322700000118
和
Figure FDA00029416322700000119
步骤2：将Oap的第i位Oiap包含的mi个乘积项构成的乘积项集合
Figure FDA00029416322700000120
定义为当前第一乘积项集合，将Oorg的第i位Oiorg包含的ni个乘积项构成的乘积项集合
Figure FDA00029416322700000121
定义为当前第二乘积项集合；其中，i的初始值为1；
步骤3：判断当前第一乘积项集合
Figure FDA0002941632270000021
和当前第二乘积项集合
Figure FDA0002941632270000022
是否均为非空集合，如果是，则执行步骤4；否则，执行步骤5；
步骤4：计算当前第一乘积项集合
Figure FDA0002941632270000023
对应的逻辑覆盖与当前第二乘积项集合
Figure FDA0002941632270000024
对应的逻辑覆盖的差异，将仅属于当前第一乘积项集合
Figure FDA0002941632270000025
而不属于当前第二乘积项集合
Figure FDA0002941632270000026
的逻辑覆盖对应的所有乘积项寄存于
Figure FDA0002941632270000027
中，将仅属于当前第二乘积项集合
Figure FDA0002941632270000028
而不属于当前第一乘积项集合
Figure FDA0002941632270000029
的逻辑覆盖对应的所有乘积项寄存于
Figure FDA00029416322700000210
中，即
Figure FDA00029416322700000211
然后执行步骤6；
步骤5：若仅当前第一乘积项集合
Figure FDA00029416322700000212
为空集，则令
Figure FDA00029416322700000213
为空集，令
Figure FDA00029416322700000214
等于
Figure FDA00029416322700000215
若仅当前第二乘积项集合
Figure FDA00029416322700000216
为空集，则令
Figure FDA00029416322700000217
为空集，令
Figure FDA00029416322700000218
等于
Figure FDA00029416322700000219
若当前第一乘积项集合
Figure FDA00029416322700000220
和当前第二乘积项集合
Figure FDA00029416322700000221
均为空集，则令
Figure FDA00029416322700000222
和
Figure FDA00029416322700000223
均为空集；然后执行步骤6；
步骤6：令i＝i+1，然后返回步骤2继续执行，直至Oap的第K位OKap包含的mK个乘积项构成的乘积项集合
Figure FDA00029416322700000224
和Oorg的第K位OKorg包含的nK个乘积项构成的乘积项集合
Figure FDA00029416322700000225
处理完毕，得到
Figure FDA00029416322700000226
和
Figure FDA00029416322700000227
各自的值，再执行步骤7；其中，i＝i+1中的“＝”为赋值符号，mK≥0，nK≥0；
步骤7：从
Figure FDA00029416322700000228
开始，依次检查
Figure FDA00029416322700000229
各自是否为非空集合，设定检查到的第1个非空集合为
Figure FDA00029416322700000230
则将
Figure FDA00029416322700000231
中的所有乘积项复制到
Figure FDA00029416322700000232
中，然后执行步骤8，其中，1≤j≤K；若
Figure FDA00029416322700000233
均为空集，则令
Figure FDA00029416322700000234
为空集，然后执行步骤9；
步骤8：若j＝1，则直接执行步骤9；若2≤j≤K，则令j＝j-1，然后判断
Figure FDA00029416322700000235
对应的逻辑覆盖与
Figure FDA00029416322700000236
对应的逻辑覆盖是否相交，如果相交，那么将
Figure FDA00029416322700000237
对应的逻辑覆盖与
Figure FDA00029416322700000238
对应的逻辑覆盖的相交部分对应的所有乘积项寄存于
Figure FDA00029416322700000239
中，即
Figure FDA00029416322700000240
接着清空
Figure FDA0002941632270000031
将
Figure FDA0002941632270000032
包含的所有乘积项复制到
Figure FDA0002941632270000033
中，并清空
Figure FDA0002941632270000034
再重复执行步骤8；如果不相交，则
Figure FDA0002941632270000035
保持不变，再重复执行步骤8；其中，j＝j-1中的“＝”为赋值符号；
步骤9：从
Figure FDA0002941632270000036
开始，依次检查
Figure FDA0002941632270000037
各自是否为非空集合，设定检查到的第1个非空集合为
Figure FDA0002941632270000038
则将
Figure FDA0002941632270000039
中的所有乘积项复制到
Figure FDA00029416322700000310
中，然后执行步骤10，其中，1≤t≤K；若
Figure FDA00029416322700000311
均为空集，则令
Figure FDA00029416322700000312
为空集，然后执行步骤11；
步骤10：若t＝1，则直接执行步骤11；若2≤t≤K，则令t＝t-1，然后判断
Figure FDA00029416322700000313
对应的逻辑覆盖与
Figure FDA00029416322700000314
对应的逻辑覆盖是否相交，如果相交，那么将
Figure FDA00029416322700000315
对应的逻辑覆盖与
Figure FDA00029416322700000316
对应的逻辑覆盖的相交部分对应的所有乘积项寄存于
Figure FDA00029416322700000317
中，即
Figure FDA00029416322700000318
接着清空
Figure FDA00029416322700000319
将
Figure FDA00029416322700000320
包含的所有乘积项复制到
Figure FDA00029416322700000321
中，并清空
Figure FDA00029416322700000322
再重复执行步骤10；如果不相交，则
Figure FDA00029416322700000323
保持不变，再重复执行步骤10；其中，t＝t-1中的“＝”为赋值符号；
步骤11：清空
Figure FDA00029416322700000324
和
Figure FDA00029416322700000325
并在
Figure FDA00029416322700000326
和
Figure FDA00029416322700000327
中各寄存数值0；然后依次检查
Figure FDA00029416322700000328
对应的逻辑覆盖与
Figure FDA00029416322700000329
各自对应的逻辑覆盖的相交情况，若
Figure FDA00029416322700000330
对应的逻辑覆盖与
Figure FDA00029416322700000331
对应的逻辑覆盖相交，则将值2i-1寄存到
Figure FDA00029416322700000332
中；再依次检查
Figure FDA00029416322700000333
对应的逻辑覆盖与
Figure FDA00029416322700000334
各自对应的逻辑覆盖的相交情况，若
Figure FDA00029416322700000335
对应的逻辑覆盖与
Figure FDA00029416322700000336
对应的逻辑覆盖相交，则将值2i-1寄存到
Figure FDA00029416322700000337
中；
步骤12：令W等于
Figure FDA00029416322700000338
中的所有数值之和，令V等于
Figure FDA00029416322700000339
中的所有数值之和；判断W是否大于或等于V，如果是，则确定W就是Zap的最大绝对输出误差；否则，确定V就是Zap的最大绝对输出误差。
CN202110179136.3A 2021-02-08 2021-02-08 近似算术逻辑电路的最大绝对输出误差的计算方法 Active CN112861453B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110179136.3A CN112861453B (zh) 2021-02-08 2021-02-08 近似算术逻辑电路的最大绝对输出误差的计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110179136.3A CN112861453B (zh) 2021-02-08 2021-02-08 近似算术逻辑电路的最大绝对输出误差的计算方法

Publications (2)

Publication Number Publication Date
CN112861453A true CN112861453A (zh) 2021-05-28
CN112861453B CN112861453B (zh) 2023-05-12

Family

ID=75989448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110179136.3A Active CN112861453B (zh) 2021-02-08 2021-02-08 近似算术逻辑电路的最大绝对输出误差的计算方法

Country Status (1)

Country Link
CN (1) CN112861453B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061143A (en) * 1997-09-23 2000-05-09 Xerox Corporation System and apparatus for single subpixel elimination with local error compensation in an high addressable error diffusion process
JP2001285246A (ja) * 2000-03-31 2001-10-12 Sanyo Electric Co Ltd キャリア周波数誤差検出回路
JP2015115727A (ja) * 2013-12-11 2015-06-22 三菱電機株式会社 プログラマブルロジックデバイス
CN109753685A (zh) * 2018-12-03 2019-05-14 宁波大学 一种逻辑错误率计算方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061143A (en) * 1997-09-23 2000-05-09 Xerox Corporation System and apparatus for single subpixel elimination with local error compensation in an high addressable error diffusion process
JP2001285246A (ja) * 2000-03-31 2001-10-12 Sanyo Electric Co Ltd キャリア周波数誤差検出回路
JP2015115727A (ja) * 2013-12-11 2015-06-22 三菱電機株式会社 プログラマブルロジックデバイス
CN109753685A (zh) * 2018-12-03 2019-05-14 宁波大学 一种逻辑错误率计算方法

Also Published As

Publication number Publication date
CN112861453B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
CN112162723B (zh) 一种量子减法运算方法、装置、电子装置及存储介质
US20190087713A1 (en) Compression of sparse deep convolutional network weights
US7103620B2 (en) Method and apparatus for verification of digital arithmetic circuits by means of an equivalence comparison
CN112416293B (zh) 一种神经网络增强方法、系统及其应用
CN114550847B (zh) 基于图卷积神经网络的药物口服利用度及毒性预测方法
CN113516133A (zh) 一种多模态图像分类方法及系统
Yuan et al. Softmax regression design for stochastic computing based deep convolutional neural networks
Kadak Multivariate neural network interpolation operators
CN109753685B (zh) 一种逻辑错误率计算方法
CN110880932A (zh) 一种逻辑电路近似实现方法
CN112861453A (zh) 近似算术逻辑电路的最大绝对输出误差的计算方法
CN112884513A (zh) 基于深度因子分解机的营销活动预测模型结构和预测方法
CN112970036B (zh) 用于实施神经网络应用的卷积块阵列及其使用方法
US11244097B1 (en) System and method for determining hybrid-manufacturing process plans for printed circuit boards based on satisfiability modulo difference logic solver
WO2020085114A1 (ja) 情報処理装置、情報処理方法、および、プログラム
US11157672B1 (en) System and method for determining hybrid-manufacturing process plans for integrated circuits based on satisfiability modulo difference logic solver
CN114819163B (zh) 量子生成对抗网络的训练方法、装置、介质及电子装置
US5259039A (en) Method of separating specific patterns from pattern space and apparatus therefor
CN112561050A (zh) 一种神经网络模型训练方法及装置
CN115640893A (zh) 一种产业链的产业数据预测方法、装置及存储介质
CN115809707B (zh) 量子比较运算方法、装置、电子装置及基础算术组件
CN114638845A (zh) 一种基于双阈值的量子图像分割方法、装置及存储介质
CN113469262A (zh) 一种基于Fisher信息矩阵的增量学习方法
JPH05128284A (ja) ニユーロプロセツサ
CN115775028B (zh) 量子线路优化方法、装置、介质及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant