CN109753685B - 一种逻辑错误率计算方法 - Google Patents

Abstract

本发明公布了一种逻辑错误率的计算方法用于计算将“与/或”形式逻辑函数表示为逻辑功能近似的RM逻辑引入了逻辑错误率；通过多次调用乘积项之间的不相交锐积运算得到RM逻辑对应的逻辑覆盖与待优化逻辑函数的逻辑覆盖的差异，进而实现RM逻辑的错误率计算；本发明以不相交乘积项作为基本处理对象，具有运算速度快，适合处理大逻辑函数的特点。

Description

一种逻辑错误率计算方法

技术领域

本发明涉及数字逻辑电路领域，尤其是涉及利用近似计算技术将“与/或”形式的逻辑表达式表示成“与/异或”形式的Reed-Muller(RM)逻辑过程中为实现逻辑优化而引入的错误率的计算方法。

背景技术

一般情况下，逻辑功能正确是电路设计首要条件，为了保证电路输出正确，常不惜牺牲电路的功耗、面积和速度等性能指标。但在实际应用中，待处理的数据中的某些特性，如容错特性，使得一定程度上的计算错误并不影响实际的应用，例如，在多媒体处理中，由于人类的感知能力有限，偶尔的错误，例如丢弃特定的帧或小的图像质量损失通常很少影响用户的满意度。另一方面，随着半导体工艺尺寸进入到纳米级，电路的供电电压更低，集成密度更高，电路输出对工艺参数的波动和故障更敏感。为保证输出正确需要在不同设计层次上进行冗余设计，导致显著的额外电路开销，使得电路实现成本将变得更高。待处理数据自身具有的容错特性，以及在现在集成电路工艺下降低电路实现高成本，使得人们重新思考逻辑功能“正确”的程度，进而提出在设计中引入近似计算(approximate computing)技术，实现电路优化，提高电路良品率。目前，近似计算技术已应用于从系统、架构、存储、逻辑综合到单元电路设计等不同电路层级的优化,以及FPGA，神经网络、通信、可逆逻辑的等诸多方面。

RM逻辑广泛应用于算术电路、通信电路，以及可逆逻辑电路等设计中。研究表明，近一半的逻辑电路，用RM逻辑实现，电路结构可以得到进一步的优化。由于“异或”运算是构成RM逻辑的基本运算，且存在

这意味着将偶数个相同的乘积项添加到RM函数中，不改变RM函数的正确性；同样，删除RM函数覆盖中偶数次重复的部分也不改变RM函数的正确性。“异或”运算的这种特点，使得原来用于传统布尔逻辑电路的近似优化技术在RM函数近似优化过程中的应用遇到挑战。

以图1卡诺图为例，在图1(a)中，取值为“1”的最小项组成的逻辑覆盖对应的逻辑函数为

如果将图1(b)中标有“F”的最小项

作为错误引入的，可以将函数进一步简化为

在图1(c)中标有“T”的最小项被偶数次覆盖，考虑到1⊕1＝0，因此用RM逻辑表示图1(c)，其对应的逻辑功能和图1(b)一样。但图1(c)的表达式为f_{app_RM}(x₁，x₂，x₃)＝x₁⊕x₃，显然图1(c)对应的表达式比图1(b)的更简单。即RM逻辑面积优化效果更好。

从图1的例子中不难发现RM逻辑和TB逻辑在错误率计算方面的不同。对于TB逻辑而言，可以直接通过比较近似函数的乘积项集合与原函数的乘积项集合的差异得到引起错误输出的乘积项的集合，进而计算出错误率；但对于RM逻辑而言，近似函数的乘积项集合与原函数的乘积项集合的差异不一定就是引起错误输出的乘积项的集合，因为差异部分可能包含了偶数次逻辑覆盖，即RM逻辑与TB逻辑的错误率计算方法是不一样的。

发明内容

本发明要解决的技术问题是提供一种RM逻辑错误率的计算方法。该方法可以计算出经过近似计算技术优化后，优化后的RM逻辑函数与原逻辑函数逻辑覆盖的不同，进而优化得到的RM逻辑函数的错误率。

本发明解决上述技术问题采用的技术方案为：一种逻辑错误率的计算方法，将待优化的采用“与/或”形式的逻辑函数定义为f，其中f包含m个乘积项,m≥2，将f对应的乘积项集合定义为C；将f的近似函数定义为f_a，其中f_a包含n个乘积项,n≥2，将f_a对应的乘积项集合定义为C_a；定义输入变量数为w，输出变量数为v；符号

表示二个乘积项不相交锐积运算符；计算方法的具体步骤为：

步骤1.定义空的集合C_ba，c_dis1和c_dis2；

步骤2.用公知的方法将f对应的乘积项集合C中的乘积项转化为不相交乘积项；

步骤3.在C_a中任取2个乘积项p_i,p_j，i≠j，令

步骤4.在C_a中删除p_i,p_j，将c_dis1和c_dis2中包含的乘积项复制到C_a中，然后清空c_dis1和c_dis2，即

步骤5.重复步骤3和步骤4，直到C_a中任意2个乘积项均不相交；

步骤6.将C_a中的内容复制到C_ba中；

步骤7.在C_a中任意取一个乘积项p_ai，在C中任取一个乘积项p_k，令

步骤8.在C_a中删除p_ai，并将c_dis1中包含的乘积项复制到C_a中，然后清空c_dis1，即

步骤9.重复步骤7和步骤8，直到C_a中任意一个乘积项与C中的任意一个乘积项均不相交；

步骤10.在C中任取一个乘积项p_h，在C_ba中任取一个乘积项p_aj，令

步骤11.在C中删除p_h，并将c_dis2中包含的乘积项复制到C中，然后清空c_dis2，即

步骤12.重复步骤10和步骤11，直到C中任意一个乘积项与C_ba中的任意一个乘积项均不相交；

步骤13.f_a相对于f错误率就是最终留在集合C_a和C中乘积项包含的最小项个数与2^w的比值。

与现有技术相比，本发明的优点在于本发明的优点在于：1)运算速度快。错误率计算的关键是找出原函数f与近似函数f_a之间的差异，这个差异有2部分组成，一部分是属于f但不属于f_a；另一部分是属于f_a但不属于f，如果用集合运算来表示这个差异就是(C∪C_a)-(C∩C_a)。这种差异可以通过比较f与f_a包含的不同的最小项来求得，但也可以直接通过集合运算来实现。本发明采用的是以不相交乘积项集合进行运算来实现2个函数差异的计算。由于逻辑函数包含的最小项数量与输入变量数成2的指数次方关系，因此随着输入变量数增加，通过比较最小项的方法的运算速度将受到严重影响，而以不相交乘积项集合运算为基础的方法的运算速度影响不大。2)本发明适合处理大电路。大电路具有输入变量多的特点，当输入变量超过30时，最小项的数量已经过亿，因此通过逐个比较最小项个数的方法显然不适合了。本发明直接以不相交乘积项作为基本处理对象。一般情况下，逻辑函数包含的不相交乘积项数量远小于最小项，且通过不相交乘积项可以很方便地计算出对应的最小项的数量，而不需要将乘积项展开后进行最小项的统计，从而使本发明更适合处理大电路。

附图说明

图1(a)逻辑函数f的卡诺图；

图1(b)逻辑函数f引入错误后的卡诺图及其采用“与/或”形式的化简；

图1(c)逻辑函数f引入错误后的卡诺图及其采用“与/异或”形式的化简；

图2(a)待优化逻辑函数f的卡诺图；

图2(b)采用RM逻辑的f的近似函数f_a的卡诺图。

具体实施方式

以下结合附图实施例对本发明、作进一步详细描述。

实施例：一种逻辑错误率的计算方法，其特征在于将待优化的采用“与/或”形式的逻辑函数定义为f，其中f包含m个乘积项,m≥2，将f对应的乘积项集合定义为C；将f的近似函数定义为f_a，其中f_a包含n个乘积项,n≥2，将f_a对应的乘积项集合定义为C_a；定义输入变量数为w，输出变量数为v；符号

表示二个乘积项不相交锐积运算符；计算方法的具体步骤为：

步骤1.定义空的集合C_ba，c_dis1和c_dis2；

步骤2.用公知的方法将f对应的乘积项集合C中的乘积项转化为不相交乘积项；

步骤3.在C_a中任取2个乘积项p_i,p_j，i≠j，令

步骤4.在C_a中删除p_i,p_j，将c_dis1和c_dis2中包含的乘积项复制到C_a中，然后清空c_dis1和c_dis2，即

步骤5.重复步骤3和步骤4，直到C_a中任意2个乘积项均不相交；

步骤6.将C_a中的内容复制到C_ba中；

步骤7.在C_a中任意取一个乘积项p_ai，在C中任取一个乘积项p_k，令

步骤8.在C_a中删除p_ai，并将c_dis1中包含的乘积项复制到C_a中，然后清空c_dis1，即

步骤9.重复步骤7和步骤8，直到C_a中任意一个乘积项与C中的任意一个乘积项均不相交；

步骤10.在C中任取一个乘积项p_h，在C_ba中任取一个乘积项p_aj，令

步骤11.在C中删除p_h，并将c_dis2中包含的乘积项复制到C中，然后清空c_dis2，即

步骤12.重复步骤10和步骤11，直到C中任意一个乘积项与C_ba中的任意一个乘积项均不相交；

步骤13.f_a相对于f错误率就是最终留在集合C_a和C中乘积项包含的最小项个数与2^w的比值。

假设单输出函数

通过引入一定的错误，利用近似计算优化后，得到的RM逻辑函数为

因此

由于C中的乘积项已经是不相交乘积项，因此在本例中步骤2执行结果不影响C中的乘积项；

在步骤3中，先令

由于p_i与p_j不相交，因此

同理，

执行步骤4后，乘积项

和

从C_a中删除，而c_dis1和c_dis2中包含的乘积项被复制到C_a中，最终C_a包含的乘积项不变；

重复执行步骤3和步骤4，最终C_a中只有乘积项

和

相交，得到

在C_a删除

和

将c_dis1和c_dis2中包含的乘积项复制到C_a中，得到

执行步骤6后得到

在步骤7中，分别在C_a和C中各任取一个乘积项p_ai和p_k，令

由于p_ai与p_k不相交，因此

因此执行步骤8后，C_a保持不变。接下来的循环中，

二者仍然不相交；重复执行步骤8后，C_a仍然保持不变。在下一个循环中，

由于p_ai＝p_k，因此

所以在本循环后

不断重复步骤7和步骤8，发现C_a中的乘积项

与C中的一个乘积项一样，而C_a中的乘积项

与C中的乘积项

相交，而

因此最终得到

在执行步骤10到步骤12时发现，集合C和C_ba均包含的乘积项

而C中乘积项

被C_ba中乘积项

包含，执行

因此执行完步骤12后，得到

执行步骤13可知集合C_a和C中乘积项就是

且已经是最小项了，且只有1个，由于输入变量数为4，因此错误率为

图2给出了上面例子中

的卡诺图，图2(b)为f经过近似计算优化后得到的RM逻辑表示形式

比较图2中(a)和(b)的卡诺图，标有“F”的格子是二者不同之处，而“F”所在的格子对应的最小项表达式为

同本发明计算得到最小项一致。由于f(x₁,x₂,x₃,x₄)一共有16种输入组合，除了输入为x₁x₂x₃x₄＝(0100)外，其他输入f_a(x₁,x₂,x₃,x₄)与f(x₁,x₂,x₃,x₄)取值均一样，因此f_a(x₁,x₂,x₃,x₄)相对f(x₁,x₂,x₃,x₄)的错误率为

Claims (1)

1.一种逻辑错误率的计算方法，其特征在于将待优化的采用“与/或”形式的逻辑函数定义为f，其中f包含m个乘积项,m≥2，将f对应的乘积项集合定义为C；将f的近似函数定义为f_a，其中f_a包含n个乘积项,n≥2，将f_a对应的乘积项集合定义为C_a；定义输入变量数为w，输出变量数为v；符号

表示二个乘积项不相交锐积运算符；计算方法的具体步骤为：

步骤1.定义空的集合C_ba，c_dis1和c_dis2；

步骤2.用公知的方法将f对应的乘积项集合C中的乘积项转化为不相交乘积项；

步骤3.在C_a中任取2个乘积项p_i,p_j，i≠j，令

步骤4.在C_a中删除p_i,p_j，将c_dis1和c_dis2中包含的乘积项复制到C_a中，然后清空c_dis1和c_dis2，即

步骤5.重复步骤3和步骤4，直到C_a中任意2个乘积项均不相交；

步骤6.将C_a中的内容复制到C_ba中；

步骤7.在C_a中任意取一个乘积项p_ai，在C中任取一个乘积项p_k，令

步骤8.在C_a中删除p_ai，并将c_dis1中包含的乘积项复制到C_a中，然后清空c_dis1，即

步骤9.重复步骤7和步骤8，直到C_a中任意一个乘积项与C中的任意一个乘积项均不相交；

步骤10.在C中任取一个乘积项p_h，在C_ba中任取一个乘积项p_aj，令

步骤11.在C中删除p_h，并将c_dis2中包含的乘积项复制到C中，然后清空c_dis2，即

步骤12.重复步骤10和步骤11，直到C中任意一个乘积项与C_ba中的任意一个乘积项均不相交；

步骤13.f_a相对于f错误率就是最终留在集合C_a和C中乘积项包含的最小项个数与2^w的比值。

Images