CN112860619A - 可重构智能控制器 - Google Patents

可重构智能控制器 Download PDF

Info

Publication number
CN112860619A
CN112860619A CN201911178433.5A CN201911178433A CN112860619A CN 112860619 A CN112860619 A CN 112860619A CN 201911178433 A CN201911178433 A CN 201911178433A CN 112860619 A CN112860619 A CN 112860619A
Authority
CN
China
Prior art keywords
reconfigurable
configuration
control unit
intelligent controller
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911178433.5A
Other languages
English (en)
Inventor
许丰
王新军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quantum Core Cloud Beijing Microelectronics Technology Co ltd
Original Assignee
Quantum Core Cloud Beijing Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quantum Core Cloud Beijing Microelectronics Technology Co ltd filed Critical Quantum Core Cloud Beijing Microelectronics Technology Co ltd
Priority to CN201911178433.5A priority Critical patent/CN112860619A/zh
Publication of CN112860619A publication Critical patent/CN112860619A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种可重构智能控制器，由多核控制器、可重构控制单元、运算单元阵列、存储器和输入/输出接口组成，运行时多核控制器负责任务与数据调度，将应用程序通过任务划分、代码变换、任务调度及映射过程，将应用程序编译成可重构控制单元的控制码和运算单元阵列的配置信息，使得可重构控制单元通过配置流来动态改变运算单元阵列的功能，然后通过数据流来驱动运算单元阵列进行计算，最终将计算结果返回给多核控制器。可重构智能控制器是一种由配置流和数据流来共同驱动的计算方式，对计算密集型任务具有很好的处理性能。是取代传统CPU指令流的下一代人工智能计算与存储的核心架构。

Description

可重构智能控制器
技术领域
本发明涉及一种支持可重构计算的增强型智能主控，通过可重构计算增强硬件动态变化能力和对并行计算的支持。
背景技术
普通的CPU串行执行指令，在并行计算方面有很多不足，通过可重构计算，以配置取代指令运算方式，使得硬件单元根据并行计算需要随时能够配置成计算阵列，满足各种智能计算要求。带来智能加速的全新体验，开启下一代智能计算架构的新模式，提升智能存储和智能加速运算能力。
发明内容
本发明公开了一种可重构智能控制器，其特征在于，由主控制器、加密协处理器、可重构控制单元、运算单元阵列、存储器和输入/输出接口组成，运行时主控制器负责任务与数据调度，将应用程序通过任务划分、代码变换、任务调度及映射过程，将应用程序编译成可重构控制单元可识别的控制码和运算单元阵列可用的配置流信息，使得可重构控制单元通过配置流来动态改变运算单元阵列的功能，然后通过数据流来驱动运算单元阵列进行计算，最终将计算结果返回给主控制器；加密协处理器负责相关密钥处理及数据的基础加解密运算，更复杂加解密运算可通过可重构控制单元及运算单元阵列来动态实现。
所述的可重构智能控制器，其特征在于，所述主控制器能够将常用的特定配置流信息加密存储成模版库，需要的时候直接调用模版库进行可重构运算的配置。
所述的可重构智能控制器，其特征在于，所述运算单元阵列内部继承了包含多个基本算术运算单元和逻辑运算单元的基础单元，所述基础单元由一个算术逻辑单元ALU，多个多路选择器MUX、以及输入输出寄存器组成；述基本算术单元包括但不限于加法器和乘法器；所述逻辑运算单元包括但不限于与、或、非逻辑门。
所述的可重构智能控制器，其特征在于，所述配置流采用静态配置的方式，控制逻辑简单，并行处理性能高，灵活性相对较小。
所述的可重构智能控制器，其特征在于，所述配置流采用静态加动态配置的方式，一部分并行基础单元采用静态配置方式，较为复杂和深度的配置采用动态配置方式，动态配置灵活性高，控制逻辑复杂，对控制单元调度能力要求较高。
所述的可重构智能控制器，其特征在于，所述运算单元阵列的拓扑结构和路由策略由额外的控制单元进行控制，既可以选择简捷的基础互联，通信代价低，也可以选择复杂的完整互联，运算复杂度高；因此运算单元阵列和控制单元耦合度由辅助的额外控制单元进行控制，保障配置方式的灵活度。
所述的可重构智能控制器，其特征在于，所述存储器采用片上分布式存储结构，能够进行并行的数据存储、传输及交换；所述片上分布式存储结构由存储子系统，运算单元阵列接口和存储单元访问机制组成，还能够支持辅助的数据加解扰处理。
所述的可重构智能控制器，其特征在于，所述控制单元还能够压缩多个子任务的配置信息，消除配置信息的冗余，压缩配置信息的体积，提高可重构计算处理器的计算性能。
所述的可重构智能控制器，其特征在于，所述控制单元消除配置信息中冗余的方法是通过分析冗余信息比特率中的统计相关性，利用数据压缩方法来减小配置信息体积；另一方面，通过直接分析子任务数据流图的相关性，来减少配置信息生成。
所述的可重构智能控制器，其特征在于，主控制器是用于存储颗粒控制的主控芯片单元，具备多通道FLASH存储单元处理功能和DDR缓存控制功能。
具体实施方式
本发明所述的可重构智能控制器具体实施方式为，主控制器采用优化的RISC多核大核处理器，其中一个做安全协处理器，具有唯一芯片ID，配备有多块ROM，安全OTP，RAM，配备FLASH控制器、DRAM控制器、ECC校验模块以及PCI Express接口模块，硬件加速模块采用多核简化的RISC小核处理器，由大核处理器负责调度，采用经过配置流重构和加扰数据线设计的运算单元阵列作为硬件计算模块，具备时钟探测电路，符合国际及国密标准的高性能加密引擎以及抗攻击用的单向计数器做全盘校验，用于防止历史存储镜像回写。运行时多核控制器负责任务与数据调度，将应用程序通过任务划分、代码变换、任务调度及映射过程，将应用程序编译成可重构控制单元的控制码和运算单元阵列的配置信息，使得可重构控制单元通过配置流来动态改变运算单元阵列的功能，然后通过数据流来驱动运算单元阵列进行计算，最终将计算结果返回给多核控制器。可重构智能控制器是一种由配置流和数据流来共同驱动的计算方式，对计算密集型任务具有很好的处理性能。是取代传统CPU指令流的下一代人工智能计算与存储的核心架构。

Claims (10)

1.一种可重构智能控制器，其特征在于，由主控制器、加密协处理器、可重构控制单元、运算单元阵列、存储器和输入/输出接口组成，运行时主控制器负责任务与数据调度，将应用程序通过任务划分、代码变换、任务调度及映射过程，将应用程序编译成可重构控制单元可识别的控制码和运算单元阵列可用的配置流信息，使得可重构控制单元通过配置流来动态改变运算单元阵列的功能，然后通过数据流来驱动运算单元阵列进行计算，最终将计算结果返回给主控制器；加密协处理器负责相关密钥处理及数据的基础加解密运算，更复杂加解密运算可通过可重构控制单元及运算单元阵列来动态实现。
2.根据权利要求1中所述的可重构智能控制器，其特征在于，所述主控制器能够将常用的特定配置流信息加密存储成模版库，需要的时候直接调用模版库进行可重构运算的配置。
3.根据权利要求2中所述的可重构智能控制器，其特征在于，所述运算单元阵列内部继承了包含多个基本算术运算单元和逻辑运算单元的基础单元，所述基础单元由一个算术逻辑单元ALU，多个多路选择器MUX、以及输入输出寄存器组成；述基本算术单元包括但不限于加法器和乘法器；所述逻辑运算单元包括但不限于与、或、非逻辑门。
4.根据权利要求3中所述的可重构智能控制器，其特征在于，所述配置流采用静态配置的方式，控制逻辑简单，并行处理性能高，灵活性相对较小。
5.根据权利要求4中所述的可重构智能控制器，其特征在于，所述配置流采用静态加动态配置的方式，一部分并行基础单元采用静态配置方式，较为复杂和深度的配置采用动态配置方式，动态配置灵活性高，控制逻辑复杂，对控制单元调度能力要求较高。
6.根据权利要求5中所述的可重构智能控制器，其特征在于，所述运算单元阵列的拓扑结构和路由策略由额外的控制单元进行控制，既可以选择简捷的基础互联，通信代价低，也可以选择复杂的完整互联，运算复杂度高；因此运算单元阵列和控制单元耦合度由辅助的额外控制单元进行控制，保障配置方式的灵活度。
7.根据权利要求6中所述的可重构智能控制器，其特征在于，所述存储器采用片上分布式存储结构，能够进行并行的数据存储、传输及交换；所述片上分布式存储结构由存储子系统，运算单元阵列接口和存储单元访问机制组成，还能够支持辅助的数据加解扰处理。
8.根据权利要求7中所述的可重构智能控制器，其特征在于，所述控制单元还能够压缩多个子任务的配置信息，消除配置信息的冗余，压缩配置信息的体积，提高可重构计算处理器的计算性能。
9.根据权利要求8中所述的可重构智能控制器，其特征在于，所述控制单元消除配置信息中冗余的方法是通过分析冗余信息比特率中的统计相关性，利用数据压缩方法来减小配置信息体积；另一方面，通过直接分析子任务数据流图的相关性，来减少配置信息生成。
10.根据权利要求1至9中任一所述的可重构智能控制器，其特征在于，主控制器是用于存储颗粒控制的主控芯片单元，具备多通道FLASH存储单元处理功能和DDR缓存控制功能。
CN201911178433.5A 2019-11-27 2019-11-27 可重构智能控制器 Pending CN112860619A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911178433.5A CN112860619A (zh) 2019-11-27 2019-11-27 可重构智能控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911178433.5A CN112860619A (zh) 2019-11-27 2019-11-27 可重构智能控制器

Publications (1)

Publication Number Publication Date
CN112860619A true CN112860619A (zh) 2021-05-28

Family

ID=75985927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911178433.5A Pending CN112860619A (zh) 2019-11-27 2019-11-27 可重构智能控制器

Country Status (1)

Country Link
CN (1) CN112860619A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116611125A (zh) * 2023-07-20 2023-08-18 中国电子信息产业集团有限公司第六研究所 一种高速可重构密码处理系统及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116611125A (zh) * 2023-07-20 2023-08-18 中国电子信息产业集团有限公司第六研究所 一种高速可重构密码处理系统及方法
CN116611125B (zh) * 2023-07-20 2023-12-05 中国电子信息产业集团有限公司第六研究所 一种高速可重构密码处理系统及方法

Similar Documents

Publication Publication Date Title
Turan et al. HEAWS: An accelerator for homomorphic encryption on the Amazon AWS FPGA
CN108805266B (zh) 一种可重构cnn高并发卷积加速器
Yin et al. A high energy efficient reconfigurable hybrid neural network processor for deep learning applications
Meloni et al. NEURAghe: Exploiting CPU-FPGA synergies for efficient and flexible CNN inference acceleration on Zynq SoCs
US20190004878A1 (en) Processors, methods, and systems for a configurable spatial accelerator with security, power reduction, and performace features
CN101201811B (zh) 用于soc的加解密协处理器
CN115622684B (zh) 基于全同态加密的隐私计算异构加速方法及装置
US20030023830A1 (en) Method and system for encoding instructions for a VLIW that reduces instruction memory requirements
US20040015970A1 (en) Method and system for data flow control of execution nodes of an adaptive computing engine (ACE)
CN111027690B (zh) 执行确定性推理的组合处理装置、芯片和方法
CN117688623A (zh) 一种基于区块链的可信计算芯片
CN115033188B (zh) 一种基于zns固态硬盘的存储硬件加速模块系统
WO2022173538A1 (en) Techniques for accelerating neural networks
CN112860619A (zh) 可重构智能控制器
US6327648B1 (en) Multiprocessor system for digital signal processing
CN111008042B (zh) 基于异构流水线的高效通用处理器执行方法及系统
CN115248701B (zh) 一种处理器寄存器堆之间的零拷贝数据传输装置及方法
CN103455367A (zh) 用于实现可重构系统中多任务调度的管理单元和方法
US20070143579A1 (en) Integrated data processor
Cui et al. High-speed elliptic curve cryptography on the NVIDIA GT200 graphics processing unit
Stankovic The Spring Architecture
CN212966171U (zh) 一种基于区块链的可信计算芯片
Yun et al. Grande: Efficient near-data processing architecture for graph neural networks
Faber et al. Efficient parallel execution of genetic algorithms on Epiphany manycore processor
de Dinechin et al. A qualitative approach to many-core architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination