CN112860605A - 一种接口扩展方法及接口扩展模块 - Google Patents
一种接口扩展方法及接口扩展模块 Download PDFInfo
- Publication number
- CN112860605A CN112860605A CN202110264697.3A CN202110264697A CN112860605A CN 112860605 A CN112860605 A CN 112860605A CN 202110264697 A CN202110264697 A CN 202110264697A CN 112860605 A CN112860605 A CN 112860605A
- Authority
- CN
- China
- Prior art keywords
- cpu
- interface
- expansion module
- pcie
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明提供了一种接口扩展方法及接口扩展模块,其中,该接口扩展模块包括:第一CPU、扩展模块,其中,扩展模块设置在被裁剪的第二CPU的位置上,第一CPU通过高速总线与扩展模块连接,扩展模块与第二CPU的接口连接,第一CPU,用于将与第二CPU之间的高速互联总线配置成PCI E功能,并通过扩展模块使用第二CPU的接口资源,可以解决相关技术中双路或多路服务器裁剪成低路服务器时,被裁剪CPU外设资源无法使用的问题,通过扩展模块让低路数的服务器无缝实现高路数服务器的接口资源,扩展能力增强,且增加了系统带宽。
Description
技术领域
本发明涉及图像处理领域,具体而言,涉及一种接口扩展方法及接口扩展模块。
背景技术
随着信息技术的快速发展,人工智能、大数据与云计算、物联网等产业所带动的技术和应用创新,正在加速落地,普惠着各行各业,如智慧医疗、智慧交通、远程教育、视频会议等。服务器作为这些领域的基础设施,面临着对计算能力不足、密度不足等众多难题。于是便出现了使用GPU卡提升计算能力的GPU(Graphics Processing Unit,图形处理器)服务器,用于人脸分析比对服务器,使用协处理分担CPU部分业务的智能网卡等。这些技术的落地和效果对服务器的IO扩展数量及带宽有着极高依赖性,通常各服务器厂商均会把IO扩展能力作为核心产品参数标注给用户。
服务器通常按照物理CPU(Central Processing Unit,中央处理器)数量分为单路、双路、四路、八路等服务器,多路服务器中多个CPU协同工作,对比单路服务器,其运算能力会有数倍提升,各个CPU外设资源(DIMM(Dual-Inline-Memory-Modules,双列直插式存储模块)、PCIE(Peripheral Component Interconnect Express,外设组件互连标准)、USB(Universal Serial Bus,通用串行总线)、SATA(Serial Advanced TechnologyAttachment,串行总线)等)叠加提升了服务器扩展能力。图1是相关技术中的双路CPU服务器的示意图,如图1所示,CPU0和CPU1通过高速总线互联,实现CPU之间高速率、高效率、低延时的通信,不同厂商定义不同,如Intel的UPI(Ultra Path Interconnect),AMD的HT(Hyper-Transport)。CPU0和CPU1各接有数根DIMM(Dual-Inline-Memory-Modules,双列直插式存储模块),用于操作系统及应用程序的数据缓存。CPU0通过PCIE总线连接Riser0(转接卡或扩展卡)、Riser1、Riser2、OCP卡(Open Compute Project,开放运算专案),让用户可通过PCIE接口灵活插卡扩展功能;通过NIC芯片(Network interface controller,网卡)、RAID卡(Redundant Array of Independent Disks,独立硬盘冗余阵列)桥接,实现网卡和存储桥接;通过NVME(Non-Volatile Memory Express,非易失性内存标准)/SATA接口与SSD(Solid-state drive,固态硬盘)/HDD(Hard Disk Drive,硬盘)互联实现数据存储。BMC芯片(Baseboard Manager Controller基板管理控制器)与CPU0通过PCIE、USB、I2C(Inter-Integrated Circuit,集成电路)、LPC(Low Pin Count Bus,低带宽总线)等接口互联,实现服务器系统带宽的监控和远程运维。CPU1通过PCIE总线连接Riser3、Riser4、Riser5,让用户可通过PCIE接口灵活插卡扩展功能;通过NVME/SATA接口与SSD/HDD互联实现数据存储。CPU0和CPU1的USB接口形成机箱内部或外部的USB物理接口,实现鼠标、U盘等功能。
服务器由于可靠性要求高、开发及测试周期较长的原因,通常会复用单双路服务器的硬件,即在对CPU性能要求不高的场景中,将双路服务器的CPU1不上件,形成低成本的单路服务器型号,通过高速线缆和转接卡将CPU0中的Riser0、1、2转接到CPU1的物理扩展空间上,实现扩展能力增强,即Riser3、4、5空间上的位置。或直接裁剪了图1中虚线框中的CPU1的扩展能力。但是双路服务器裁剪成单路服务器时,存在被裁剪CPU外设资源无法使用的问题。
现有技术中通过高速线缆和转接卡将CPU0中的Riser0、1、2转接到CPU1的物理扩展空间上,实现扩展能力增强,即Riser3、4、5空间上的位置。由于Riser0、1、2的总带宽有限,该方式下可用的扩展槽位数量上去了,但总带宽没有增加,Riser平均扩展带宽降低,影响了整体扩展性能。其次通过高速线缆和转接卡的转接,需要设计转接卡和线缆固定位置,存在多次转接,信号衰减多,整体可靠性降低;内部增加了线缆,内部美观度下降。
针对相关技术中双路或多路服务器裁剪成低路服务器时,被裁剪CPU外设资源无法使用的问题,尚未提出解决方案。
发明内容
本发明实施例提供了一种接口扩展方法及接口扩展模块,以至少解决相关技术中双路或多路服务器裁剪成低路服务器时,被裁剪CPU外设资源无法使用的问题。
根据本发明的一个实施例,提供了一种接口扩展模块,包括:第一CPU、扩展模块,其中,所述扩展模块设置在被裁剪的第二CPU的位置上,所述第一CPU通过高速总线与所述扩展模块连接,所述扩展模块与所述第二CPU的接口连接,所述第一CPU,用于将与所述第二CPU之间的高速互联总线配置成PCIE功能,并通过所述扩展模块使用所述第二CPU的接口资源。
在一个示例性实施例中,所述扩展模块与所述第二CPU的网络接口、存储接口、扩展接口连接。
在一个示例性实施例中,所述扩展模块包括PCIE SWITCH(PCIE交换芯片),其中,所述第一CPU通过高速总线与所述PCIE SWITCH连接,所述PCIE SWITCH通过PCIE总线与所述第二CPU的扩展接口连接。
在一个示例性实施例中,所述扩展模块还包括PCIE接口桥片,其中,所述PCIE接口桥片与所述PCIE SWITCH连接,或所述PCIE接口桥片与所述第一CPU连接;所述扩展模块,用于通过所述PCIE接口桥片分别与所述存储接口、所述网络接口、所述扩展接口连接。
在一个示例性实施例中,所述第一CPU,用于通过LS(Line System,线路系统)接口获取所述扩展模块的身份识别ID,将所述身份标识与预先设置的标识列表进行匹配;若匹配成功,在加载预先为所述身份标识设置的配置之后,继续启动系统。
在一个示例性实施例中,所述扩展模块还包括:连接器;所述第一CPU,用于通过高速总线与所述连接器连接;所述扩展模块,用于通过所述连接器与业务背板连接。
在一个示例性实施例中,所述扩展模块还包括:PCIE SWITCH或PCIE接口桥片;所述第一CPU,用于通过所述PCIE SWITCH或所述PCIE接口桥片,与所述连接器连接。
在一个示例性实施例中,所述扩展模块的尺寸与所述被裁剪的CPU相同。
在一个示例性实施例中,所述扩展模块是通过以下之一的封装方式进行封装的:BGA(Ball Grid Array,球栅阵列封装)、LGA(Land Grid Array,平面网格阵列封装)、PGA(Pin Grid Array,插针网格阵列封装)。
根据本发明的又一个实施例,还提供了一种接口扩展方法,应用于第一CPU,包括:将与被裁剪的第二CPU之间的高速互联总线配置成PCIE功能;通过扩展模块使用所述第二CPU的接口资源,其中,所述扩展模块设置在所述第二CPU的位置上,所述第一CPU通过高速总线与所述扩展模块连接,所述扩展模块与所述第二CPU的接口连接。
在一个示例性实施例中,所述方法还包括:通过LS总线读取所述扩展模块的身份标识;将所述身份标识与预先设置的标识列表进行匹配;若匹配成功,在加载预先为所述身份标识设置的配置之后,继续启动系统。
根据本发明的又一个实施例,还提供了一种接口扩展模块,应用于第一CPU,包括:配置模块,用于将与被裁剪的第二CPU之间的高速互联总线配置成PCIE功能;使用模块,用于通过扩展模块使用所述第二CPU的接口资源,其中,所述扩展模块设置在所述第二CPU的位置上,所述第一CPU通过高速总线与所述扩展模块连接,所述扩展模块与所述第二CPU的接口连接。
在一个示例性实施例中,还包括:读取模块,用于通过LS总线读取所述扩展模块的身份标识;匹配模块,用于将所述身份标识与预先设置的标识列表进行匹配;处理模块,用于若匹配成功,在加载预先为所述身份标识设置的配置之后,继续启动系统。
根据本发明的又一个实施例,还提供了一种计算机可读的存储介质,所述存储介质中存储有计算机程序,其中,所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
根据本发明的又一个实施例,还提供了一种电子装置,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
通过本发明,第一CPU、扩展模块,其中,所述扩展模块设置在被裁剪的第二CPU的位置上,所述第一CPU通过高速总线与所述扩展模块连接,所述扩展模块与所述第二CPU的接口连接,第一CPU,用于将与所述第二CPU之间的高速互联总线配置成PCIE功能,并通过所述扩展模块使用所述第二CPU的接口资源,可以解决相关技术中双路或多路服务器裁剪成低路服务器时,被裁剪CPU外设资源无法使用的问题,利用被裁剪的CPU的位置设置扩展模块,利用CPU之间互联的高速总线连接扩展模块,无需改动原有服务器设计,通过扩展模块让低路数的服务器无缝实现高路数服务器的接口资源,扩展能力增强,且增加了系统带宽。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是相关技术中的双路CPU服务器的示意图;
图2是根据本发明实施例的接口扩展模块的结构示意图;
图3为本发明一可选实施例的接口扩展模块的结构示意图(一);
图4为本发明一可选实施例的接口扩展模块的结构示意图(二);
图5为本发明一可选实施例的接口扩展模块的结构示意图(三);
图6为本发明一可选实施例的接口扩展模块的结构示意图(四);
图7为本发明一可选实施例的接口扩展模块的结构示意图(五);
图8为本发明一可选实施例的接口扩展模块的结构示意图(六);
图9为本发明一可选实施例的扩展模块系统工作流程示意图;
图10是本发明实施例的接口扩展方法的移动终端的硬件结构框图;
图11是根据本发明实施例的接口扩展方法的流程图;
图12是根据本发明实施例的接口扩展模块的框图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
实施例1
本发明的实施例提供了一种接口扩展模块,图2是根据本发明实施例的接口扩展模块的结构示意图,如图2所示,包括:
第一CPU202、扩展模块204,其中,所述扩展模块设置在被裁剪的第二CPU206的位置上,所述第一CPU通过高速总线与所述扩展模块连接,所述扩展模块与所述第二CPU的接口连接,所述第一CPU,用于将与所述第二CPU之间的高速互联总线配置成PCIE功能,并通过所述扩展模块使用所述第二CPU的接口资源。
通过上述接口扩展模块,可以解决相关技术中双路或多路服务器裁剪成低路服务器时,被裁剪CPU外设资源无法使用的问题,利用被裁剪的CPU的位置设置扩展模块,利用CPU之间互联的高速总线连接扩展模块,无需改动原有服务器设计,通过扩展模块让低路数的服务器无缝实现高路数服务器的接口资源,扩展能力增强,且增加了系统带宽。
在一个可选的实施例中,所述扩展模块204与所述第二CPU的网络接口、存储接口、扩展接口连接。
即,扩展模块204需要连接第二CPU的多个接口。
在一个可选的实施例中,所述扩展模块204包括PCIE SWITCH,其中,所述第一CPU202通过高速总线与所述PCIE SWITCH连接,所述PCIE SWITCH通过PCIE总线与所述第二CPU的扩展接口连接。
即,扩展模块204通过PCIE SWITCH与第一CPU202连接。
在一个可选的实施例中,所述扩展模块204还包括PCIE接口桥片,其中,所述PCIE接口桥片与所述PCIE SWITCH连接,或所述PCIE接口桥片与所述第一CPU连接;所述扩展模块204,用于通过所述PCIE接口桥片分别与所述存储接口、所述网络接口、所述扩展接口连接。
即,扩展模块204的PCIE接口桥片连接PCIE SWITCH、存储接口、网络接口。
在一个可选的实施例中,所述第一CPU202,用于通过LS接口获取所述扩展模块204的身份识别ID,将所述身份标识与预先设置的标识列表进行匹配;若匹配成功,在加载预先为所述身份标识设置的配置之后,继续启动系统。
即,第一CPU202通过LS接口获取并验证扩展模块204的身份识别ID,识别通过后继续启动系统。
在一个可选的实施例中,所述扩展模块204还包括:连接器;所述第一CPU202,用于通过高速总线与所述连接器连接;所述扩展模块204,用于通过所述连接器与业务背板连接。
即,扩展模块204的连接器连接第一CPU202的高速总线和业务背板。
在一个可选的实施例中,所述扩展模块204还包括:PCIE SWITCH或PCIE接口桥片;所述第一CPU202,用于通过所述PCIE SWITCH或所述PCIE接口桥片,与所述连接器连接。
即,第一CPU202通过扩展模块204的PCIE SWITCH或PCIE接口桥片与连接器连接。
可选的,所述扩展模块204的尺寸与所述被裁剪的CPU相同。
可选的,所述扩展模块204是通过以下之一的封装方式进行封装的:BGA、LGA、PGA。
扩展模块可以由PCB板、电子元器件、连接器、结构件等1个或多个组成。尺寸与CPU相同,安装在服务器主板的CPU1位置上,可以是BGA、LGA、PGA等封装方式。
扩展模块可以是包含单板识别id信息,实现方式包括I/O上下拉电阻、FALSH、EEPROM等,CPU0通过LS接口获取这些信息后,能够识别出该模块,加载针对该模块的配置文件,实现自适应。该配置包括cpu与扩展模块直接的接口配置,还包括扩展模块本身及下行接口的配置。LS可以为GPIO、IIC、SMBUS等。
扩展模块可以是包含PCIE SWITCH、PCIE接口桥片或两者组合,可以实现服务器任意接口扩展,极大增强灵活性。
扩展模块可以是包含高速连接器,通过高速线缆,实现PCIE或其他资源直接到背板或其他模块上,减少连接器转接次数,提升高速信号品质。
扩展模块可以是包含高速信号驱动芯片,增强高速信号传输能力,提升可靠性。
扩展模块可以是PCB线路直通,即CPU0直接连接到riser卡或其他芯片设备。
图3为本发明一可选实施例的接口扩展模块的结构示意图(一),如图3所示,其中CPU0直连riser卡。
图4为本发明一可选实施例的接口扩展模块的结构示意图(二),如图4所示,其在PCIE资源不足的情况下增加PCIE SWITCH扩展。
图5为本发明一可选实施例的接口扩展模块的结构示意图(三),如图5所示,其SATA、USB等不足情况下,增加了Bridge芯片(即桥片)。
图6为本发明一可选实施例的接口扩展模块的结构示意图(四),如图6所示,其中Bridge芯片与PCIE SWITCH连接,Bridge芯片的上行信号亦可为PCIE SWITCH的下行。
图7为本发明一可选实施例的接口扩展模块的结构示意图(五),如图7所示,扩展模组装配连接器,通过高速线缆直接到背板、Riser卡等业务模块上。
图8为本发明一可选实施例的接口扩展模块的结构示意图(六),如图8所示,PCIE或I/O资源不足的情况下可增加PCIE SWITCH/Bridge芯片扩展,通过高速线缆直接到背板、Riser卡等业务模块上。
BIOS软件中预设可支持的扩展模块列表,使用id做标记,每个不同扩展模块预设不同BIOS配置,如PCIE lane数的不同组合,SATA、USB等功能选择等。
图9为本发明一可选实施例的扩展模块系统工作流程示意图,如图9所示,包括:
步骤S1,扩展模块安装好后,系统上电;
步骤S2,中央处理器CPU0通过LS总线读取扩展模块的身份信息id;
步骤S3,与BIOS软件预设标识列表信息进行匹配;若匹配成功,则执行步骤S4;若匹配失败,则执行S7;
步骤S4,BIOS加载基于该id信息预先设置的配置;
步骤S5,CPU和扩展模块完成相关配置;
步骤S6,系统继续启动完成步骤;
步骤S7,反馈告警;并返回步骤S2。
其中,系统上电后中央处理器CPU0通过LS总线读取扩展模块的身份信息id,与BIOS软件中预先设置的标识列表进行匹配。若无法匹配到相同id,则说明系统未支持该扩展模块,反馈告警信息。系统匹配到有效id之后,BIOS加载基于该id信息预先设置的配置后,系统继续启动完成步骤。
实施例2
本申请实施例所提供的方法实施例可以在移动终端、计算机终端或者类似的运算装置中执行。以运行在移动终端上为例,图10是本发明实施例的接口扩展方法的移动终端的硬件结构框图,如图10所示,移动终端可以包括一个或多个(图10中仅示出一个)处理器1002(处理器1002可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器1004,可选地,上述移动终端还可以包括用于通信功能的传输设备1006以及输入输出设备1008。本领域普通技术人员可以理解,图10所示的结构仅为示意,其并不对上述移动终端的结构造成限定。例如,移动终端还可包括比图10中所示更多或者更少的组件,或者具有与图10所示不同的配置。
存储器1004可用于存储计算机程序,例如,应用软件的软件程序以及模块,如本发明实施例中的接口扩展方法对应的计算机程序,处理器1002通过运行存储在存储器1004内的计算机程序,从而执行各种功能应用以及远程登录的控制,即实现上述的方法。存储器1004可包括高速随机存储器,还可包括非易失性存储器,如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中,存储器1004可进一步包括相对于处理器1002远程设置的存储器,这些远程存储器可以通过网络连接至移动终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置1006用于经由一个网络接收或者发送数据。上述的网络具体实例可包括移动终端的通信供应商提供的无线网络。在一个实例中,传输装置1006包括一个网络适配器(Network Interface Controller,简称为NIC),其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中,传输装置1006可以为射频(Radio Frequency,简称为RF)模块,其用于通过无线方式与互联网进行通讯。
在本实施例中提供了一种运行于上述移动终端或网络架构的接口扩展方法,应用于第一CPU,图11是根据本发明实施例的接口扩展方法的流程图,如图11所示,该流程包括如下步骤:
步骤S1102,将与被裁剪的第二CPU之间的高速互联总线配置成PCIE功能;
步骤S1104,通过扩展模块使用所述第二CPU的接口资源,其中,所述扩展模块设置在所述第二CPU的位置上,所述扩展模块与所述第二CPU的接口连接。
具体的,所述第一CPU通过高速总线与所述扩展模块连接。
通过步骤S1102至步骤S1104,将与被裁剪的第二CPU之间的高速互联总线配置成PCIE功能;通过扩展模块使用所述第二CPU的接口资源,其中,所述扩展模块设置在所述第二CPU的位置上,所述第一CPU通过高速总线与所述扩展模块连接,所述扩展模块与所述第二CPU的接口连接,可以解决相关技术中双路或多路服务器裁剪成低路服务器时,被裁剪CPU外设资源无法使用的问题,利用被裁剪的CPU的位置设置扩展模块,利用CPU之间互联的高速总线连接扩展模块,无需改动原有服务器设计,通过扩展模块让低路数的服务器无缝实现高路数服务器的接口资源,扩展能力增强,且增加了带宽。
在一个可选的实施例中,所述方法还包括:通过LS总线读取所述扩展模块的身份标识;将所述身份标识与预先设置的标识列表进行匹配;若匹配成功,在加载预先为所述身份标识设置的配置之后,继续启动系统。
即,通过LS接口获取并验证扩展模块的身份识别ID,识别通过后继续启动系统。
实施例3
本发明的实施例还提供了一种接口扩展模块,应用于第一CPU,图12是根据本发明实施例的接口扩展模块的框图,如图12所示,包括:
配置模块122,用于将与被裁剪的第二CPU之间的高速互联总线配置成PCIE功能;
使用模块124,用于通过扩展模块使用所述第二CPU的接口资源,其中,所述扩展模块设置在所述第二CPU的位置上,所述扩展模块与所述第二CPU的接口连接。
通过上述接口扩展模块,可以解决相关技术中双路或多路服务器裁剪成低路服务器时,被裁剪CPU外设资源无法使用的问题,利用被裁剪的CPU的位置设置扩展模块,利用CPU之间互联的高速总线连接扩展模块,无需改动原有服务器设计,通过扩展模块让低路数的服务器无缝实现高路数服务器的接口资源,扩展能力增强,且增加了带宽。
在一个可选的实施例中,还包括:读取模块,用于通过LS总线读取所述扩展模块的身份标识;匹配模块,用于将所述身份标识与预先设置的标识列表进行匹配;处理模块,用于若匹配成功,在加载预先为所述身份标识设置的配置之后,继续启动系统。
即,通过LS接口获取并验证扩展模块的身份识别ID,识别通过后继续启动系统。
需要说明的是,上述各个模块是可以通过软件或硬件来实现的,对于后者,可以通过以下方式实现,但不限于此:上述模块均位于同一处理器中;或者,上述各个模块以任意组合的形式分别位于不同的处理器中。
实施例4
本发明的实施例还提供了一种计算机可读的存储介质,该存储介质中存储有计算机程序,其中,该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
可选地,在本实施例中,上述存储介质可以被设置为存储用于执行以下步骤的计算机程序:
S1,将与被裁剪的第二CPU之间的高速互联总线配置成PCIE功能;
S2,通过扩展模块使用所述第二CPU的接口资源,其中,所述扩展模块设置在所述第二CPU的位置上,所述第一CPU通过高速总线与所述扩展模块连接,所述扩展模块与所述第二CPU的接口连接。
可选地,在本实施例中,上述存储介质可以包括但不限于:U盘、只读存储器(Read-Only Memory,简称为ROM)、随机存取存储器(Random Access Memory,简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
实施例5
本发明的实施例还提供了一种电子装置,包括存储器和处理器,该存储器中存储有计算机程序,该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
可选地,上述电子装置还可以包括传输设备以及输入输出设备,其中,该传输设备和上述处理器连接,该输入输出设备和上述处理器连接。
可选地,在本实施例中,上述处理器可以被设置为通过计算机程序执行以下步骤:
S1,将与被裁剪的第二CPU之间的高速互联总线配置成PCIE功能;
S2,通过扩展模块使用所述第二CPU的接口资源,其中,所述扩展模块设置在所述第二CPU的位置上,所述第一CPU通过高速总线与所述扩展模块连接,所述扩展模块与所述第二CPU的接口连接。
可选地,本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例,本实施例在此不再赘述。
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (14)
1.一种接口扩展模块,其特征在于,包括:第一CPU、扩展模块,其中,所述扩展模块设置在被裁剪的第二CPU的位置上,所述第一CPU通过高速总线与所述扩展模块连接,所述扩展模块与所述第二CPU的接口连接,
所述第一CPU,用于将与所述第二CPU之间的高速互联总线配置成PCIE功能,并通过所述扩展模块使用所述第二CPU的接口资源。
2.根据权利要求1所述的接口扩展模块,其特征在于,
所述扩展模块与所述第二CPU的网络接口、存储接口、扩展接口连接。
3.根据权利要求2所述的接口扩展模块,其特征在于,
所述扩展模块包括PCIE SWITCH,其中,所述第一CPU通过高速总线与所述PCIE SWITCH连接,所述PCIE SWITCH通过PCIE总线与所述第二CPU的扩展接口连接。
4.根据权利要求3所述的接口扩展模块,其特征在于,
所述扩展模块还包括PCIE接口桥片,其中,所述PCIE接口桥片与所述PCIE SWITCH连接,或所述PCIE接口桥片与所述第一CPU连接;
所述扩展模块,用于通过所述PCIE接口桥片分别与所述存储接口、所述网络接口、所述扩展接口连接。
5.根据权利要求1所述的接口扩展模块,其特征在于,
所述第一CPU,用于通过LS接口获取所述扩展模块的身份识别ID,将所述身份标识与预先设置的标识列表进行匹配;若匹配成功,在加载预先为所述身份标识设置的配置之后,继续启动系统。
6.根据权利要求1至5中任一项所述的接口扩展模块,其特征在于,
所述扩展模块还包括:连接器;
所述第一CPU,用于通过高速总线与所述连接器连接;
所述扩展模块,用于通过所述连接器与业务背板连接。
7.根据权利要求6所述的接口扩展模块,其特征在于,
所述扩展模块还包括:PCIE SWITCH或PCIE接口桥片;
所述第一CPU,用于通过所述PCIE SWITCH或所述PCIE接口桥片,与所述连接器连接。
8.根据权利要求1至5、7中任一项所述的接口扩展模块,其特征在于,所述扩展模块的尺寸与所述被裁剪的CPU相同。
9.根据权利要求1至5、7中任一项所述的接口扩展模块,其特征在于,所述扩展模块是通过以下之一的封装方式进行封装的:BGA、LGA、PGA。
10.一种接口扩展方法,其特征在于,应用于第一CPU,包括:
将与被裁剪的第二CPU之间的高速互联总线配置成PCIE功能;
通过扩展模块使用所述第二CPU的接口资源,其中,所述扩展模块设置在所述第二CPU的位置上,所述扩展模块与所述第二CPU的接口连接。
11.根据权利要求10所述的方法,其特征在于,所述方法还包括:
通过LS总线读取所述扩展模块的身份标识;
将所述身份标识与预先设置的标识列表进行匹配;
若匹配成功,在加载预先为所述身份标识设置的配置之后,继续启动系统。
12.一种接口扩展模块,其特征在于,应用于第一CPU,包括:
配置模块,用于将与被裁剪的第二CPU之间的高速互联总线配置成PCIE功能;
使用模块,用于通过扩展模块使用所述第二CPU的接口资源,其中,所述扩展模块设置在所述第二CPU的位置上,所述扩展模块与所述第二CPU的接口连接。
13.一种计算机可读的存储介质,其特征在于,所述存储介质中存储有计算机程序,其中,所述计算机程序被设置为运行时执行所述权利要求10或11中所述的方法。
14.一种电子装置,包括存储器和处理器,其特征在于,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以执行所述权利要求10或11所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110264697.3A CN112860605A (zh) | 2021-03-11 | 2021-03-11 | 一种接口扩展方法及接口扩展模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110264697.3A CN112860605A (zh) | 2021-03-11 | 2021-03-11 | 一种接口扩展方法及接口扩展模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112860605A true CN112860605A (zh) | 2021-05-28 |
Family
ID=75994030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110264697.3A Pending CN112860605A (zh) | 2021-03-11 | 2021-03-11 | 一种接口扩展方法及接口扩展模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112860605A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113535623A (zh) * | 2021-06-11 | 2021-10-22 | 中国长城科技集团股份有限公司 | 一种端口配置电路、方法及服务器 |
CN113553283A (zh) * | 2021-07-05 | 2021-10-26 | 深圳市同泰怡信息技术有限公司 | 双路服务器及其通连方法 |
CN114063726A (zh) * | 2021-10-15 | 2022-02-18 | 深圳市日海飞信信息系统技术有限公司 | 基于飞腾cpu平台的5g基站服务器及性能提升方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102799562A (zh) * | 2012-07-17 | 2012-11-28 | 曙光信息产业(北京)有限公司 | 一种功能可裁剪的微服务器 |
CN103488436A (zh) * | 2013-09-25 | 2014-01-01 | 华为技术有限公司 | 内存扩展系统及方法 |
JP2014106680A (ja) * | 2012-11-27 | 2014-06-09 | Nec Corp | 情報処理装置、縮退方法、及び縮退プログラム |
-
2021
- 2021-03-11 CN CN202110264697.3A patent/CN112860605A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102799562A (zh) * | 2012-07-17 | 2012-11-28 | 曙光信息产业(北京)有限公司 | 一种功能可裁剪的微服务器 |
JP2014106680A (ja) * | 2012-11-27 | 2014-06-09 | Nec Corp | 情報処理装置、縮退方法、及び縮退プログラム |
CN103488436A (zh) * | 2013-09-25 | 2014-01-01 | 华为技术有限公司 | 内存扩展系统及方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113535623A (zh) * | 2021-06-11 | 2021-10-22 | 中国长城科技集团股份有限公司 | 一种端口配置电路、方法及服务器 |
CN113553283A (zh) * | 2021-07-05 | 2021-10-26 | 深圳市同泰怡信息技术有限公司 | 双路服务器及其通连方法 |
CN113553283B (zh) * | 2021-07-05 | 2024-02-09 | 深圳市同泰怡信息技术有限公司 | 双路服务器及其通连方法 |
CN114063726A (zh) * | 2021-10-15 | 2022-02-18 | 深圳市日海飞信信息系统技术有限公司 | 基于飞腾cpu平台的5g基站服务器及性能提升方法 |
CN114063726B (zh) * | 2021-10-15 | 2023-07-18 | 成都坦达飞信科技有限公司 | 基于飞腾cpu平台的5g基站服务器及性能提升方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112860605A (zh) | 一种接口扩展方法及接口扩展模块 | |
US11689436B2 (en) | Techniques to configure physical compute resources for workloads via circuit switching | |
US9858238B2 (en) | Dual mode USB and serial console port | |
CN107832087A (zh) | 自配置基板管理控制器(bmc) | |
CN116501681B (zh) | Cxl数据传输板卡及控制数据传输的方法 | |
US8037223B2 (en) | Reconfigurable I/O card pins | |
US10146729B2 (en) | Configurable PCIe bandwidth utilization between PCI riser and other internal functions | |
CN108388532A (zh) | 可配置硬件算力的ai运算加速板卡及其处理方法、服务器 | |
CN107111564B (zh) | 用于对连接器进行串接的适配器 | |
CN110704365A (zh) | 一种基于fpga的重构装置 | |
CN116627520B (zh) | 基板管理控制器的系统运行方法以及基板管理控制器 | |
CN116166434A (zh) | 处理器分配方法及系统、装置、存储介质、电子设备 | |
CN117041184B (zh) | Io拓展装置及io交换机 | |
CN116032746B (zh) | 资源池的信息处理方法及装置、存储介质及电子装置 | |
US20110283142A1 (en) | Method and system for performing parallel computer tasks | |
CN115599191B (zh) | 智能网卡的上电方法及上电装置 | |
CN116166855A (zh) | 硬盘序号识别方法及装置 | |
CN112015602A (zh) | 调试装置及具有所述调试装置的电子装置 | |
CN109144578B (zh) | 一种基于龙芯计算机的显卡资源配置方法及装置 | |
CN107247677B (zh) | 一种转换装置和电子设备 | |
CN112069108A (zh) | 一种基于PCIE Switch的服务器灵活配置系统及方法 | |
CN110955629B (zh) | 计算装置 | |
US11960899B2 (en) | Dual in-line memory module map-out in an information handling system | |
CN117873738B (zh) | 资源分配方法、装置、电子设备以及存储介质 | |
CN114579381B (zh) | 磁盘阵列远程调试方法、系统、终端及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210528 |