CN112837984A - 适用于透射电镜表征的双温区密封腔芯片及其制作方法 - Google Patents

适用于透射电镜表征的双温区密封腔芯片及其制作方法 Download PDF

Info

Publication number
CN112837984A
CN112837984A CN202110011404.0A CN202110011404A CN112837984A CN 112837984 A CN112837984 A CN 112837984A CN 202110011404 A CN202110011404 A CN 202110011404A CN 112837984 A CN112837984 A CN 112837984A
Authority
CN
China
Prior art keywords
chip
silicon substrate
substrate
observation window
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110011404.0A
Other languages
English (en)
Other versions
CN112837984B (zh
Inventor
贺龙兵
谢君
杨宇峰
李嘉嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202110011404.0A priority Critical patent/CN112837984B/zh
Publication of CN112837984A publication Critical patent/CN112837984A/zh
Application granted granted Critical
Publication of CN112837984B publication Critical patent/CN112837984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/20—Means for supporting or positioning the objects or the material; Means for adjusting diaphragms or lenses associated with the support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0083—Temperature control
    • B81B7/009—Maintaining a constant temperature by heating or cooling
    • B81B7/0096—Maintaining a constant temperature by heating or cooling by heating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/261—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本发明公开一种适用于透射电镜表征的双温区密封腔芯片及其制作方法，包含基板芯片与顶板芯片，基板芯片包括：硅片基底，沉积在基底上下表面的介质层，沉积在上表面介质层上的接触电极、加热电极和隔离层，刻蚀在加热电极间介质层上的观察窗口，基底下表面镂空区覆盖观察窗口；顶板芯片包括：硅片基底，沉积在基底上下表面的介质层，沉积在上表面介质层上方的接触电极、加热电极和隔离层，刻蚀在加热电极间介质层上的观察窗口，基底下表面镂空区覆盖观察窗口。将用于观察的样品根据需求置于顶板芯片的加热电极区和基板的加热电极区。将顶板和基板以隔离层图案对准接触，使用粘合剂粘连合一，装入匹配的透射电镜样品杆中即可使用。

Description

适用于透射电镜表征的双温区密封腔芯片及其制作方法
技术领域
本发明涉及一种适用于透射电镜表征的双温区密封腔芯片，属于电子显微学、微纳加工领域。
背景技术
基于透射电子显微镜的表征技术是一种重要的材料表征方式，其中原位表征通过透射电子显微镜实时的、在原子尺度下的观察材料在外部激励如力、热、光、电等作用下或化学物理反应过程中的结构演变过程。
由于透射电镜腔室高真空环境(真空度通常10-5托以上)以及样品杆系统的限制，在透射电镜中引入气体、加热等通常需要复杂的设备、严苛的限制。例如化学气相沉积(Chemical VaporDeposition，CVD)的原位研究，化学气相沉积是一种广泛用于二维薄膜材料、纳米线以及纳米颗粒的技术，其基本原理是将气体源或固体源蒸发产生的气体输送至催化剂位于的生长区，在一定温度下与催化剂作用并生长沉积。其中的生长机制目前仍然存在一定的争议与问题，借助透射电镜的原位表征，可以对该过程进行更详细的研究与考证，进而对材料的生长于制备进行调控。然而在原位CVD表征方面依然缺乏较为可靠与普适的技术。
MEMS(Micro-Electro-Mechanical Systems)加工技术，是一种用于微结构加工的技术，在各类电子器件以及材料结构等的加工中具有重要作用。MEMS加工技术主要包括表面微加工技术与体微加工技术。表面微加工技术主要使用薄膜牺牲层工艺来加工微结构，与集成电路加工技术有较好的兼容性，体微加工技术用于加工尺度较大的三维立体结构。
通过MEMS加工技术制作一种同时拥有密闭微腔以及加热结构并能够配合透射电镜样品杆使用的原位芯片，不仅能够作为样品加热、承载、制备的工具，同时为透射电镜中进行CVD这样的复杂操作提供较为便利的条件，便能够在原子尺度下观察复杂化学反应过程。该芯片兼具在密闭环境中加热样品后直接放入透射电镜进行表征以及在透射电镜中对样品实时加热或CVD过程原位表征的能力。为了满足透射电镜高分辨率的观察需要以及避免直接使用气体源带来的设备以及安全问题，该原位芯片需要：(1)两个独立控制加热区，一个用于固体源的加热蒸发，另一个用于反应区域的温度控制并与另一加热区形成温差使得蒸发出的气体流向反应区域。(2)用于透射电镜观察的窗口，窗口处膜层厚度需满足高分辨成像需求。(3)相对密闭的微腔用于限制气体物质的流动。(4)配合样品杆进行外接控制测量电路的端口。
目前市面上没有同时设置微腔以及两个分立加热电极的原位芯片产品，本发明通过特有结构设计的双温区密封腔芯片不仅能够实现在密封腔中使样品加热、反应、沉积供透射电镜表征，而且能够在透射电镜表征过程中实时完成像CVD这样的复杂过程，且通过分离在顶板芯片和基板芯片的加热电极结构使得加热区域的温度可控性更强。
发明内容
技术问题：本发明的目的是提供一种适用于透射电镜表征的双温区密封腔芯片及其制作方法，通过提供一种通过MEMS工艺制作的拥有一个微腔结构以及在微腔中设置的两个独立控温的加热区，在密封腔中实现加热以及CVD操作制备相应样品并用于透射电镜观察，同时使得能够在透射电镜中实现CVD这样通过固体源蒸发的反应过程的原位观察，分离的加热电极提高了加热区域温度的可控性。
技术方案：为达到上述目的，本发明的适用于透射电镜表征的双温区密封腔芯片采用如下技术方案：
该双温区密封腔芯片包含基板芯片与顶板芯片；
基板芯片包含第一硅衬底，构建在第一硅衬底下表面的第一硅衬底下表面介质层，构建在第一硅衬底上表面的第一硅衬底上表面介质层；构建在第一硅衬底上表面介质层上的基板芯片接触电极、基板芯片加热电极和基板芯片隔离层；刻蚀于基板芯片加热电极间的第一观察窗口和刻蚀于第一硅衬底上表面介质层的第二观察窗口；构建于第一硅衬底与第一硅衬底下表面介质层中的第一镂空区，第一镂空区覆盖第一观察窗口和第二观察窗口；
顶板芯片包含第二硅衬底，构建在第二硅衬底下表面的第二硅衬底下表面介质层，构建在第二硅衬底上表面的第二硅衬底上表面介质层；构建在第二硅衬底上表面介质层上的顶板芯片接触电极、顶板芯片加热电极和顶板芯片隔离层；刻蚀于顶板芯片加热电极间的第三观察窗口和刻蚀于第二硅衬底上表面介质层的第四观察窗口；构建于第二硅衬底与第二硅衬底下表面介质层中的第二镂空区，第二镂空区覆盖第三观察窗口和第四观察窗口；第一观察窗口和第四观察窗口位置在垂直于第一硅衬底上表面的方向上对应；第二观察窗口和第三观察窗口位置在垂直于第一硅衬底上表面的方向上对应；基板芯片接触电极和顶板芯片接触电极位置在垂直于第一硅衬底上表面的方向上对应；基板芯片隔离层和顶板芯片隔离层位置在垂直于第一硅衬底上表面的方向上对应；
顶板芯片与基板芯片通过基板芯片隔离层和顶板芯片隔离层对准接触，使用粘合剂进行粘接封闭。
所述第一硅衬底下表面介质层、第一硅衬底上表面介质层、第二硅衬底下表面介质层和第二硅衬底上表面介质层为氧化硅SiO2、碳化硅SiC、氮化硅Si3N4、氧化铝Al2O3中的任意一种或多种组合的绝缘材料，第一硅衬底上表面介质层和第二硅衬底上表面介质层厚度为50～1000nm。
所述基板芯片接触电极、基板芯片加热电极、顶板芯片接触电极、顶板芯片加热电极的材料为镍、金、铂、铜、铝、钨、多晶硅、掺杂硅中的任一种或多种组合，基板芯片接触电极、基板芯片加热电极、顶板芯片接触电极、顶板芯片加热电极的厚度为50～1000nm。
所述基板芯片隔离层和顶板芯片隔离层的材料为镍、金、铂、铜、铝、钨、硅、氧化硅SiO2、碳化硅SiC、氮化硅Si3N4、氧化铝Al2O3中的一种或多种组合，基板芯片隔离层和顶板芯片隔离层的厚度为50～1000nm。
所述第一观察窗口、第二观察窗口、第三观察窗口和第四观察窗口处的介质层厚度为10～50nm；第一观察窗口、第二观察窗口、第三观察窗口和第四观察窗口的形状为单个或多个组合的规则和不规则图形。
所述第一观察窗口、第二观察窗口、第三观察窗口和第四观察窗口的形状为单个或多个组合的圆形、椭圆形或方形。
所述粘合剂材料为环氧树脂、银胶、ITO、铟或者真空硅脂。
所述的适用于透射电镜表征的双温区密封腔芯片的制作方法包括：
对于基板芯片，提供第一硅衬底，在第一硅衬底上表面和下表面形成第一硅衬底下表面介质层、第一硅衬底上表面介质层，在第一硅衬底上表面介质层上形成第一观察窗口和第二观察窗口，在第一硅衬底上表面介质层上形成基板芯片接触电极、基板芯片加热电极、基板芯片隔离层；在第一硅衬底下表面形成贯穿下表面的第一硅衬底下表面介质层以及第一硅衬底的第一镂空区；
对于顶板芯片，提供第二硅衬底，在第二硅衬底上表面和下表面形成第二硅衬底下表面介质层、第二硅衬底上表面介质层，在第二硅衬底上表面介质层上形成第三观察窗口和第四观察窗口，在第二硅衬底上表面介质层上形成顶板芯片接触电极、顶板芯片加热电极、顶板芯片隔离层；在第二硅衬底下表面形成贯穿第二硅衬底下表面介质层、第二硅衬底上表面介质层以及第二硅衬底的第二镂空区；
将待观测的样品材料或/和催化剂根据实验需求分别置于基板芯片或/和顶板芯片的观察窗口区；
将基板芯片与顶板芯片的上表面相对，使得基板芯片的隔离层图案与顶板芯片的隔离层图案重合，基板芯片的观察窗口和顶板芯片观察窗口的中心连线垂直于硅衬底表面，在基板芯片与顶板芯片的交界处涂覆粘合剂。
有益效果：本发明提供的适用于透射电镜表征的双温区密封腔芯片及其制作方法，在透射电镜中提供了一个用于反应的微腔，并提供两个分离在顶板芯片和盖板芯片的两个加热区，可以实现独立控温。利用上述的结构可以在密封腔中加热以及沉积样品并直接转移到透射电镜中观察，同时可以在透射电镜中实现CVD这样由固体源蒸发至反应区域反应的复杂过程并对其进行原子级别的实时观察，通过对结构演变的观察，为研究该过程的反应机制提供有力支撑，进而能够对纳米结构的生长与反应进行有效的调控。此外，通过分离的加热电极，使得两个区域温度更加的可控，减少互相干扰。对电子显微学研究具有重要的意义。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种适用于透射电镜表征的双温区密封腔芯片的结构示意图。
图2为本发明实施例提供的一种基板芯片与顶板芯片的结构示意图。
图3为本发明实施例提供的一种基板芯片俯视图。
图4为本发明实施例提供的一种盖板芯片俯视图。
图5为本发明实施例提供的一种基板芯片加热电极区域的局部放大图。
图中有：第一硅衬底1、第一硅衬底下表面介质层2、第一硅衬底上表面介质层3、基板芯片接触电极4、基板芯片加热电极5、基板芯片隔离层6、第一观察窗口7、第一镂空区8、第二硅衬底9、第二硅衬底下表面介质层10、第二硅衬底上表面介质层11、顶板芯片接触电极12、顶板芯片加热电极13、顶板芯片隔离层14、第三观察窗口15、第二镂空区16、第二观察窗口17、第四观察窗口18、粘合剂19。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出了一种适用于透射电镜表征的双温区密封腔芯片及其制作方法。下面结合附图进行更进一步的详细说明。
如图1所示，该芯片包含基板芯片与顶板芯片。
基板芯片包含第一硅衬底，所构建的第一硅衬底下表面介质层和第一硅衬底上表面介质层；构建在第一硅衬底上表面介质层上的基板芯片接触电极、基板芯片加热电极和基板芯片隔离层；刻蚀于基板芯片加热电极间的第一观察窗口和刻蚀于第一硅衬底上表面介质层的第二观察窗口；构建于第一硅衬底与第一硅衬底下表面介质层中的第一镂空区，第一镂空区覆盖第一观察窗口和第二观察窗口。
顶板芯片包含第二硅衬底，所构建的第二硅衬底下表面介质层和第二硅衬底上表面介质层；构建在第二硅衬底上表面介质层上的顶板芯片接触电极、顶板芯片加热电极和顶板芯片隔离层；刻蚀于顶板芯片加热电极间的第三观察窗口和刻蚀于第二硅衬底上表面介质层的第四观察窗口；构建于第二硅衬底与第二硅衬底下表面介质层中的第二镂空区，第二镂空区覆盖第三观察窗口和第四观察窗口。
如图2所示第一观察窗口和第四观察窗口位置在垂直于第一硅衬底上表面的方向上对应；第二观察窗口和第三观察窗口位置在垂直于第一硅衬底上表面的方向上对应；基板芯片接触电极和顶板芯片接触电极位置在垂直于第一硅衬底上表面的方向上对应；基板芯片隔离层和顶板芯片隔离层位置在垂直于第一硅衬底上表面的方向上对应。
顶板芯片与基板芯片通过基板芯片隔离层和顶板芯片隔离层对准接触，使用粘合剂进行粘接封闭。
进一步的，所述的第一硅衬底上表面介质层、第一硅衬底下表面介质层、第二硅衬底上表面介质层、第二硅衬底下表面介质层为绝缘材料，为氧化硅SiO2、碳化硅SiC、氮化硅Si3N4、氧化铝Al2O3中的任意一种或多种组合，顶板芯片上表面介质层与基板芯片上表面介质层厚度为50～1000nm。
进一步的，所述的顶板芯片接触电极、顶板芯片加热电极和基板芯片接触电极、基板芯片加热电极的材料为镍、金、铂、铜、铝、钨、多晶硅、掺杂硅中的任一种或多种组合，顶板芯片接触电极、顶板芯片加热电极和基板芯片接触电极、基板芯片加热电极厚度为50～1000nm。
进一步的，所述的顶板芯片隔离层和基板芯片隔离层材料为镍、金、铂、铜、铝、钨、硅、氧化硅SiO2、碳化硅SiC、氮化硅Si3N4、氧化铝Al2O3中的一种或多种组合，厚度为50～1000nm。
进一步的，所述的第一观察窗口、第二观察窗口、第三观察窗口和第四观察窗口处的介质层厚度为10～50nm；第一观察窗口、第二观察窗口、第三观察窗口和第四观察窗口的形状为单个或多个组合的圆形、椭圆形、方形或其他规则和不规则图形。
进一步的，所述的粘合剂材料为环氧树脂、银胶、ITO、铟或者真空硅脂。
如上所述的一种适用于透射电镜表征的双温区密封腔芯片的制作方法，包括：
对于基板芯片，提供一硅基衬底为第一硅衬底，在第一硅衬底上表面形成第一硅衬底上表面介质层、下表面形成第一硅衬底下表面介质层，在第一硅衬底上表面介质层上形成第一观察窗口和第二观察窗口，在第一硅衬底上表面介质层形成基板芯片接触电极、基板芯片加热电极和基板芯片隔离层。在第一硅衬底下表面形成贯穿第一硅衬底下表面介质层以及第一硅衬底的镂空区。
对于顶板芯片，提供一硅基衬底为第二硅衬底，在第二硅衬底上表面形成第二硅衬底上表面介质层、形成第二硅衬底下表面介质层，在第二硅衬底上表面介质层上形成第三观察窗口和第四观察窗口，在第二硅衬底上表面介质层形成顶板芯片接触电极、顶板芯片加热电极和顶板芯片隔离层。在第二硅衬底下表面形成贯穿第二硅基衬底下表面介质层以及第二硅衬底的镂空区。
将待观测的样品材料或/和催化剂根据实验需求分别置于第一观察窗口、第二观察窗口、第三观察窗口、第四观察窗口中的一个或多个区域。
将基板芯片与顶板芯片的上表面相对，使得基板芯片隔离层图案与顶板芯片隔离层图案重合，第二观察窗口和第三观察窗口的中心连线垂直于硅衬底表面，在基板芯片与顶板芯片的交界处涂覆粘合剂。
下面通过对基板芯片和顶板芯片的各个部分的材料构成、尺寸范围以及粘合剂的材料构成进行举例说明，需要说明的是，以下仅为本发明中的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在本发明的包含范围之内，因此，本发明的保护范围应该以权利要求书的保护范围为准。
实施例1
一种适用于透射电镜表征的双温区密封腔芯片，如图1所示，该芯片包含基板芯片与顶板芯片。
基板芯片包含第一硅衬底，构建在第一硅衬底下表面的第一硅衬底下表面介质层，构建在第一硅衬底上表面的第一硅衬底上表面介质层，介质层材料为氮化硅，厚度为100nm；构建在第一硅衬底上表面介质层上的基板芯片接触电极、基板芯片加热电极和基板芯片隔离层，材料为金，厚度为200nm；刻蚀于基板芯片加热电极间的第一观察窗口和刻蚀于第一硅衬底上表面介质层的第二观察窗口，窗口处的介质层厚度为50nm；构建于第一硅衬底与第一硅衬底下表面介质层中的第一镂空区，第一镂空区覆盖第一观察窗口和第二观察窗口。
顶板芯片包含第二硅衬底，构建在第二硅衬底下表面的第二硅衬底下表面介质层，构建在第二硅衬底上表面的第二硅衬底上表面介质层，介质层材料为氮化硅，厚度为100nm；构建在第二硅衬底上表面介质层上的顶板芯片接触电极、顶板芯片加热电极和顶板芯片隔离层，材料为金，厚度为200nm；刻蚀于顶板芯片加热电极间的第三观察窗口和刻蚀于第二硅衬底上表面介质层的第四观察窗口，窗口处的介质层厚度为50nm；构建于第二硅衬底与第二硅衬底下表面介质层中的第二镂空区，第二镂空区覆盖第三观察窗口和第四观察窗口。
如图2所示第一观察窗口和第四观察窗口位置在垂直于第一硅衬底上表面的方向上对应；第二观察窗口和第三观察窗口位置在垂直于第一硅衬底上表面的方向上对应；基板芯片接触电极和顶板芯片接触电极位置在垂直于第一硅衬底上表面的方向上对应；基板芯片隔离层和顶板芯片隔离层位置在垂直于第一硅衬底上表面的方向上对应。
顶板芯片与基板芯片通过基板芯片隔离层和顶板芯片隔离层对准接触，使用环氧树脂进行粘接封闭。
如上所述的一种适用于透射电镜表征的双温区密封腔芯片的制作方法具体包括如下步骤：
对于基板芯片，提供一硅基衬底。
在第一硅衬底上表面形成第一硅衬底上表面介质层，下表面形成第一硅衬底下表面介质层；
具体的使用低压化学气相沉积(LPCVD)，在衬底上表面形成第一硅衬底上表面介质层，下表面形成第一硅衬底下表面介质层，材料为氮化硅Si3N4，厚度为100nm。
在上表面介质层上形成第一观察窗口和第二观察窗口；
具体的使用反应离子刻蚀(RIE)在第一硅衬底上表面介质层上形成第一观察窗口和第二观察窗口，刻蚀深度为50nm。
在第一硅衬底上表面介质层上形成基板芯片接触电极、基板芯片加热电极和基板芯片隔离层；
具体的，使用金属剥离(Lift-off)工艺，在第一硅衬底上表面介质层上形成基板芯片接触电极、基板芯片加热电极和基板芯片隔离层图案，材料为金，厚度均为200nm，基板芯片隔离层与基板芯片加热电极以及基板芯片接触电极不接触，避免电路短路。
在第一硅衬底下表面形成贯穿第一硅衬底下表面介质层以及第一镂空区；
具体的，使用氢氧化钾腐蚀液湿法刻蚀在第一硅衬底下表面形成贯穿第一硅衬底下表面介质层以及第一硅衬底的第一镂空区。
对于顶板芯片，提供一硅基衬底。
在第二硅衬底上表面形成第二硅衬底上表面介质层，下表面形成第二硅衬底下表面介质层；
具体的使用低压化学气相沉积(LPCVD)，在第二硅衬底上表面形成第二硅衬底上表面介质层，下表面形成第二硅衬底下表面介质层，材料为氮化硅Si3N4，厚度为100nm。
在第二硅衬底上表面介质层上形成第三观察窗口和第四观察窗口；
具体的使用反应离子刻蚀(RIE)在第二硅衬底上表面介质层上形成第三观察窗口和第四观察窗口，刻蚀深度为50nm。
在第二硅衬底上表面介质层上形成顶板芯片接触电极、顶板芯片加热电极和顶板芯片隔离层；
具体的，使用金属剥离(Lift-off)工艺，在第二硅衬底上表面介质层上形成顶板芯片接触电极、顶板芯片加热电极和顶板芯片隔离层图案，材料为金，厚度均为200nm，顶板芯片隔离层与顶板芯片加热电极以及顶板芯片接触电极不接触，避免电路短路。
在第二硅衬底下表面形成贯穿第二硅衬底下表面介质层以及第二硅衬底的第二镂空区；
具体的，使用氢氧化钾腐蚀液湿法刻蚀在第二硅衬底下表面形成贯穿第二硅衬底下表面介质层以及第二硅衬底的第二镂空区。
将待观测的样品材料或/和催化剂根据实验需求分别置于第一观察窗口、第二观察窗口、第三观察窗口、第四观察窗口中的一个或多区域。
将基板芯片与顶板芯片的上表面相对，使得基板芯片隔离层图案与顶板芯片隔离层图案重合，基板芯片的第二观察窗口和顶板芯片第三观察窗口的中心连线垂直于硅衬底表面，在基板芯片与顶板芯片的交界处涂覆粘合剂；
具体的，使用环氧树脂在基板芯片与顶板芯片的交界处涂覆。
实施例2
一种适用于透射电镜表征的双温区密封腔芯片，如图1所示，该芯片包含基板芯片与顶板芯片。
基板芯片包含第一硅衬底，构建在第一硅衬底下表面的第一硅衬底下表面介质层，构建在第一硅衬底上表面的第一硅衬底上表面介质层，介质层材料为氮化硅，厚度为80nm；构建在第一硅衬底上表面介质层上的基板芯片接触电极、基板芯片加热电极和基板芯片隔离层，材料为铂，厚度为300nm；刻蚀于基板芯片加热电极间的第一观察窗口和刻蚀于第一硅衬底上表面介质层的第二观察窗口，窗口处的介质层厚度为30nm；构建于第一硅衬底与第一硅衬底下表面介质层中的第一镂空区，第一镂空区覆盖第一观察窗口和第二观察窗口。
顶板芯片包含第二硅衬底，构建在第二硅衬底下表面的第二硅衬底下表面介质层，构建在第二硅衬底上表面的第二硅衬底上表面介质层，厚度为80nm；构建在第二硅衬底上表面介质层上的顶板芯片接触电极、顶板芯片加热电极和顶板芯片隔离层，材料为铂，厚度为300nm；刻蚀于顶板芯片加热电极间的第三观察窗口和刻蚀于第二硅衬底上表面介质层的第四观察窗口，窗口处的介质层厚度为30nm；构建于第二硅衬底与第二硅衬底下表面介质层中的第二镂空区，第二镂空区覆盖第三观察窗口和第四观察窗口。
如图2所示第一观察窗口和第四观察窗口位置在垂直于第一硅衬底上表面的方向上对应；第二观察窗口和第三观察窗口位置在垂直于第一硅衬底上表面的方向上对应；基板芯片接触电极和顶板芯片接触电极位置在垂直于第一硅衬底上表面的方向上对应；基板芯片隔离层和顶板芯片隔离层位置在垂直于第一硅衬底上表面的方向上对应。
顶板芯片与基板芯片通过基板芯片隔离层和顶板芯片隔离层对准接触，使用环氧树脂进行粘接封闭。
如上所述的一种适用于透射电镜表征的双温区密封腔芯片的制作方法具体包括如下步骤：
对于基板芯片，提供一硅基衬底。
在第一硅衬底上表面形成第一硅衬底上表面介质层，下表面形成第一硅衬底下表面介质层；
具体的使用低压化学气相沉积(LPCVD)，在衬底上表面形成第一硅衬底上表面介质层，下表面形成第一硅衬底下表面介质层，材料为氮化硅Si3N4，厚度为80nm。
在上表面介质层上形成第一观察窗口和第二观察窗口；
具体的使用反应离子刻蚀(RIE)在第一硅衬底上表面介质层上形成第一观察窗口和第二观察窗口，刻蚀深度为50nm。
在第一硅衬底上表面介质层上形成基板芯片接触电极、基板芯片加热电极和基板芯片隔离层；
具体的，使用金属剥离(Lift-off)工艺，在第一硅衬底上表面介质层上形成基板芯片接触电极、基板芯片加热电极和基板芯片隔离层图案，材料为铂，厚度均为300nm，基板芯片隔离层与基板芯片加热电极以及基板芯片接触电极不接触，避免电路短路。
在第一硅衬底下表面形成贯穿第一硅衬底下表面介质层以及第一硅衬底的第一镂空区；
具体的，使用氢氧化钾腐蚀液湿法刻蚀在第一硅衬底下表面形成贯穿第一硅衬底下表面介质层以及第一硅衬底的第一镂空区。
对于顶板芯片，提供一硅基衬底。
在第二硅衬底上表面形成第二硅衬底上表面介质层，下表面形成第二硅衬底下表面介质层；
具体的使用低压化学气相沉积(LPCVD)，在第二硅衬底上表面形成第二硅衬底上表面介质层，下表面形成第二硅衬底下表面介质层，材料为氮化硅Si3N4，厚度为80nm。
在第二硅衬底上表面介质层上形成第三观察窗口和第四观察窗口；
具体的使用反应离子刻蚀(RIE)在第二硅衬底上表面介质层上形成第三观察窗口和第四观察窗口，刻蚀深度为50nm。
在第二硅衬底上表面介质层上形成顶板芯片接触电极、顶板芯片加热电极和顶板芯片隔离层；
具体的，使用金属剥离(Lift-off)工艺，在第二硅衬底上表面介质层上形成顶板芯片接触电极、顶板芯片加热电极和顶板芯片隔离层图案，材料为铂，厚度均为300nm，顶板芯片隔离层与顶板芯片加热电极以及顶板芯片接触电极不接触，避免电路短路。
在第二硅衬底下表面形成贯穿第二硅衬底下表面介质层以及第二硅衬底的第二镂空区；
具体的，使用氢氧化钾腐蚀液湿法刻蚀在第二硅衬底下表面形成贯穿第二硅衬底下表面介质层以及第二硅衬底的第二镂空区。
将待观测的样品材料或/和催化剂根据实验需求分别置于第一观察窗口、第二观察窗口、第三观察窗口、第四观察窗口中的一个或多区域。
将基板芯片与顶板芯片的上表面相对，使得基板芯片隔离层图案与顶板芯片隔离层图案重合，基板芯片的第二观察窗口和顶板芯片第三观察窗口的中心连线垂直于硅衬底表面，在基板芯片与顶板芯片的交界处涂覆粘合剂；
具体的，使用环氧树脂在基板芯片与顶板芯片的交界处涂覆。

Claims (8)

1.一种适用于透射电镜表征的双温区密封腔芯片，其特征在于：该双温区密封腔芯片包含基板芯片与顶板芯片；
基板芯片包含第一硅衬底(1)，构建在第一硅衬底(1)下表面的第一硅衬底下表面介质层(2)，构建在第一硅衬底(1)上表面的第一硅衬底上表面介质层(3)；构建在第一硅衬底上表面介质层(3)上的基板芯片接触电极(4)、基板芯片加热电极(5)和基板芯片隔离层(6)；刻蚀于基板芯片加热电极(5)间的第一观察窗口(7)和刻蚀于第一硅衬底上表面介质层(3)的第二观察窗口(17)；构建于第一硅衬底(1)与第一硅衬底下表面介质层(2)中的第一镂空区(8)，第一镂空区(8)覆盖第一观察窗口(7)和第二观察窗口(17)；
顶板芯片包含第二硅衬底(9)，构建在第二硅衬底(9)下表面的第二硅衬底下表面介质层(10)，构建在第二硅衬底(9)上表面的第二硅衬底上表面介质层(11)；构建在第二硅衬底上表面介质层(11)上的顶板芯片接触电极(12)、顶板芯片加热电极(13)和顶板芯片隔离层(14)；刻蚀于顶板芯片加热电极(13)间的第三观察窗口(15)和刻蚀于第二硅衬底上表面介质层(11)的第四观察窗口(18)；构建于第二硅衬底(9)与第二硅衬底下表面介质层(10)中的第二镂空区(16)，第二镂空区(16)覆盖第三观察窗口(15)和第四观察窗口(18)；第一观察窗口(7)和第四观察窗口(18)位置在垂直于第一硅衬底(1)上表面的方向上对应；第二观察窗口(17)和第三观察窗口(15)位置在垂直于第一硅衬底(1)上表面的方向上对应；基板芯片接触电极(4)和顶板芯片接触电极(12)位置在垂直于第一硅衬底(1)上表面的方向上对应；基板芯片隔离层(6)和顶板芯片隔离层(14)位置在垂直于第一硅衬底(1)上表面的方向上对应；
顶板芯片与基板芯片通过基板芯片隔离层(6)和顶板芯片隔离层(14)对准接触，使用粘合剂(19)进行粘接封闭。
2.根据权利要求1所述的适用于透射电镜表征的双温区密封腔芯片，其特征在于：所述第一硅衬底下表面介质层(2)、第一硅衬底上表面介质层(3)、第二硅衬底下表面介质层(10)和第二硅衬底上表面介质层(11)为氧化硅SiO2、碳化硅SiC、氮化硅Si3N4、氧化铝Al2O3中的任意一种或多种组合的绝缘材料，第一硅衬底上表面介质层(3)和第二硅衬底上表面介质层(11)厚度为50～1000nm。
3.根据权利要求1所述的适用于透射电镜表征的双温区密封腔芯片，其特征在于：所述基板芯片接触电极(4)、基板芯片加热电极(5)、顶板芯片接触电极(12)、顶板芯片加热电极(13)的材料为镍、金、铂、铜、铝、钨、多晶硅、掺杂硅中的任一种或多种组合，基板芯片接触电极(4)、基板芯片加热电极(5)、顶板芯片接触电极(12)、顶板芯片加热电极(13)的厚度为50～1000nm。
4.根据权利要求1所述的适用于透射电镜表征的双温区密封腔芯片，其特征在于：所述基板芯片隔离层(6)和顶板芯片隔离层(14)的材料为镍、金、铂、铜、铝、钨、硅、氧化硅SiO2、碳化硅SiC、氮化硅Si3N4、氧化铝Al2O3中的一种或多种组合，基板芯片隔离层(6)和顶板芯片隔离层(14)的厚度为50～1000nm。
5.根据权利要求1所述的适用于透射电镜表征的双温区密封腔芯片，其特征在于：所述第一观察窗口(7)、第二观察窗口(17)、第三观察窗口(15)和第四观察窗口(18)处的介质层厚度为10～50nm；第一观察窗口(7)、第二观察窗口(17)、第三观察窗口(15)和第四观察窗口(18)的形状为单个或多个组合的规则和不规则图形。
6.根据权利要求1所述的适用于透射电镜表征的双温区密封腔芯片，其特征在于：所述第一观察窗口(7)、第二观察窗口(17)、第三观察窗口(15)和第四观察窗口(18)的形状为单个或多个组合的圆形、椭圆形或方形。
7.根据权利要求1所述的一种适用于透射电镜表征的双温区密封腔芯片，其特征在于：所述粘合剂(19)材料为环氧树脂、银胶、ITO、铟或者真空硅脂。
8.如权利要求1至7中任一所述的适用于透射电镜表征的双温区密封腔芯片的制作方法，其特征在于，包括：
对于基板芯片，提供第一硅衬底，在第一硅衬底上表面和下表面形成第一硅衬底下表面介质层、第一硅衬底上表面介质层，在第一硅衬底上表面介质层上形成第一观察窗口和第二观察窗口，在第一硅衬底上表面介质层上形成基板芯片接触电极、基板芯片加热电极、基板芯片隔离层；在第一硅衬底1下表面形成贯穿下表面的第一硅衬底下表面介质层以及第一硅衬底的第一镂空区；
对于顶板芯片，提供第二硅衬底，在第二硅衬底上表面和下表面形成第二硅衬底下表面介质层、第二硅衬底上表面介质层，在第二硅衬底上表面介质层上形成第三观察窗口和第四观察窗口，在第二硅衬底上表面介质层上形成顶板芯片接触电极、顶板芯片加热电极、顶板芯片隔离层；在第二硅衬底下表面形成贯穿第二硅衬底下表面介质层、第二硅衬底上表面介质层以及第二硅衬底的第二镂空区；
将待观测的样品材料或/和催化剂根据实验需求分别置于基板芯片或/和顶板芯片的观察窗口区；
将基板芯片与顶板芯片的上表面相对，使得基板芯片的隔离层图案与顶板芯片的隔离层图案重合，基板芯片的观察窗口和顶板芯片观察窗口的中心连线垂直于硅衬底表面，在基板芯片与顶板芯片的交界处涂覆粘合剂。
CN202110011404.0A 2021-01-06 2021-01-06 适用于透射电镜表征的双温区密封腔芯片及其制作方法 Active CN112837984B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110011404.0A CN112837984B (zh) 2021-01-06 2021-01-06 适用于透射电镜表征的双温区密封腔芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110011404.0A CN112837984B (zh) 2021-01-06 2021-01-06 适用于透射电镜表征的双温区密封腔芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN112837984A true CN112837984A (zh) 2021-05-25
CN112837984B CN112837984B (zh) 2023-07-04

Family

ID=75926153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110011404.0A Active CN112837984B (zh) 2021-01-06 2021-01-06 适用于透射电镜表征的双温区密封腔芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN112837984B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114758939A (zh) * 2022-04-12 2022-07-15 东南大学 一种用于透射电镜表征的热、电场耦合型密封腔芯片及其制作方法
CN116973385A (zh) * 2023-07-31 2023-10-31 上海迈振电子科技有限公司 一种用于磁性材料tem表征的原位芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107525816A (zh) * 2017-09-30 2017-12-29 南通盟维芯片科技有限公司 具有超薄氮化硅观察窗口的tem液体测试芯片及其制法
CN109665485A (zh) * 2018-12-06 2019-04-23 苏州原位芯片科技有限责任公司 一种用于微观原位观察的mems加热芯片及其制作方法
CN111272781A (zh) * 2020-02-14 2020-06-12 东南大学 一种用于透射电镜原位表征的cvd芯片及其使用方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107525816A (zh) * 2017-09-30 2017-12-29 南通盟维芯片科技有限公司 具有超薄氮化硅观察窗口的tem液体测试芯片及其制法
CN109665485A (zh) * 2018-12-06 2019-04-23 苏州原位芯片科技有限责任公司 一种用于微观原位观察的mems加热芯片及其制作方法
CN111272781A (zh) * 2020-02-14 2020-06-12 东南大学 一种用于透射电镜原位表征的cvd芯片及其使用方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114758939A (zh) * 2022-04-12 2022-07-15 东南大学 一种用于透射电镜表征的热、电场耦合型密封腔芯片及其制作方法
CN114758939B (zh) * 2022-04-12 2023-10-03 东南大学 一种用于透射电镜表征的热、电场耦合型密封腔芯片及其制作方法
CN116973385A (zh) * 2023-07-31 2023-10-31 上海迈振电子科技有限公司 一种用于磁性材料tem表征的原位芯片及其制备方法
CN116973385B (zh) * 2023-07-31 2024-05-28 上海迈振电子科技有限公司 一种用于磁性材料tem表征的原位芯片及其制备方法

Also Published As

Publication number Publication date
CN112837984B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
CN112837984A (zh) 适用于透射电镜表征的双温区密封腔芯片及其制作方法
US9580305B2 (en) Single silicon wafer micromachined thermal conduction sensor
Stoldt et al. A low-temperature CVD process for silicon carbide MEMS
KR100812996B1 (ko) 마이크로 가스 센서 및 그 제조방법
CN109665485A (zh) 一种用于微观原位观察的mems加热芯片及其制作方法
CN207423635U (zh) 一种微加热器及气体传感器
CN101388364B (zh) 采用低温工艺形成电学隔离区方法及单片集成方法
WO2016187913A1 (zh) 原位测量固-液相界面电化学反应的芯片组件
CN108760148B (zh) 一种绝压式光纤法珀碳化硅耐高温航空压力传感器
CN114758939B (zh) 一种用于透射电镜表征的热、电场耦合型密封腔芯片及其制作方法
CN112683348A (zh) 一种mems电容式流量传感器及其制备方法
CN109626318A (zh) 盖板结构及其制作方法、电容式传感器
CN103229290B (zh) 薄芯片在载体衬底上的低共熔压焊
WO2014172660A1 (en) Porous material for thermal and/or electrical isolation and methods of manufacture
JP2005522689A (ja) 分子的に平滑な表面の形成方法
CN209448911U (zh) 复合结构的微加热板
CN101468786B (zh) 一种用于微电子机械系统的碳化硅微通道的制作方法
CN108463431A (zh) 用于制造多层mems构件的方法和相应的多层mems构件
CN109809360A (zh) 一种刻蚀方向可控的硅纳米孔结构及其制备方法
Li et al. Ultra-small high‐temperature pressure sensor chips fabricated in single‐layer (111) SOI wafers
CN107879309A (zh) 用于微纳尺度物质投送及提取的中空悬臂探针
CN111272781A (zh) 一种用于透射电镜原位表征的cvd芯片及其使用方法
CN114804007A (zh) 一种基于多孔硅隔热层的mems真空计及其制备方法
Liang et al. Fabrication of bonded SiC structure with cavity based on direct bonding process for MEMS device applications
CN209721578U (zh) 一种压阻式双轴运动传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant