CN112802535A - 用于操作单元板的方法及设备 - Google Patents

Abstract

本发明涉及用于操作单元板的方法及设备。描述用于操作一或多个铁电存储器单元的方法、系统、技术及装置。单元群组可取决于(例如)所述单元群组、单元页及/或单元区段的单元板之间的关系以不同方式操作。可成对地或以更大倍数选择单元以便适应一群组、一页及/或一区段内的两个或两个以上单元之间的电流关系(例如短路)。当基于较小页尺寸执行存取时，可选择较大页尺寸的单元以适应所述较小页、所述较大页及/或包含所述较小页或所述较大页的存储器区段内的板之间的短路。

Description

用于操作单元板的方法及设备

分案申请的相关信息

本案是分案申请。该分案的母案是申请日为2019年6月5日、申请号为201910486891.9、发明名称为“阵列板短路修复”的发明专利申请案。

交叉参考

本专利申请案主张由洛维特(Lovett)等人在2018年6月6日申请的标题为“阵列板短路修复(Array Plate Short Repair)”的第16/001,784号美国专利申请案的优先权，所述美国专利申请案是由法肯索尔(Fackenthal)等人在2018年3月6日申请的标题为“板缺陷缓解技术(Plate Defect Mitigation Techniques)”的第15/913,413号美国专利申请案的部分接续申请案，所述美国专利申请案是由法肯索尔(Fackenthal)等人在2016年6月16日申请的标题为“板缺陷缓解技术(Plate Defect Mitigation Techniques)”的第15/184,795号美国专利申请案(现在是第9,941,021号美国专利)的接续，所述案中的每一者被转让给其受让人，且其中每一者以其全文引用方式明确并入本文中。

技术领域

技术领域涉及阵列板短路修复。

背景技术

下文大体上涉及存储器装置，且更明确来说，涉及单元板的选择及与单元板相关的操作。

存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。信息通过编程存储器装置的不同状态被存储。举例来说，二进制装置具有两种状态，其通常由逻辑“1”或逻辑“0”标示。在其它系统中，可存储两种以上状态。为了存取经存储信息，电子装置可读取或感测存储器装置中的经存储状态。为了存储信息，电子装置可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如，快闪存储器)可甚至在不存在外部电源的情况下存储数据达延长时间周期。易失性存储器装置(例如，DRAM)可随时间的推移丢失其经存储状态，除非其由外部电源周期性刷新。二进制存储器装置可(例如)包含充电或放电电容器。充电电容器可随着时间的推移通过泄漏电流变成放电的，从而导致丢失经存储信息。易失性存储器的某些方面可提供性能优点，例如更快读取或写入速度，而非易失性的方面(例如在无周期性刷新的情况下存储数据的能力)可为有利的。

FeRAM可使用类似装置架构作为易失性存储器但可具有非易失性性质，这是由于使用了铁电电容器作为存储装置。因此，与其它非易失性及易失性存储器装置相比，FeRAM装置可具有经改进性能。在某些FeRAM设计(以及其它设计类型)中，垂直切割单元板或其它紧密相间的单元板以及其它组件可包含一或多个非理想或不合意关系或通信，其致使所述单元板、其它元件及/或其它组件不可用，且潜在地需要众多冗余及昂贵的存储器元件。

发明内容

在一个实例中，一种方法包含：接收用于与第一页尺寸的存储器单元相关联的存储器存取操作的存储器存取命令；至少部分基于所述存储器存取命令，识别将激活以用于所述存储器存取操作的第一页存储器单元，所述第一页具有所述第一页尺寸；确定是否存在与包含所述第一页且具有大于所述第一页尺寸的第二页尺寸的第二页存储器单元的至少一个存储器单元相关联的短路；及至少部分基于确定存在与所述至少一个存储器单元相关联的短路，激活所述第二页存储器单元。

在一个实例中，一种电子存储器设备或存储器装置包含：存储器阵列，其包括具有第一页尺寸的第一页存储器单元及包含所述第一页且具有第二页尺寸的第二页存储器单元。所述电子存储器设备或存储器装置还包含：命令组件，其经配置以：接收与所述存储器阵列中的所述第一页尺寸的存储器单元相关联的存储器存取命令，及至少部分基于所述存储器存取命令，发送与所述第一页存储器单元相关联的地址范围。所述电子存储器设备或存储器装置还包含：逻辑组件，其与所述命令组件及所述存储器阵列耦合，所述逻辑组件经配置以：从所述命令组件接收与所述第一页存储器单元相关联的地址范围，及至少部分基于所述地址范围且响应于确定存在与所述第二页存储器单元中的至少一个存储器单元相关联的短路，激活信号，其中所述存储器阵列经配置以至少部分基于所述信号的所述激活来激活所述第二页存储器单元。

在一个实例中，一种电子存储器设备或存储器装置包含：存储器阵列，其包含各自包含划分成一组存储器单元页的一组存储器单元区段的一组层。所述电子存储器设备或存储器装置还包含：命令组件，其经配置以：接收与第一页尺寸相关联的存储器存取命令，及至少部分基于所述存储器存取命令，发送与所述组页中的第一页相关联的区段号的指示，其中所述第一页具有所述第一页尺寸且在与所述区段号相关联的第一区段中。所述电子存储器设备或存储器装置还包含：逻辑组件，其与所述命令组件及所述组层耦合，所述逻辑组件经配置以：接收所述区段号的所述指示，及至少部分基于所述指示，响应于确定存在与同所述区段号相关联的第二区段中的至少一个存储器单元相关联的短路，激活信号，其中所述存储器阵列经配置以至少部分基于所述信号的所述激活来激活所述第一区段中的全部存储器单元。

附图说明

参考下图描述本发明的实例实施例。

图1说明根据本发明的各种实施例的支持选择一或多个单元板及基于一或多个单元板的操作的实例存储器阵列。

图2说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的存储器单元的实例电路。

图3说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的铁电存储器单元的实例磁滞回线。

图4说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的存储器阵列及其它组件的实例。

图5说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的存储器阵列及其它组件的实例。

图6说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的示范性存储器阵列及组件关系。

图7说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的存储器阵列。

图8说明根据本发明的各种实施例的包含支持选择一或多个单元板及与一或多个单元板相关的操作的存储器阵列的系统。

图9及10是说明根据本发明的各种实施例的用于选择一或多个单元板及与一或多个单元板相关的操作的方法的流程图。

图11说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的实例存储器阵列。

图12说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的实例存储器阵列。

图13说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的实例存储器阵列。

图14是说明根据本发明的各种实施例的用于选择一或多个单元板及与一或多个单元板相关的操作的方法的流程图。

具体实施方式

在存储器设计中，当印刷存储器元件的长迹线或连续部分时，意外缺陷风险增加。这些缺陷可产生操作问题且可致使完整存储器阵列的部分不可用。在一些阵列设计中，单元板及其它元件紧密地在一起，且在单元板(包含(但不限于)邻近单元板)之间存在意外电流风险及其它关系。基于制造或其它动作，单元板与相邻单元板可具有电流关系，或单元板相对于相邻单元板可具有其它缺陷。此类关系或缺陷可弱化或抑制单元板的一或多者的性能。此类关系实例包含短路、寄生场或信号及类似物。

一些单元板可包含垂直切割单元板及其它，其在较少数目个数字线(例如，4到16条)及相对较大数目个字线(例如，512到1024条)中可为常见的。单元板在制造期间的形成方式可影响阵列性能。在一些例子中，因为相应单元板之间的距离相对较窄(例如，如数字线、字线之间的距离)，所以单元板之间可存在意外电流关系。在一些实施例中，一群组单元板之间的电流关系(例如，短路)可致使群组、区段或一些其它存储器元件不可操作。在一些情况中，单元之间短接的风险可导致制造商采用昂贵的批发或本地冗余或两者；且此类缺陷的风险可促进其它相对较复杂的解决方案，包含更稳健的设计参数(例如，增加板之间的间隔)。这些替代物增加成本且降低存储器设计功能及能力。

如本文描述，存储器阵列可经建立及操作以缓解缺陷风险。通过实例，基于各种单元板(以及其它元件)之间的一或多个电流关系，两个或两个以上板可一起经选择以准许操作及填充一或多个感测组件，尽管所述板之间存在会以其它方式致使所述板或其它元件(例如，区段)不可操作的电流关系(例如，短路)。在一些实施例中，此选择可为至少部分基于同时选择两个板。在一些实施例中，此选择可基于同时选择两个板。在一些实施例中，此选择可基于选择包含电流关系的一对板。在一些实施例中，此选择可基于选择本身不包含电流关系但在空间上或另外与具有电流关系的板相关的一对板。在一些实施例中，对于与较小页尺寸相关联的存储器存取操作，此选择可为至少部分基于选择较大页尺寸的全部存储器单元。在一些实施例中，此选择可为至少部分基于选择具有被短接在一起的两个板的区段中的全部存储器单元。

在一些实施例中，在一或多个单元板群组(例如，两个、四个或八个单元板群组)中选择的单元板可基于与彼此或其它元件或组件的相对位置进行选择。举例来说，且如下文进一步描述，如果一群组八个板中的单元板处于零位置(例如，群组中的第一位置)中，且一个位置(例如，群组中的第二位置)中的单元板具有电流关系(例如，在板之间存在短路)，那么可使用对应于基于位置的零-一关系的“偶-奇”关系一起选择此群组或其它群组中的单元板或把所述单元板配成一对。作为另一实例，如果三位置中(例如，在群组中的第四位置中)的单元板与第四位置(例如，群组中的第五位置)中的单元板具有逆电流关系(例如，存在经预先确定的电流电平)，那么可使用对应于基于位置的三-四关系的“奇-偶”关系一起选择此群组及/或其它群组中的单元板或把所述单元板配成一对。

在一些实施例中，通过选择对应对中的单元板，对应选择组件(例如，晶体管)经布置以使能够使用对应数字线将第一组单元板(例如，板0、2、4及6)连接到指定感测组件(例如，感测放大器)及使用对应数字线将第二组单元板(例如，板1、3、5及7)连接到指定感测组件(例如，感测放大器)。以此方式，当选择了一对或多对邻近板时，对应于八个(例如)板的指定感测组件可各自被正确地填充数据-尽管在(例如)板、元件或组件之间存在一或多个电流关系。如下文进一步论述，在一些实施例中，板及对应正确地填充的感测组件的此选择可基于来自第一单元板群组的七个板(例如，板0到6、板1到七)及来自第二单元板群组的一个板(例如，板7、板0)，从而提供八个正确地填充的感测组件。然而，其它选择可基于经不同地设定大小的板群组；例如，具有多于或少于8个板的群组。

在一些实施例中，选择板包含选择与板相关联的一或多个存储器单元，例如通过激活与存储器单元相关联的一或多个字线、数字线、板线、感测组件等。在一些实施例中，选择板包含用选择电压对板加偏压而无需必须激活与板相关联的存储器单元的全部其它存取线或感测组件。

一些存储器装置可基于不同页尺寸支持存储器存取；例如，存储器装置可能能够基于页尺寸(例如256B、128B、64B等)执行存储器存取。页尺寸可为可同时选择或存取以用于存储器存取操作的最小数目个存储器单元。在一些情况中，存储器装置可经配置以基于特定页尺寸执行存储器存取；即，在存储器存取操作期间，存储器装置可经配置以基于页尺寸同时选择或激活用于存储器存取操作的多个存储器单元。举例来说，存储器装置可经配置以同时存取对应于不同页尺寸64B、128B或256B的不同数目(例如，页)个存储器单元。

在一些情况中，存储器阵列的一或多个存取线(例如字线、数字线及/或板线)可在一页内的多个存储器单元之中共享。配置存储器装置以使用较小页尺寸(例如，128B、64B)可通过(例如)相对于较大页尺寸(例如，256B)所需的电量减少存取线驱动器(例如，字线驱动器、数字线驱动器、板线驱动器)及在存储器存取操作期间激活的感测放大器的数目减小存储器存取所需的电量。在一些情况中，存取较小页尺寸包括激活或选择每一板群组中的板子集。举例来说，如果每一群组具有四个板，那么64B页的存储器存取仅可激活或选择与每一板群组中的第一板相关联的存储器单元。128B页的存储器存取可仅选择与每一板群组中的两个板(例如第一及第三板或第二及第四板)相关联的存储器单元。256B页的存储器存取可选择与每一板群组中的所有四个板相关联的全部存储器单元。

在一些情况中，经配置以基于较小页尺寸执行存储器存取的存储器装置可代替地基于较大页尺寸执行存储器存取以缓解不合意的电连接。举例来说，如果将使用较小页尺寸存取的目标存储器单元的板与不在相同页内的第二存储器单元的板(其可为(例如)一群组中的邻近板)具有电短路，那么存储器装置可基于包含目标存储器单元及第二存储器单元两者的较大页尺寸执行存储器存取以便避免潜在地破坏第二存储器单元的状态。在一些情况中，如果存储器装置确定在包含于第一页中的第一板与不包含于第一页中但包含于第二较大页中的第二板之间存在短路，那么存储器装置可“促进”从较小页尺寸到较大页尺寸的存储器存取以激活经短接板两者。在一些情况中，选择较大页中的全部存储器单元可包含选择包含较大页的区段中的全部存储器单元。

下文在存储器阵列的上下文及其它上下文中进一步详述上文介绍的本发明的实施例。接着，描述单元板的特定实施例，包含垂直切割单元板及单元板及相关操作选择以及其它。通过与至少部分基于一或多个群组的单元板、一或多个页的板及/或一或多个区段的板的与操作选择相关的设备图、系统图及流程图进一步说明且参考所述图进一步描述本发明的这些及其它实施例。

在本发明中，单元板与板同义地使用，除非一或多个特定实施例另外指示。如本文所述，板可与单个存储器单元或多个存储器单元相关联。

图1说明根据本发明的各种实施例的支持一或多个单元板及与一或多个单元板相关的操作的实例存储器阵列100。存储器阵列100也可称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可编程以存储标示为逻辑0及逻辑1的两种状态。在一些实施例中，存储器单元105经配置以存储两种以上逻辑状态。每一状态在存储器单元105被存取时可跨存储器单元105产生对应电压。存储器单元105可包含存储表示可编程状态的电荷的电容器；举例来说，充电及未充电电容器可表示两种逻辑状态。DRAM架构可通常使用此设计，且采用的电容器可包含具有线性电极化性质的电介质材料。相比之下，铁电存储器单元可包含用铁电作为电介质材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。铁电材料具有非线性极化性质，且下文论述铁电存储器单元105的细节及优点。

可通过激活或选择适当字线110及数字线115对存储器单元105执行操作(例如读取及写入)。激活或选择字线110或数字线115可包含将电压施加于相应线。在一些实施例中，数字线115可称为位线。字线110或数字线115或两者可称为存取线。字线110及数字线115可由导电材料制成。在一些实施例中，字线110及数字线115由金属(例如，铜、铝、金、钨等)制成。每一行存储器单元105连接到单个字线110，且每一列存储器单元105连接到单个数字线115。

通过激活一根字线110及一根数字线115，可在其相交点处存取单个存储器单元105。字线110与数字线115的相交点可称为存储器单元的地址。在一些实施例中，每一数字线115可连接到一或多个感测组件125，在一些实施例中，感测组件125可包含感测放大器，其对应于每一数字线115。

在一些实施例中，存储器单元105可被组织成区段，其可为多个群组的存储器单元105的一行。在一些情况中，每一群组内的相同位置中的板(例如，每一群组中的第一板)可由单个字线110服务，或一群组内的多对板可由单个字线服务，或一群组或区段中的全部板可由单个字线服务。

在一些实施例中，一或多个读取或写入操作可基于一或多个单板元选择或从一或多个单元板选择导出。举例来说，一或若干单元板的选择可指示两个单元板之间的板对或一或多个群组、区段、页、库、裸片等内的每一组(例如，两个单元板组成的一组)的板配对。举例来说，一或多个单元板的选择可包含每一群组内的单元板对的选择或一群组或区段中的全部单元板的选择。

在一些架构中，单元的逻辑存储装置(例如，电容器)可通过选择装置与数字线电隔离。字线110可连接到所述选择装置且可控制所述选择装置。举例来说，所述选择装置可为晶体管，且字线110可连接到晶体管的栅极。激活字线110在存储器单元105的电容器与其对应数字线115之间产生电连接。接着，可存取数字线以读取或写入存储器单元105。

存取存储器单元105可通过行解码器120及列解码器130来控制。举例来说，行解码器120可从存储器控制器140接收行地址且基于接收到的行地址激活适当字线110。类似地，列解码器130从存储器控制器140接收列地址且激活适当数字线115。因此，通过激活字线110及数字线115，可存取存储器单元105。如本文论述，在各种实施例中，一或多个单元或单元板的地址或位置可影响与单元板以及其它元件或组件相关的识别、确定或选择。在一些实施例中，存储器单元的地址或位置可影响选择，例如基于绝对地址或位置或相对地址或位置的选择。在一些实施例中，存储器单元的地址或位置及电流关系的存在可影响单元板群组内或跨单元板群组的板对的选择。在一些实施例中，存储器单元的地址、位置或区段及电流关系的存在可影响一页存储器单元或一区段的存储器单元的选择或激活。

在存取之后，就可由感测组件125读取或感测存储器单元105。当读取存储器单元105时，经存储状态可跨单元的电容器且因此在数字线115出产生对应信号。举例来说，感测组件125可比较相关数字线115的信号(例如，电压)与参考信号(未展示)以便确定存储器单元105的经存储状态。举例来说，如果数字线115具有比参考电压更高的电压，那么感测组件125可确定存储器单元105中的经存储状态是逻辑1，且反之亦然。感测组件125可包含各种晶体管或放大器以便检测及放大信号中的差，这可称为锁存。接着，检测到的存储器单元105的逻辑状态可通过列解码器130输出作为输出135。

可通过类似地激活相关字线110及数字线115将存储器单元105设置、写入或初始化到一状态。如上文论述，激活字线110将对应行的存储器单元105电连接到其相应数字线115。通过在字线110被激活时控制相关数字线115，存储器单元115可被写入-即，逻辑值可被存储于存储器单元105中。列解码器130可接受将写入到存储器单元105的数据，例如输入135。在铁电电容器的情况中，存储器单元105通过跨铁电电容器施加电压而写入。在下文更详细论述此过程。

在一些存储器架构中，存取存储器单元105可降级或损坏经存储逻辑状态，且重写或刷新操作可经执行以将原始逻辑状态返回到存储器单元105。在DRAM中，例如，电容器可在感测操作以及其它期间部分或完全放电，从而破坏经存储逻辑状态。所以可在感测操作之后重写逻辑状态。另外，激活单个字线110可导致一行中的一或多个存储器单元都放电；因此，可能需要重写一行中的一或多个存储器单元105。

包含DRAM的一些存储器架构可随时间的推移丢失其经存储状态，除非其由外部电源周期性刷新。举例来说，充电电容器可随着时间的推移通过泄漏电流变成放电的，从而导致丢失经存储信息。这些所谓的易失性存储器装置的刷新速率可能相对较高(例如，对于DRAM，每秒十几个刷新操作)，这可导致显著电力消耗。在存储器阵列越来越大的情况下，尤其是对于依赖于有限电源(例如电池)的移动装置来说，增加的电力消耗可抑制存储器阵列的部署或操作(例如，电力供应器、热量产生、材料极限等)。如下文论述，铁电存储器单元可具有可导致相对于其它存储器架构改进的性能的有益性质。举例来说，因为铁电存储器单元趋向于较不易受经存储电荷降级影响，所以采用铁电存储器单元105的存储器阵列100可能需要较少或无需刷新操作，且可因此需要较小电力来操作。

存储器控制器140可通过各种组件(例如，行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(读取、写入、重写、刷新等)。存储器控制器140可生成行及列地址信号以便激活所要字线110及数字线115。存储器控制器140还可生成且控制在存储器阵列100的操作期间使用的各种电压电势。一般来说，本文论述的经施加电压的振幅、形状或持续时间可被调整或改变且可针对在操作存储器阵列100中论述的各种操作不同。此外，可同时存取存储器阵列100内的一个、多个或所有存储器单元105；例如，可在其中所有存储器单元105或一群组存储器单元105都被设置到单个逻辑状态的复位操作期间同时存取存储器阵列100的多个或所有单元。举例来说，可基于存储器存取命令中指定的页尺寸或基于存储器阵列的页尺寸配置同时(simultaneously/concurrently)存取存储器阵列100中的一页存储器单元105。在此情况中，存储器控制器140可生成一系列地址以存取所述页存储器单元。

在一些实施例中，存储器装置可包含多层级或层存储器单元105，其可包含多个堆叠式存储器阵列100，例如在交叉点存储器架构中。在一些情况中，每一层可具有其自身行解码器120、感测组件125、列解码器130及/或输入/输出135。在一些情况中，单个存储器控制器140可通过生成用于不同层中的存储器单元的行或列地址信号控制多个层。

在一些实施例中，存储器控制器140可与第一单元板及第二单元板相关或与第一单元板及第二单元板电子通信。第一数字线可经由第一选择组件(例如，晶体管)与第一单元板及第一感测组件(例如，感测放大器)电子通信。第二数字线也可经由第二选择组件(例如，晶体管)与第二单元板及第二感测组件(例如，感测放大器)电子通信。至少部分基于所述电子通信，控制器可操作以起始或执行与选择一或多个单元板对相关的一或多个操作。在一些实施例中，存储器控制器140可操作以确定与一或多个单元板相关的电流关系。至少部分基于此确定或识别，存储器控制器140可使用第一选择组件或第二选择组件起始(例如，向另一元件或组件发送指令或信号或控制另一元件或组件以操作)及操作以选择第一单元板及第二单元板。在一些实施例中，此选择可包含从控制器到一或多个选择组件的电子通信。

在一些实施例中，存储器控制器140可操作以接收用于与第一页尺寸的存储器单元相关联的存储器存取操作的存储器存取命令。第一页尺寸可在存储器存取命令中指定，例如，或可为存储器控制器140的配置选项。所述存储器控制器可至少部分基于存储器存取命令，识别将经激活以用于所述存储器存取操作的第一页存储器单元。第一页可具有第一页尺寸，且存储器控制器140可通过生成行及列地址信号识别第一页以便激活与第一页相关联的一或多根字线110及/或数字线115。在一些实施例中，存储器控制器140可包含逻辑组件(未展示)或与逻辑组件耦合，所述逻辑组件可操作以确定是否存在与包含第一页且具有大于第一页尺寸的第二页尺寸的第二页存储器单元的至少一个存储器单元相关联的短路。所述短路可为(例如)与第二页的存储器单元相关联的第一板与第二板之间的短路。在一些实施例中，逻辑组件通过接收与短路相关联的信号(例如来自基于短路触发的熔丝的信号)确定是否存在短路。存储器阵列100可操作以至少部分基于确定存在短路激活第二页存储器单元(例如，包含第一页存储器单元)。在一些实施例中，存储器控制器140可通过生成与第二页相关联的行及列地址信号激活第二页存储器单元以便激活与第二页相关联的字线110及数字线115。在一些实施例中，存储器阵列100至少部分基于接收到的信号生成与第二页相关联的行及列地址信号；例如，通过修改由存储器控制器140生成且与第一页相关联的行及列地址。

图2说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的实例电路200。电路200可包含铁电存储器单元105-a、字线110-a、数字线115-a及感测组件125-a，其可分别为参考图1及/或其它所描述的存储器单元105、字线110、数字线115及感测组件125的实施例。电路200包含逻辑存储组件，例如电容器205，其可包含导电端子，其包含板210及单元底部215。这些端子可通过绝缘铁电材料分离。如本发明中描述，各种状态可通过给电容器205充电或放电来存储。

可通过操作电路200中表示的各种元件读取或感测电容器205的经存储状态。电容器205可与数字线115-a电子通信。电容器205可因此在选择组件220被取消激活时与数字线115-a隔离，且电容器205可在选择组件220被激活以选择铁电存储器单元105-a时经由选择组件220连接到数字线115-a。换句话来说，铁电存储器单元105-a可使用与铁电电容器205电子通信的选择组件220选择，其中铁电存储器单元105-a包含选择组件220及铁电电容器205。在一些实施例中，选择组件220可为晶体管或可包含晶体管，且其操作可通过将电压施加于晶体管栅极来控制，其中电压具有大于晶体管的阈值量值的量值。字线110-a可激活选择组件220；例如，施加于字线110-a的电压被施加于晶体管栅极，从而连接电容器205与数字线115-a。

在图2中描绘的实例中，电容器205是铁电电容器。归因于电容器205的板之间的铁电材料，且如下文更详细论述，在连接到数字线115-a之后电容器205可不放电。代替地，板210可由外部电压(例如，经由板线230)加偏压，从而导致电容器205上的经存储电荷的变化。经存储电荷的变化对应于及/或取决于电容器205的初始逻辑状态。施加于电容器205的电压改变电容器205的电荷。可通过感测组件125-a比较电荷的变化与参考值225(例如，参考电压)以便确定存储器单元105-a中的经存储逻辑状态。

特定感测方案或过程可采用许多形式。在一个实例中，数字线115-a可具有本征电容且可随着电容器205响应于施加于板210的电压充电或放电而产生一非零电压。所述本征电容可取决于物理特性，包含数字线115-a的尺寸以及其它。数字线115-a可连接许多存储器单元105，所以数字线115-a可具有产生不可忽视的电容(例如，pF或fF的数量级)的长度。数字线115-a的后续电压可取决于电容器205的初始逻辑状态，且感测组件125-a可比较此电压与参考电压，其可包含由其它存储器单元105生成的参考电压。举例来说，电压可施加于板210，且电容器底部215处的电压可关于经存储电荷而改变。可比较电容器底部215处的电压与感测组件125-a处的参考电压，且与参考电压的比较可指示起因于经施加电压的电容器205的电荷的变化，且因此指示存储器单元105-a中存储的逻辑状态。参考图3以及其它更详细地描述电容器205中的电荷与电压之间的关系。

在一些情况中，板210可共享于多个存储器单元105中，使得将电压施加于单个板210或板线230可改变多个电容器底部215的电压。此方法可为有用的，例如，用于减少同时存取多个存储器单元105所需的板线数目。

可使用其它感测过程。举例来说，两个或两个以上感测组件125-a可各自感测各自对应于一或多个板210的两个或两个以上数字线115-a处的电压或其它特性。在一些实施例中，当两个或两个以上板210包含邻近板210时，可一起选择这些板210，且有每一感测组件125-a(例如，感测放大器)感测的值可准确地经读取或监测使得对应于八板板群组(或两个板群组的部分)的八个感测组件125-a各自正确地被填充数据。在一些实施例中，四个感测组件125-a中的每一者基于对应于第一单元板210的四根数字线115-a的一者被填充，且四个感测放大器中的每一者基于对应于第二单元板210的四根数字线的一者被填充。通过使用本发明的选择及移位技术及方法及一起选择两个单元板210，八个感测组件(例如，感测放大器)可被准确地填充，无论与两个单元板210相关或两个单元板210之间的任何电流关系及/或与两个单元板210或其它元件或组件相关的一或多个其它缺陷或不利条件为何。类似地，通过使用本发明的基于页的选择技术及方法及选择比与存储器存取命令相关联的页尺寸更大的页尺寸的存储器单元，存储器装置可准确地填充相关联的感测组件且避免破坏与同另一板具有短路的板相关联的存储器单元中存储的数据。

为了写入存储器单元105-a，可跨电容器205施加电压。可使用各种方法。在一个实例中，可通过字线110-a激活选择组件220以便将电容器205电连接到数字线115-a。可通过使用板线230控制单元板210的电压及使用数字线115-a控制单元底部215的电压跨电容器205施加电压。为了写入逻辑“0”，可使单元板210为高，即，可将正电压施加于板线230，且可使用数字线115-a使单元底部215为低-例如，虚拟接地。执行相反过程以写入逻辑“1”，即，可使单元板210为低且可使单元底部215为高。电容器205的读取及写入操作可考虑与铁电装置相关联的非线性性质。

在图2中描绘的实例中，单个板210及/或板线230可与单个存储器单元105-a相关联。在其它实例中，单个板可与多个存储器单元相关联或由多个存储器单元共享，且经由板线230施加的电压可借此影响多个存储器单元。在一些情况中，多个较小板210可经由较大共享板210电耦合以使能够经由单个板线230对多个存储器单元加偏压。如本文使用，板可指代任何此实施例或实施例组合。

图3说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的铁电存储器单元的实例磁滞回线300。磁滞回线300-a及300-b分别说明实例铁电存储器单元的写入及读取过程。磁滞回线300描绘依据电压差V而变化的存储于铁电电容器(例如，图2的电容器205)上的电荷Q。

铁电材料的特征为自发电极化，即，其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)及钽酸锶铋(SBT)。本文描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化在铁电材料的表面处产生净电荷且通过电容器端子来吸引相反电荷。因此，可将电荷存储于铁电材料与电容器端子的界面处。因为可在不存在外加电场的情况下较长时间甚至无限期维持电极化，所以与(例如)DRAM阵列中所采用的电容器相比，可大幅减少电荷泄漏。此可减少执行上文针对一些架构所描述的刷新操作的需要。

可从电容器的单个端子的角度理解磁滞回线300。通过实例，如果铁电材料具有负极化，那么正电荷可积累于端子处。同样地，如果铁电材料具有正极化，那么负电荷可积累于端子处。另外，磁滞回线300中的电压表示跨电容器的电压差且具方向性。举例来说，可通过将正电压施加于考虑中的端子且将第二端子维持在参考电压(可为接地(例如，约零伏特(0V)))下来施加正电压。可通过将考虑中的端子维持在接地且将正电压施加于第二端子来施加负电压，即，可施加正电压来使考虑中的端子负极化。类似地，可将两个正电压、两个负电压或正及负电压的组合施加于适当电容器端子以生成磁滞回线300中展示的电压差。

如磁滞回线300-a中描绘，铁电材料可用零电压差来维持正或负极化，从而产生两种可能充电状态：电荷状态305及电荷状态310。根据图3的实例，电荷状态305表示逻辑0且电荷状态310表示逻辑1。在一些实施例中，相应电荷状态的逻辑值可经颠倒以适应用于操作存储器单元的其它方案。

可通过控制铁电材料的电极化且因此控制电容器端子上的电荷(通过施加电压)来将逻辑0或1写入到存储器单元。举例来说，跨电容器施加净正电压315导致电荷积累，直到达到电荷状态305-a。在移除正电压315之后，电荷状态305-a依路径320变化，直到其在零电压电势下达到电荷状态305。类似地，通过施加导致电荷状态310-a的净负电压325来写入电荷状态310。在移除负电压325之后，电荷状态310-a依路径330变化，直到其在零电压下达到电荷状态310。电荷状态305-a及310-a也可称为剩余极化(Pr)值，即，移除外部偏压(例如，电压)之后留下的极化(或电荷)。矫顽电压是电荷(或极化)是零时所处的电压。

为读取或感测铁电电容器的经存储状态，可跨电容器施加电压。作为响应，经存储电荷变化及变化程度取决于初始电荷状态-即，电容器的经存储电荷的改变程度取决于最初是存储了电荷状态305-b还是310-b。举例来说，磁滞回线300-b说明两个可能经存储电荷状态305-b及310-b。可跨电容器施加净电压335。尽管描绘为正电压，但电压335可为负。响应于电压335，电荷状态305-b可依路径340变化。同样地，如果最初存储了电荷状态310-b，那么电荷状态305-b依路径345变化。电荷状态305-c及电荷状态310-c的最终位置取决于包含特定感测操作及电路的若干因素。

在一些实施例中，在读取操作期间感测的电荷可取决于存储器单元的数字线的本征电容。举例来说，如果存储器单元的铁电电容器电连接到数字线且施加了电压335，那么数字线的电压可归因于其本征电容而升高。因此，在感测组件处测量的电压可不等于电压335，而是可取决于数字线的电压。因此，磁滞回线300-b上的最终电荷状态305-c及310-c的位置可取决于数字线的电容且可通过负载线分析来确定，即，可关于数字线电容来界定电荷状态305-c及310-c。因此，电容器的电压(电压350或电压355)可不同且可取决于电容器的初始状态。

通过比较数字线电压与参考电压，可确定电容器的初始状态。举例来说，参考电压可为两个数量(电压335-电压350)及(电压335-355)的平均值。在比较之后，就可确定感测的数字线电压是高于还是低于参考电压。接着，可基于所述比较确定铁电单元的值(即，逻辑0或1)。

如上文论述，读取DRAM存储器单元可降级或损坏经存储逻辑。然而，铁电存储器单元可在读取操作之后维持初始逻辑状态。举例来说，如果存储了电荷状态305-b且执行了读取操作，那么电荷状态可在移除电压335之后(例如)通过在相反方向上依路径340变化而返回到初始电荷状态305-b。

在一些情况中，将电压施加于电容器板而不选择与所述板相关联的对应数字线可导致不合意的装置行为，例如破坏与所述板相关联的存储器单元的状态。因此，在一些情况中，如果两个板被短接使得板中的一者被意外加偏压或激活，那么可期望选择与两个板相关联的数字线以避免不必要的装置行为，即使所述板中的仅一者期望存取操作。

图4说明根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的实例阵列400。阵列400可包含铁电存储器单元、一或多根字线(为简单起见未展示)、数字线(例如，115-a到115-h、115-n、115-x到115-z等)、感测组件(例如，125-a到125-p)、板(例如，210-a到210-p)及/或选择组件(例如，220-a到220-h)，其可分别为参考图1、2或其它所描述的存储器单元105、字线110、数字线115、感测组件125、板210及选择组件220的实例。阵列400可包含逻辑存储组件，例如电容器(例如，参考图2论述的电容器205)，其可包含导电端子，包含板210及单元底部215(也参考图2论述)。这些端子可通过绝缘铁电材料分离。如上文描述，各种状态可由充电或放电电容器205存储。

根据本发明的各种实施例，预期额外元件，尽管可能未明确标记或展示每一者。举例来说，除选择组件对455-a(与选择组件220-a及选择组件220-b相关)及选择组件对455-d(与选择组件220-g及选择组件220-h相关联)之外，阵列400可包含额外组件或选择组件对或两者以及其它特征。举例来说，阵列400可包含选择组件对455-b(与选择组件220-c及选择组件220-d相关)及选择组件对455-c(与选择组件220-e及选择组件220-f相关)。作为另一实例，阵列400可每板(例如，板210-a)包含四条数字线或另一数目个数字线，其可为不同的且可被单独识别，虽然明确地标记了展示的仅部分数字线(例如，115-a到115-h、115-n及115-x到115-z等)。此类不同数字线可使能够存取与单个板210相关联的多个存储器单元。

阵列400还可包含与板210的两个或两个以上实例(例如，210-a及210-b)相关的板对445-a到445-h。在一些实施例中，板对445-a到445-h可落于图4中所展示的一或多个板群组450(例如板群组450-a及450-b)内。阵列400还可包含与两个选择组件220(例如，220-a及220-b)相关的选择组件对455-a到455-d。阵列400还可包含与一或多个感测组件125(例如，125-a到125-d)相关的感测组件群组(例如，460-a到460-d)。

在一些实施例中，阵列400包含每一板群组(例如，板群组450-a)的八个感测组件125，其中每一感测组件125与同一或多个板(例如，板210-a、板210-b)相关的一或多根数字线(例如，数字线115-a、数字线115-b)电子通信。在其它实施例中，阵列400包含每一板群组(例如，板群组450-a、板群组450-b)的多于或少于八个感测组件125。

如先前所述，虽然本文对感测过程的论述描述具有八个板的群组，但其它群组尺寸是可能的，例如具有两个或四个板的群组。在此情况中，相对于图4中描绘的字线、数字线、板线、感测组件，可存在与群组中的板相关联的更多或更少的字线、数字线、板线、感测组件(例如，感测放大器)等。

在一些实施例中，阵列400及相关联的技术可用于垂直切割板(例如，板210-a、板210-b)，垂直切割板可用于FeRAM或其它RAM设计(例如，电阻式RAM，例如CBRAM)。在各种板210的情况下，通常在两个板之间或在多组板之间存在电流关系。在一些实施例中，此电流关系是基于两个邻近板被耦合或在其之间另外具有支持意外通信、引诱物、干扰或电子流动的路径。此类板之间的关系可称为电流关系或基于性能的关系或类似物，这是因为在两个板之间可存在电流流动或对电流的影响。在一些实施例中，此电流关系可包含两个板之间存在的意外短路以及其它事物。举例来说，此意外短路可为在制造工艺期间引入或由制造后装置损坏引起的缺陷的结果。

在一些实施例中，基于识别两个板(例如，板210-a及210-b)之间的电流关系，可选择两个或两个以上板210。此选择可包含把两个单元板分组成板对(例如，板对445-a)以有利于读取、写入或其它操作，尽管在两个板之间存在电流关系。如果存储器阵列的一区段中的两个板之间存在短路，那么此选择可包含选择所述区段内的全部存储器单元(及/或加偏压于对应板)，或可包含选择比存储器存取命令指定的页尺寸更大的页尺寸的存储器单元。

作为分组单元板的一个实例，板210-a(在“0”位置中)及板210-b(在“1”位置中)可具有电流关系，其可被理解为“偶-奇”电流关系(基于板210的“0”及“1”位置)。在一些实施例中，可基于加偏压于板中的一者或一些其它方法或技术识别或确定此电流关系。举例来说，通过加偏压于板210-a以进行读取操作及已知加偏压于板210-a会导致板210-b具有电流或低于阈值的其它值，如果板210-b的电流(或其它值)高于阈值，那么可确定在板210-a与板210-b之间存在电流关系。在一些实施例中，可在测试期间执行此识别、确定或选择，而在其它实施例中，可对具有使能够基于电流关系选择单元板的能力或一或多个结构特征的最终产品执行此识别、确定或选择。

返回到分组单元板的实例，在一些实施例中，基于识别短路或其它电流关系，可选择板对445-a。作为实例，板210-a及210-b的此选择可由选择选择选择组件220-a及220-b的选择组件对455-a伴随。通过选择板210-a及210-b及选择组件220-a及220-b(及对应字线及数字线(例如，115-a到115-h))，感测组件125-a到125-h中的每一者可被适当地填充数据，且感测组件群组460-a及460-b可被完全填充以允许读取、写入或其它操作。

在一些实施例中，基于识别第一板群组450-a内的板210-a与210-b之间的电流关系(作为一个实例)，可选择一或多个其它板对(例如，445-b、455-c)。举例来说，选择板210-g及210-h可由选择选择选择组件220-g及220-h的选择组件对455-d伴随。通过选择板210-g及210-h及选择组件220-g及220-h(及对应字线及数字线)，对应于数字线115的感测组件125中的每一者可被适当地填充数据且感测组件群组460可被完全填充以允许读取、写入或其它操作。

在一些实施例中，一组选择组件220(以及其它组件或元件)可与多个板群组450、板210或其它组存储器组件电子通信或与所述多个板群组450、板210或其它组存储器组件相关。举例来说，一组选择组件220(例如，选择组件220-a到220-h)可有利于或执行与一或多个板群组450(例如，板群组450-a、板群组450-b)相关的一或多个板210的选择。

另外或替代地，一组或一组以上其它选择组件220(以及其它组件或元件)可与多个板群组450、板210及/或其它组存储器组件电子通信或与所述多个板群组450、板210及/或其它组存储器组件相关。作为实例，一组选择组件220(例如，选择组件220-a到220-h)可有利于或执行与一个板群组450(例如，板群组450-a)相关的一或多个板的选择，且另一组选择组件220(例如，选择组件220-i到220-p)可有利于或执行与一个板群组450(例如，板群组450-b)相关的一或多个板210的选择。

在一些实施例中，阵列400可包含落于相同板群组450-a内的板对(例如，445-a、445-b、445-c、445-d)，且可基于板群组450-a内的板210之间的电流关系进行选择。

在一些实施例中，阵列400可包含落于另一板群组450-b内的板对445(例如，445-e、445-f、445-g、445-h)，且可基于另一板群组450(例如，板群组450-a)内的板之间的电流关系进行选择。此选择可基于多种因素，包含下文所论述的选择、确定、识别或阵列的粒度。

举例来说，在一些实施例中，阵列400的元件(或其它图中论述的一些相关组件或元件，例如存储器控制器140)可经配置以基于板210-a与210-b之间的电流关系选择图4中展示的板群组450。基于确定(经由读取或写入操作或监测一或多个板的性能)或识别电流关系，与多个群组的板群组相关联的一或多个元件(例如，熔丝)可起始板对(例如，445-a到445-h等)的选择或与所述板对的所述选择相关。在一些实施例中，有利于板及/或板对的选择的元件或组件的数目可为最小的，且可基于预计或已知设计参数(包含(例如)板之间的一或多个已知电流关系)。

举例来说，在一些实施例中，裸片可包含有利于板(例如，一个熔丝)的选择的一个元件，以提供与各种技术或方法相关的所期望选择及成对能力。在此类情况中，当触发了一个熔丝时，那么一个板对、多个板对、一页中的每个板、一区段中的每个板或裸片上的每个板可基于一或多个经识别或经确定电流关系(例如，一群组、页、区段或层内的经短接板的位置；一些是否是偶-奇；或一些是否是奇-偶)被分组成板对。

在一些实施例中，基于熔丝被触发，可选择每个板以依奇-偶(例如，桶形移位)关系成对以缓解一或多个(经识别、经确定及/或未知)电流关系的影响。此桶形移位关系及/或选择允许与来自第一板群组的一个板及来自第二板群组的一个板以及其它实例相关的分组。参考图5以及其它更详细地论述本文所应用的桶形移位(或循环移位)。

在一些实施例中，选择可能更精细，且可仅适用于呈电流关系的板、相同板群组中的板、邻近板群组中的板及/或较大存储器样本(例如，一或多个裸片、库、一或多个库的子集、半库、页、区段、半区段及/或一或多个库、群组、页、区段等的子集)的某一其它结构中的板。举例来说，在一些实施例中，每一区段可每区段(在存储器芯片上具有数百个区段)包含一组熔丝(及/或某一其它元件及/或组件)，这会允许存储器芯片上的更多缺陷及/或电流关系，且这还会允许由区段(及/或包含多个区段的库)基于经设计粒度进行的更精细调整及/或选择。在一些实施例中，所选择的粒度及相关联的熔丝组可基于实际识别或确定一或多个缺陷的量及/或位置(例如，电流关系)。在其它实施例中，所选择的粒度及相关联的熔丝组可基于过去的良率、设计参数、所需稳健性、某一组合及/或其它因素及/或参数经预计、预期及/或计算以识别或确定一或多个缺陷的量及/或位置(例如，电流关系)。

在一些实施例中，基于熔丝被触发，可选择较大页尺寸(相对于与存储器存取命令相关联的页尺寸)内的每个板，或可选择一区段内的每个板。在一些实施例中，对于多层存储器装置，与一区段相关联的单个熔丝可由多个层共享，使得基于检测到第一层的第一区段中的短路触发的熔丝可影响第二层的第一区段中的板选择。在其它情况中，每一层可具有一组独立熔丝，例如每层每区段一个熔丝。

在一些实施例中，可在识别及/或确定一或多个板对之间的一或多个电流关系之前及/或期间执行选择一或多个板对。举例来说，通过在一或多个各种粒度(例如一区段)下检测各种特征、质量及/或测量，一或多个元件或组件可报告、识别、读取及/或确定与一或多个粒度相关及/或特定于一或多个粒度的性能因素及/或特性(例如，时序、电流、电压、电阻等)。接着，基于与一或多个板相关的检测，作为实例，可选择与一或多个板相关的第二板及/或其它板及/或板对。如果一或多个性能因素(以及其它检测到的信息)增加、减少及/或被修改，那么在一或多个板与第二板之间可存在电流关系(以及其它事物)。接着，额外配对、选择及/或移位可从与一或多个板及第二板以及其它相关的电流关系导出。

图5说明根据本发明的各种实施例的支持选择一或多个单元板与一或多个单元板相关的操作的实例阵列500。阵列500可包含铁电存储器单元、一或多根字线、数字线(例如，115-a到115-h、115-n、115-x、115-z等)、感测组件125(例如，125-a到125-p)、板210(例如，210-a到210-p)及选择组件220(例如，220-a到220-h)，其可分别为参考图1、2、4或其它所描述的存储器单元105、字线110、数字线115、感测组件125、板210及选择组件220的实例。阵列500可包含逻辑存储组件，例如电容器(例如，参考图2论述的电容器205)，其可包含导电端子，包含板210及单元底部215(也参考图2论述)。这些端子可通过绝缘铁电材料分离。如上文描述，各种状态可通过给电容器205充电或放电来存储。阵列500可包含类似于、相同于或不同于关于阵列400论述的特征的特征或用图4及6以及其它论述或与图4及6以及其它相关的其它特征、方法、技术及结构。

根据本发明的各种实施例，预期额外元件，尽管可能未明确标记或展示每一者。举例来说，除选择组件对455-a(与选择组件220-a相关)、选择组件对455-b(与选择组件220-b及选择组件220-c相关)及选择组件对455-e(与选择组件220-h相关)外，阵列500可包含额外组件。举例来说，阵列500可包含选择组件对455-c(与选择组件220-d及选择组件220-e相关)、选择组件对455-d(与选择组件220-f及选择组件220-g相关)或两者。作为另一实例，阵列500可每板210(例如，板210-a)包含四条数字线或另一数目个数字线，其可为不同的且可被单独识别，虽然明确地标记了展示的仅部分数字线(例如，115-a到115-h、115-n及115-x到115-z等)。

阵列500还可包含与板210的两个或两个以上(例如，210-b及210-c)相关的板对445-a到445-i。在一些实施例中，板对445-a到445-i可落于图5中所展示的一或多个板群组450(例如板群组450-a及450-b)中。阵列500还可包含与两个选择组件220(例如，220-b及220-c)相关的选择组件对455(例如，455-a到455-e)。阵列500还可包含可与多个感测组件125(例如，125-a到125-d)相关的感测组件群组460-a到460-d。

在一些实施例中，基于识别两个板(例如，板210-b及210-c)之间的电流关系，可选择两个或两个以上板210。此选择可包含把两个单元板分组成板对(例如，板对445-b)以有利于读取、写入或其它操作，尽管在两个板之间存在电流关系。

作为一个实例，板210-b(在“1”位置中)及板210-c(在“2”位置中)可具有电流关系，其可被理解为“奇-偶”电流关系(基于板210的“1”及“2”位置)。在一些实施例中，可基于加偏压于板中的一者或一些其它方法或技术识别或确定此电流关系。举例来说，通过加偏压于板210-b以进行读取操作及已知加偏压于板210-b会导致板210-c具有电流或低于阈值的其它值，如果板210-c的电流(或其它值)高于阈值，那么可确定在板210-b与板210-c之间存在电流关系。在一些实施例中，可在测试期间执行此识别、确定或选择，而在其它实施例中，可对具有使能够基于电流关系选择单元板的能力或一或多个结构特征的最终产品执行此识别、确定或选择。

在一些实施例中，基于识别此或其它电流关系，可选择板对445-b。作为一个实例，板210-b及210-c的此选择可由选择选择选择组件220-b及220-c的选择组件对455-b伴随。通过选择板210-b及210-c及选择组件220-b及220-c(及对应字线及数字线)，对应感测组件125(例如，125-a到125-h)中的每一者可被适当地填充数据，且感测组件群组460-a及460-b可被完全填充以允许读取、写入及其它操作。

在一些实施例中，基于识别第一板群组450-a内的板210-b与210-c(作为实例)之间的电流关系，可选择一或多个其它板对445(例如445-a、445-d)。板210-f及210-g的此选择可由选择选择选择组件220-f及220-g的选择组件对455-d伴随。通过选择板210-f及210-g及选择组件220-f及220-g(及对应字线及数字线)，对应于数字线的感测组件125中的每一者可被适当地填充数据，且感测组件群组可被完全填充以允许读取、写入及其它操作。

在一些实施例中，可基于与一或多个板或一或多个板对或两者相关的关系选择一或多个板或一或多个板对。在一些实施例中，此关系可包含空间关系，例如一或多个绝对位置、一个、两个及/或两个以上板及/或对的一或多个相对位置、一或多个板或相关单元的板地址(包含绝对或相对板地址或两者)、一些组合或其它事物。在一些实施例中，此关系可包含位置，例如直接(directly/immediately)接近或靠近或相邻一个、两个或两个以上板或对的位置以及其它事物。在一些实施例中，板群组(例如，板群组450-a)内的板可接近及/或邻近板群组内的其它板。在其它实施例中，不同板群组内的板(例如，分别地，板群组450-a及450-b的板210-h及板210-j)可经定位成邻近彼此。

在一些实施例中，基于识别第一板群组450-a内的板210-b与210-c(作为实例)之间的电流关系，可选择一或多个其它板对(例如，445-a、455-e)。在一些实施例中，可选择第一板(例如，板210-h)与第二板(例如，板210-i)，第二板可与第二板群组(例如，板群组450-b)相关。在一些实施例中，此选择可包含桶形移位、桶形选择、环绕式移位或环绕式选择或一些组合以及其它变化。板210-h及210-j的此选择可由选择选择选择组件220-h及一或多个其它选择组件220的选择组件对455-e伴随。在一些实施例中，这一或多个选择组件220可包含于另一群组相关联的选择组件220(例如，另一选择组件群组的第一选择组件)，或者这一或多个选择组件220可包含来自第一选择组件对455(例如，一群组)的接着可与选择组件220-h配对选择组件220-a或一些组合。

类似地，在一些实施例中，可选择第一板(例如，板210-p)与第二板(例如，板210-a、另一板(未展示))，其可与第一板群组(例如，450-a)及第三板群组(例如，450-c)相关。

通过选择奇-偶板对(例如，210-f及210-g)中的板及选择组件220-f及220-g(及对应字线及数字线)，对应于数字线115的感测组件125中的每一者可被适当地填充数据，且一或多个感测组件群组460可被完全填充以允许读取、写入或其它操作。

举例来说，如图4中展示，可在一些实施例中各自为能够被选择的晶体管的实例的选择组件220(例如，220-a到220-h)经布置以将相应数字线(例如，115-a到115-h)从相应板(例如，210-a到210-h)连接到感测组件(例如，感测组件125-a到125-h)以有利于一或多个板对的选择。来自一些板(例如，板210-a、210-c、210-e、210-g)的数字线可连接到第一感测组件群组(例如，感测组件群组460-a)或与所述第一感测组件群组电子通信。来自一些板(例如，板210-b、210-d、210-f、210-h)的数字线可连接到第二感测组件群组(例如，感测组件群组460-b)或与所述第二感测组件群组电子通信。在一些实施例中，当选择一或多个板对(例如，445-a、445-b、445-c、445-d)时(无论每一对的顺序为何(例如，奇-偶、偶-奇、一些其它顺序))，第一感测组件群组及第二感测组件群组将被准确地填充数据。相同原理、动作及操作同样适用于本发明中描述的其它实施例、方法及技术。

根据本发明的各种实施例，一组选择组件(以及其它组件或元件)可与多个板群组、板或其它组存储器组件电子通信或与所述多个板群组、板或其它组存储器组件相关。举例来说，一组选择组件(例如，选择组件220-a到220-h)可有利于或执行与一或多个板群组(例如，板群组450-a、板群组450-b)相关的一或多个板的选择或两者的一些组合。

另外，替代地，一或多个其它组选择组件220(以及其它组件或元件)可与多个板群组、板或其它组存储器组件电子通信或与所述多个板群组、板或其它组存储器组件相关。作为实例，一组选择组件220(例如，选择组件220-a到220-h)可有利于或执行与一个板群组(例如，板群组450-a)相关的一或多个板的选择，且另一组选择组件220(例如，选择组件220-h到220-p)可有利于或执行与一或多个其它板群组(例如，板群组450-b)相关的一或多个板的选择。

在一些实施例中，阵列500可包含落于相同板群组450-a内的板对(例如，445-b、445-c、445-d)，且可基于板群组450-a及/或一或多个其它板群组内的板之间的电流关系进行选择。

在一些实施例中，阵列500可包含落于一或多个其它板群组(例如，450-b、450-c)内的板对(例如，445-a、445-e、445-f、445-g、445-h)，且可基于相同板群组或一或多个其它板群组(例如板群组450-a及/或450-b)以及其它内的板之间的电流关系进行选择。此选择可基于一或多种因素，包含选择及/或相关组件的粒度、阵列设计、一或多个电流关系的存在、一或多个板群组设计、阵列的一或多个元件或组件及/或存储器单元及/或电子存储器设备、性能关系、电流关系、电子通信关系、状态确定及/或识别、一些组合及/或其它因素。

举例来说，在一些实施例中，阵列500的元件(及/或其它图中论述的一些相关组件及/或元件，例如存储器控制器140)可经配置以基于板210-b与210-c之间的电流关系选择图4及/或图5中展示的板群组。至少部分基于确定(经由读取或写入操作或监测一或多个板的性能、以及其它方法及技术)及/或识别电流关系，与一或多个群组的板群组相关联的一或多个元件(例如，熔丝)可起始板对(例如，445-a到445-i等)的选择。

在一些实施例中，选择可能更精细，且可仅适用于呈电流关系的板、相同板群组中、邻近板群组及/或较大存储器样本的一些其它子区段中的板。

在一些实施例中，描述根据本发明的各种实施例的用于操作铁电存储器单元的方法及技术。所述方法及技术可包含：识别包含于第一单元板群组中的第一单元板；识别邻近第一单元板且包含于第一单元板群组或第二单元板群组中的第二单元板；及至少部分基于第一单元板及第二单元板之间的电流关系选择第一单元板及第二单元板，以及其它操作。所述方法及技术可包含：接收用于与第一页尺寸的存储器单元相关联的存储器存取操作的存储器存取命令；至少部分基于所述存储器存取命令，识别将经激活以用于所述存储器存取操作的第一页存储器单元，所述第一页具有所述第一页尺寸；确定是否存在与包括所述第一页且具有大于所述第一页尺寸的第二页尺寸的第二页存储器单元的至少一个存储器单元相关联的短路；及至少部分基于确定存在与所述至少一个存储器单元相关联的短路，激活所述第二页存储器单元。

在一些实施例中，电流关系可尤其包含第一单元板与第二单元板之间的短路。在一些实施例中，电流关系可尤其包含第一单元板的第一电流电平及/或第二单元板的第二电流电平。在一些实施例中，第一电流电平起因于将电压施加于第一单元板，且第二电流电平起因于将电压施加于第二单元板。在一些实施例中，与存储器单元相关联的短路包含于存储器单元相关联的第一板与第二板之间的短路。

在一些实施例中，一或多个单元板可含于一或多个群组中且可在一或多个群组内以一或多个位置组织及/或排序。在一些实施例中，第一单元板及/或第二单元板可包含于第一单元板群组中。在一些实施例中，第一单元板可包含于第一单元板群组中，及/或第二单元板可包含于第二单元板群组中。在一些实施例中，第一单元板在第一单元板群组中的最后位置中，及/或第二单元板可在第二单元板群组中的第一位置中。

在一些实施例中，存储器阵列的区段可含有一行群组，其中每一群组含有多个板。在一些实施例中，一页存储器单元可包含与一区段中的每一群组内的板的子集相关联的存储器单元，或可包含于一区段中的每一群组内的全部板相关联的存储器单元。

在一些实施例中，与每一群组中的一或多个板相关联的存储器单元可基于与存储器存取命令相关联的页尺寸存取。举例来说，基于较小页尺寸的存取可包含：加偏压于、选择或激活与一区段中的每一群组中的第一板相关联的全部存储器单元，使得基于较小页尺寸执行存储器存取命令可包含：仅加偏压于、选择或激活与每一群组中的第一板相关联的存储器单元。在一些情况中，较大页尺寸可包含与每一群组中的两个或两个以上板相关联的存储器单元，例如与每一群组中的第一及第三板相关联的存储器单元，或与每一群组中的交替板相关联的存储器单元，或与每一群组中的全部板相关联的存储器单元。在此情况中，基于较大页尺寸执行存储器存取命令可包含：选择、加偏压于或激活与每一群组内的多个板相关联的全部存储器单元。在一些情况中，一较大页的存储器单元可为存储器阵列的完整区段或多个完整区段，且选择或激活较大页的存储器单元可包含：选择或激活与区段中的全部板相关联的全部存储器单元。

与一或多个单元板相关的一个可执行的操作可包含读取操作，其包含基于值或基于逻辑的读取操作。在一些实施例中，根据本发明的各种实施例的用于操作存储器单元的方法及技术可包含：至少部分基于从与第一单元板电子通信的第一感测放大器及与第二单元板电子通信的第二感测放大器读取信息，从第一单元板及第二单元板读取信息。在一些实施例中，方法及技术可包含至少部分基于所述选择从第一单元板及第二单元板组合地读取信息。

在一些实施例中，根据本发明的各种实施例的用于操作存储器单元的方法及技术可包含：识别包含于第三单元板群组中的第三单元板；识别包含于第二单元板群组或第三单元板群组中的第四单元板；识别邻近第四单元板的第三单元板；及至少部分基于第一单元板与第二单元板之间的电流关系选择第三单元板及第四单元板作为一对。

在一些实施例中，根据本发明的各种实施例，一或多个单元板可含于一或多个群组中或可在一或多个群组内以一或多个位置组织及排序。在一些实施例中，第三单元板可包含于第三单元板群组中，及/或第四单元板可包含于第二单元板群组中。在一些实施例中，第三单元板可在第三单元板群组中的第一位置中，及/或第四单元板可在第二单元板群组中的最后位置中。

图6说明根据本发明的各种实施例的各自支持选择一或多个单元板及与一或多个单元板相关的操作的实例阵列605到625。阵列605到625中的每一者可包含铁电存储器单元、一或多根字线、数字线、一或多个感测组件、一或多个板(例如，板210-a到210-p)、选择组件或板群组(例如，板群组450-a、板群组450-b)，其可分别为参考图1、2、4、5或其它所描述的存储器单元105、字线110、数字线115、感测组件125、板210及/或选择组件220。阵列605到625中的每一者可包含类似于、相同于或不同于关于阵列400、阵列500论述的特征的特征或用图1到5以及其它论述或与图1到5以及其它相关的其它特征、方法、技术及结构。

在一些实施例中，根据本发明的各种实施例，预期额外元件，尽管可能未明确标记或展示每一者。举例来说，除图6中展示的板群组(例如，450-a)、板(例如，210-a)、板对(例如，665-a)及电流性能关系(例如，665-a)，还设想基于图1到5揭示、描述或预期的其它元件或组件以及其它。举例来说，虽然图6未明确展示图1到5(以及其它)中描述或展示的数字线、字线、选择组件、感测组件或其它元件，但本发明(在包含相对于图6展示及描述的实施例中)预期(单独或以组合)所述数字线、字线、选择组件、感测组件或其它元件中的每一者。

实例阵列605到625说明阵列的单元板之间可存在的各种电流关系，包含短路。

如实例阵列605中展示，板210-a到210-h被组织为板群组450-a的部分，且板210-i到210-p被组织为板群组450-b的部分。在一些实施例中，至少部分基于一或多个识别或确定，检测电流关系665-a。至少部分基于电流关系665-a的此检测，一或多个板对(例如，板对645-a)由一或多个系统元件或组件选择。在一些实施例中，第一板对645-a被识别为对应于与电流关系665-a相关的板210-a与210-b的偶-奇关系。如本发明中论述，一或多个元件可至少部分基于检测到的与板210-a及210-b直接相关的电流关系665-a执行板210-a及210-b的选择。

在一些实施例中，板对645-a可为个别的，且不可至少部分基于电流关系665-a选择相同板群组(例如，板群组450-a)中或其它板群组(例如，板群组450-b)中的其它板对。识别、确定或选择中的此单个对粒度可适用于某些设计或其它实施例中。举例来说，此单个对选择降低与可能需要基于区段、列、裸片、库及/或其它结构中的多个、众多或每两个板读取、写入或执行其它操作的替代实施例相关联的电力消耗。

在一些实施例中，板对645-a对第一板群组(例如，450-a)可为个别的，且可与板对645-b相关或可另外与板对645-b对应，如实例阵列605中展示。在此实例中，一或多个元件或组件可选择第一群组(例如，板群组450-a)中的一个板对及一或多个其它板群组(例如，板群组450-b)中的一个板对。在一些实施例中，这些板对(例如，645-a及645-b)可基于电流关系665-a以及与阵列605或其它系统元件或组件相关的其它参数、因素或条件进行选择。在一些实施例中，板对645-a及645-b的选择可基于确定影响第一群组中的第一板(例如，板群组450-a的板210-a)及第一群组中的第二板(例如，板群组450-a的板210-b)的电流关系665-a。在一些实施例中，基于识别电流关系665-a，可在执行板对645-a的选择之前、期间或之后执行板对645-b的选择。因此，板210-i及210-j的间接选择可基于其它板(例如，阵列605中的板210-a及210-b)之间的电流关系，所述间接选择可基于具有电流关系的特定板(例如，阵列605中的板210-a及210-b)之间的电流关系(例如，665-a)独立于直接选择执行、除直接选择外执行所述间接选择、代替直接选择执行所述间接选择、或所述间接选择另外与直接选择相关。

如实例阵列610中展示，板210-a到210-h被组织为板群组450-a的部分，且板210-i到210-p被组织为板群组450-b的部分。在一些实施例中，板210-a及210-j可包含于具有较小页尺寸(例如，64B)的第一页中，且板210-a、210-j、210-b及210-j可包含于具有较大页尺寸(例如，128B)的第二页中。在一些实施例中，群组450-a及450-b及对应板210-a到210-p可为含有多个其它群组(未展示)的一区段的部分。

在一些实施例中，基于一或多个识别或确定，可检测(例如，识别、确定等)电流关系665-b。至少部分基于电流关系665-b的此检测，一或多个板对(例如，板对645-c)由一或多个系统元件或组件选择。在一些实施例中，第一板对645-c被识别为对应于与电流关系665-b相关的板210-a与210-b的偶-奇关系。如本发明中论述，一或多个元件可基于检测到的与板210-c及210-d间接相关的电流关系665-b执行板210-c及210-d的选择。另外，基于电流关系665-b的检测、板对645-c的选择、一些组合及/或其它信息，可选择板对645-d。在一些实施例中，板对645-d可基于每一板的相对位置(例如，板210-k在“2”位置中，且板210-1在“3”中)进行选择，且此可或可不与一或多个其它板的相对位置(例如，板210-c在“2”位置中，且板210-d在“3”中)相关。

在一些实施例中，如实例阵列610中展示，板对645-d可对应于板对645-c(其包含板210-c及板210-d)的相对位置，展示于板群组450-a的“2”及“3”位置中。在一些实施例中，如实例阵列610中展示，板对645-d可对应于电流关系665-b(其是基于板210-a及210-b)的相对位置及电流关系665-b的排序，其展示于板群组450-a的“0”及“1”位置中。举例来说，电流关系665-b的排序(例如，偶-奇)可至少部分影响或另外影响板对645-d(与板210-k及210-1相关)的选择。

在一些实施例中，如实例阵列615中展示，在一或多个板群组中的板之间可存在多个电流关系。举例来说，可执行一或多个识别或确定以确定可各自影响两个或两个以上板(例如，板210-a、210-b、210-e、210-f)以及其它元件或组件的电流关系665-c及电流关系665-d中的至少一者。

在一些实施例中，基于识别或确定电流关系665-c或电流关系665-d，可进行对应于板对645-e或645-f以及其它的一或多个选择。通过比较一或多个电流关系、板顺序、板相对位置(偶-奇、奇-偶)及/或其它因素的空间关系，可使用控制器、一或多个熔丝、一或多个其它元件或组件、一些组合及/或其它结构选择一或多个板对。

替代地或另外，基于识别或确定(以及其它操作)一或多个板群组中的一或多个电流关系，选择特定板对(例如，645-e、645-f、645-g)。在一些实施例中，此选择可基于识别或确定特定裸片、库、区段、群组及/或其它子集内的一个板群组、多个板群组、或每个板群组中存在的部分、大多数或所有电流关系。举例来说，通过识别、比较或另外确定电流关系665-c、665-d、665-e、665-f及665-g，可选择一或多个板对(例如，645-e、645-f、645-g)。在一些实施例中，此检测可基于比较或确定每一电流关系是偶-奇电流关系还是奇-偶电流关系。

在一些实施例中，此检测可基于比较或确定一或多个电流关系是否经确定为类似于一或多个电流关系而无需确定一或多个电流关系是奇-偶、偶-奇、是否影响第一及第二板、是否影响第二及第三板及/或一些组合。举例来说，此检测可基于比较及/或确定电流关系665-c是否类似于电流关系665-d及/或电流关系665-e而无需确定电流关系中的每一者是否是偶、偶-奇、是否影响第一及第二板、是否影响第二及第三板、是否影响其它板及/或一些组合。

在其它实施例中，可独立于或取决于比较或确定每一电流关系是偶-奇电流关系还是奇-偶电流关系进行此检测。

在一些实施例中，如实例阵列620中展示，在第一板群组、第二板群组中的板及/或在第一板与第二板群组(以及其它变化)之间存在多个电流关系。举例来说，可执行一或多个识别或确定以确定各自影响两个或两个以上板(例如，板210-b及210-c、210-h及210-i、210-1及210-m)以及其它元件或组件的电流关系665-h、665-i及665-j中的至少一者。

在一些实施例中，基于识别或确定电流关系665-h、665-i及665-j中的一或多者，可进行对应于板对645-h或645-i以及其它或一些组合进行一或多个选择。通过比较一或多个电流关系、板顺序、板相对位置(偶-奇、奇-偶)及/或其它因素的空间关系，可选择一或多个板对。在一些实施例中，选择可基于不同板群组及/或子群组之间的电流关系中的一或多者。举例来说，如实例阵列620中展示，在第一板群组(例如，450-a)与第二板群组(例如，450-b)之间或在第二板群组(例如，450-b)与额外板群组(例如，第三板群组)之间存在电流关系(例如，电流关系665-i)中的一或多者。

至少部分基于两个或两个以上板群组之间的电流关系中的一或多者，可选择一或多个板对或群组。在一些实施例中，基于确定第一电流关系(例如，电流关系665-i)，可选择一或多个板对。所选择的一或多个板对可包含在类似绝对及/或相对位置(例如，位置“7”及位置“0”)中的板对，可具有类似顺序(例如，如电流关系665-i的奇-偶)及/或其它因素。

在一些实施例中，选择一或多个板对可基于确定两个或两个以上电流关系(例如，电流关系665-i及电流关系665-j)影响一个板群组。通过确定两个或两个以上电流关系影响一个板群组(例如，板群组450-b)，可进行关于受影响的板群组(例如，板群组450-b)及/或一或多个其它板群组(包含(但不限于)毗邻或邻近板群组450-b的两个或两个以上其它板群组及不毗邻或不邻近板群组450-b但可仍含于相同裸片库或区段内的两个或两个以上其它板群组)的一或多个选择。

在一些实施例中，如实例阵列625中展示，在第一板群组、第二板群组中的板之间或在第一板与第二板群组(以及其它变化)之间存在多个电流关系。举例来说，可执行一或多个识别或确定以确定各自影响两个或两个以上板(例如，板210-b及210-c、210-h及210-i、210-i及210-m)以及其它元件或组件的电流关系665-k、665-1及/或665-m中的至少一者。

在一些实施例中，基于识别或确定电流关系665-k、665-1及/或665-m中的一或多者，可进行对应于板对645-j、645-k及/或645-1以及其它的一或多个选择。通过比较一或多个电流关系、板顺序、板相对位置(偶-奇、奇-偶)及/或其它因素的空间关系，可选择一或多个板对。在一些实施例中，选择可基于不同板群组之间的电流关系中的一或多者。举例来说，如实例阵列625中展示，在第一板群组(例如，450-a)与第二板群组(例如，450-b)之间及/或在第二板群组(例如，450-b)与额外板群组(例如，第三板群组)之间可存在电流关系(例如，电流关系665-1)中的一或多者。

至少部分基于两个或两个以上板群组之间的电流关系中的一或多者，可选择一或多个板对或群组。在一些实施例中，基于确定第一电流关系(例如，电流关系665-1或665-k)，可选择一或多个板对。所选择的一或多个板对可包含在类似绝对或相对位置(例如，通过板对645-k所描绘的位置“7”及位置“0”)中的板对，可具有类似顺序(例如，如电流关系665-i或665-1的奇-偶)及/或其它因素。

在一些实施例中，选择一或多个板对可基于确定两个或两个以上电流关系具有类似顺序(例如，奇-偶、偶-奇)及/或板对(例如，板对645-k)中的板的至少一者的相对位置。举例来说，可进行关于指定组(例如，区段、裸片、库、群组、子集)内的部分、大多数及/或所有检测到的电流关系的顺序的初始确定。通过确定检测到的电流关系(例如，电流关系665-i及电流关系665-j)中的至少一者影响特定板及/或特定板对(例如，基于奇-偶顺序，影响位置“7”中的板，例如210-h等)，可选择包含来自第一板群组的至少一个板及来自第二板群组的至少一个板的板对(例如，由板对645-j所展示的第一板及板210-a、由板对645-k所展示的板210-h及210-i等)。

在一些实施例中，选择可基于确定每一电流关系(例如，665-k、665-1、665-m)是否包含特定顺序(或不包含特定顺序)，例如偶-奇或奇-偶(或涉及额外板的更复杂顺序)，及基于受至少一个电流关系直接及/或间接影响的一或多个板的相对位置(例如，位置“0”或“4”或“7”)确定全部板关系是否类似。

在一些实施例中，选择可基于确定电流关系(例如，665-1)的子集是否包含特定顺序(或不包含特定顺序)，例如偶-奇或奇-偶(或涉及额外板的更复杂顺序)，及不考虑一或多个其它电流关系的存在、一或多个其它电流关系的板的顺序、一或多个其它电流关系的绝对或相对位置、一些组合或其它因素执行选择。举例来说，基于确定或识别电流关系665-1，可进行板210-h及/或210-i的选择以形成板对645-k。替代地或另外，基于关于板对645-k的识别或确定，可选择一区段及/或其它粒度(例如，库、裸片)内的所有其它类似地定位的对。举例来说，基于关于板对645-k的识别或确定，可配对相同位置(例如，在此实例中，位置“7”及“0”)中的其它板对，从而导致选择板对645-j或板对645-1以及其它。

替代地或另外，基于关于板对645-k的识别或确定，可以类似方式选择一区段及/或其它粒度(例如，库、裸片)内的所有其它板。举例来说，基于关于板对645-k的识别或确定，可不考虑其位置及/或其它特性配对所有其它板，从而导致选择板210-b及210-c、210-d及210-e、210-f及210-g、210-j及210-k、210-1及210-m、210-n及210-o、板对645-j中的第一板及板210-a、板对645-1中的第二板及板210-p及/或其它。

在一些实施例中，描述根据本发明的各种实施例的电子存储器设备。电子存储器设备可包含第一单元板群组、第二单元板群组、包含于第一单元板群组中的第一单元板或邻近第一单元板且包含于第一单元板群组或第二单元板群组中的第二单元板。在一些实施例中，第一单元板与第二单元板可电子通信。

在一些实施例中，电子通信可尤其包含第一单元板与第二单元板之间的短路。在一些实施例中，电子通信是基于第一单元板到第二单元板的接近度。如根据本发明的各种实施例描述，所述接近度可包含一或多个绝对位置(location/position)、相对位置、邻近相同群组中的另一单元板的位置、邻近至少一个其它群组中的另一单元板的位置、一些组合或其它变化。

在一些实施例中，根据本发明的各种实施例的电子存储器设备可包含经由第一晶体管与第一单元板及第一感测放大器电子通信的第一数字线。在一些实施例中，根据本发明的各种实施例的电子存储器设备可包含经由第二晶体管与第二单元板及第二感测放大器电子通信的第二数字线。在一些实施例中，所述第一晶体管及/或所述第二晶体管可为根据本发明的各种实施例的感测组件的实施例。

在一些实施例中，根据本发明的各种实施例，一或多个单元板可包含于一或多个群组中，且可在一或多个群组内以一或多个位置组织及/或排序。

在一些实施例中，第一单元板及第二单元板各自包含于第一单元板群组中。在一些实施例中，第一单元板包含于第一单元板群组中，且第二单元板包含于第二单元板群组中。在一些实施例中，第一单元板包含于一个单元板群组中，且第二单元板包含于不同于第一单元板的单元板群组的另一单元板群组中。在一些实施例中，第一单元板在第一单元板群组中的第一位置中，且第二单元板在第二单元板群组中的最后位置中。在一些实施例中，第一单元板在第一单元板群组中的最后位置中，且第二单元板在第二单元板群组中的第一位置中。在一些实施例中，第一单元板不在第一单元板群组中的第一位置中，及/或第二单元板不在第二单元板群组中的最后位置中。

在一些实施例中，除了采用本发明中所描述的支持选择单元板及板对及与单元板及板对相关的操作的方法及技术外，可使用涉及冗余存储器元件或组件的额外方法及技术。举例来说，某些设计参数可能需要具有冗余级别，所述冗余级别可能需要完整冗余区段(及/或基于群组更本地化但更昂贵的冗余等)。但基于板选择的使用及板群组、区段、库、裸片或其它组织内的一或多个板对的使用，可极大地减小对冗余区段的需要(且在一些实施例中消除对冗余区段的需要)，从而降低冗余存储器区段的成本及避免昂贵的本地化冗余控制(例如，板群组等)。本文相关联的板选择技术及方法的使用使现存存储器元件能够更稳健，且基于次要电流性能关系(其可包含垂直切割板之间的短接以及其它事物)避免大规模地丢弃群组、区段、库及/或裸片。

举例来说，在传统设计基于产量约束、缺陷密度及/或技术相依决策中的一或多者可能需要多个冗余区段的情况下，与一板群组、一页、一区段、一裸片、一库或一列及/或另一粒度中的一或多个板对相关的板对及选择技术的使用可能通过借助使用板选择实际上使元件更有效且稳健减小所需冗余。

在一些实施例中，相关联的方法及技术可包含：识别冗余或稳健因素或要求、确定板选择及/或一或多个板对的移位将如何影响所述冗余或稳健因素或要求、及/或基于所述确定减少所述冗余或稳健因素或要求。根据本发明的各种实施例，可在板选择步骤或其它步骤之前、作为前述步骤的部分或在前述步骤之后执行这些步骤(以及其它)。

此混合解决方案(包含板选择及减少的冗余存储器量)可使存储器设备及产品能够提供额外特征及能力而无需完全重复且过于昂贵的完全冗余存储器解决方案。在某些设计中，采用板选择技术及方法可将原始冗余数目从三个冗余区段减小到一个冗余区段，仅作为一个实例。但在许多实施例中，贯穿本发明描述的技术及方法支持选择、移位单元及与单元相关操作而无需原始冗余或混合技术。

各自支持选择单元板及与单元板相关的操作的实例阵列605到625仅用作根据本发明的各种实施例的实施例。这些实施例中的每一者可被修改、调整、复制，包含额外步骤，省略一些步骤，或另外至少部分基于描述的各种实施例及情况进行调整。

图7展示根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关操作的存储器阵列100-a的框图700。存储器阵列100-a可称为电子存储器设备，且可包含存储器控制器140-a及存储器单元105-b，其可为参考图1及2以及其它描述的存储器控制器140及存储器单元105的实施例。存储器控制器140-a可包含偏压组件710及时序组件715，且可如图1到3中描述那样操作存储器阵列100-a。存储器控制器140-a可与字线110-b、数字线115-aa、感测组件125-q及/或板210-q电子通信，其可为参考图1到6及11到14以及其它描述的字线110、数字线115、感测组件125及板210(以及其它实施例)的实施例。存储器阵列100-a还可包含参考组件720或锁存器725。存储器阵列100-a的组件可与彼此电子通信，且可执行参考图1到6及11到14以及其它描述的功能。在一些实施例中，参考组件720、感测组件125-q及锁存器725可为存储器控制器140-a的组件。

存储器控制器140-a可经配置以通过将电压施加于各种节点激活字线110-b、板210-q或数字线115-q。举例来说，偏压组件710可经配置以施加电压以操作存储器单元105-b以读取或写入存储器单元105-b，如上文描述。在一些实施例中，存储器控制器140-a可包含行解码器、列解码器或两者，如参考图1以及其它描述。此可使存储器控制器140-a能够存取一或多个存储器单元105。偏压组件710还可将电压电势提供到参考组件720以便为感测组件125-q生成参考信号。另外，偏压组件710可提供用于感测组件125-q的操作的电压电势。

在一些实施例中，存储器控制器140-a可使用时序组件715执行其操作。举例来说，时序组件715可控制各种字线选择或板偏压的时序，包含用于执行本文论述的存储器功能(例如读取及写入)的切换及电压施加的时序。在一些实施例中，时序组件715可控制偏压组件710的操作。

在一些实施例中，参考组件720可为感测组件125-q生成参考信号。参考组件720可(例如)包含经配置以产生参考信号的电路。在一些实施例中，参考组件720可为其它铁电存储器单元105。在一些实施例中，参考组件720可经配置以输出具有两个感测电压之间的一值的电压，如参考图3以及其它描述。或，参考组件720可经设计以输出虚拟接地电压(即，约0V)。

在一些实施例中，感测组件125-1可比较来自存储器单元105-b(通过数字线115-a)的信号与来自参考组件720的参考信号。一旦确定逻辑状态，感测组件就可将输出存储于锁存器725中，其中可根据使用存储器阵列100-a以及其它组件或元件的电子装置的操作使用所述输出。

在一些实施例中，存储器控制器140-a可与第一单元板及第二单元板相关或与第一单元板及第二单元板电子通信，所述板可各自为各种板210(参考图1到6以及其它描述)的实施例。第一数字线可经由第一选择组件(例如，晶体管)与第一单元板及第一感测组件(例如，感测放大器)电子通信。第二数字线也可经由第二选择组件(例如，晶体管)与第二单元板及第二感测组件(例如，感测放大器)电子通信。在一些实施例中，存储器控制器140-a可与存储器阵列100-a(以及其它存储器阵列及/或存储器设备)的一或多个元件电子通信，包含(但不限于)第一感测组件及/或第二感测组件。

至少部分基于电子通信，控制器可操作以起始及/或执行一或多个操作。在一些实施例中，存储器控制器140-a可操作以确定或识别与一个板210(例如，210-q)相关、与两个不同接近或邻近板(例如，参考图4到6及11到14以及其它所描述的两个板)相关、与单个板群组中的一或多个板相关、与两个或两个以上板(其中至少一者包含于不同于其它、一些组合及/或其它组件或元件的板群组、页、区段或层中)相关的电流关系。

在一些实施例中，此确定可包含测量、读取、写入、计算、比较、使相关、验证、连结、分析、估计或存取一或多个特性、值、测量、电流或电压电平或关系、位置、性能关系、操作及/或专用于、涉及或基于一或多个板、数字线、感测组件、选择组件及/或板群组以及其它事物的其它参数。在一些实施例中，此识别可包含检测、区分、比较、使相关联、使相关、测量、读取、连结、分析、估计及/或存取一或多个特性、值、测量、电流或电压电平或关系、位置、性能关系、操作及/或专用于、涉及或基于一或多个板、数字线、感测组件、选择组件及/或板群组以及其它事物的其它参数。作为一个实例，存储器控制器140-a可确定及/或识别第一单元板与第二单元板之间的电流关系，其可为至少部分基于从各自与第一单元板及第二单元板中的至少一者相关的一或多个感测组件读取及/或以其它方式接收信息。

至少部分基于此确定或识别，存储器控制可起始(例如，向另一元件或组件发送指令或信号或控制另一元件或组件以操作)以操作以至少部分基于空间关系选择第一单元板及第二单元板。在一些实施例中，此选择可包含从控制器到一或多个选择组件的电子通信，其可包含至少部分基于所述确定或识别与两个或两个以上选择组件(例如，包含一或多个选择组件对)通信。在一些实施例中，此空间关系可为至少部分基于一或多个单元板或其它元件或组件的绝对位置或相对位置。

在一些实施例中，此空间关系可为至少部分基于第一单元板相对于第二单元板的位置，包含这些单元板(及/或其它者)是否邻近、接近、呈特定顺序、在群组内的相对位置中及/或另外与彼此(及/或其它单元板及/或元件或组件)相关。举例来说，选择可包含及/或可为至少部分基于与第一单元板在第一单元板群组中相对于第二单元板在第一单元板群组中的位置相关的空间关系。选择可包含及/或可为至少部分基于第一单元板群组中的第一单元板的位置在“7”位置(例如，最后或最终位置)及第一单元板群组中的第二单元板的位置在“0”位置(例如，第一或初始位置)中、在“4”位置(例如，在非端点中，中间位置)或在“6”位置(例如、邻近位置)中。

可选择额外单元板(经由存储器控制器及/或一或多个其它元件或组件)。举例来说，在一些实施例中，第三单元板可包含于第一单元板群组中，且第四单元板可包含于第一单元板群组中，其中这些单元板中的每一者可被识别及/或确定为与第一单元板及第二单元板以及其它元件或组件相关。在一些实施例中，存储器控制器140-a可操作以至少部分基于空间关系选择第三单元板及第四单元板。举例来说，可至少部分基于确定第三单元板邻近第一单元板及第四单元板中的至少一者(及在一些实施例中，第一单元板及第四单元板两者)选择第三单元板及/或第四单元板。

在一些实施例中，第三单元板及第四单元板的此选择可为至少部分基于第三及第四单元板本身的空间关系。在其它实施例中，第三单元板及第四单元板的此选择可为至少部分基于第一单元板与第二单元板之间的空间关系。在其它实施例中，第三单元板及第四单元板的此选择可为至少部分基于第一单元板及第二单元板的至少一者与第三单元板及第四单元板之间的空间关系。

在一些实施例中，存储器控制器140-a可起始或可操作以至少部分基于所述选择从第一感测组件及第二感测组件(以及其它元件或组件)中的至少一者读取信息。在一些实施例中，此可包含：存储器控制器140-a从对应于及/或另外涉及具有及/或涉及电流关系以及其它因素的两个板的所选择的两个或两个以上晶体管上的第一感测放大器及第二感测放大器读取值。

图8展示根据本发明的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的系统800的图。系统800可包含装置805，其可为或包含连接或物理支撑各种组件的印刷电路板。装置805可包含存储器阵列100-b，其可为图1及图7以及其它中描述的存储器阵列100的实例。存储器阵列100-b可含有存储器控制器140-b及一或多个存储器单元105-c，其可为参考图1及7以及其它描述的存储器控制器140及参考图1、2及7以及其它描述的存储器单元105的实施例。装置805还可包含处理器810、BIOS组件815、一或多个外围组件820及/或输入/输出控制组件825以及其它组件或元件。装置805的组件可通过总线830与彼此电子通信。

处理器810可经配置以通过存储器控制器140-b操作存储器阵列100-a。在一些实施例中，处理器810执行参考图1及7以及其它描述的存储器控制器140或140-a的功能。在其它实施例中，存储器控制器140-b可集成到处理器810中。处理器810可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合，且处理器810可执行本文描述的各种功能，其包含执行与一或多个单元板及/或其它组件或元件相关的识别、确定或选择。处理器810可(例如)经配置以执行存储器阵列100-a中存储的计算机可读指令以致使装置805执行各种功能或任务。

BIOS组件815可为包含作为固件操作的基本输入/输出系统(BIOS)的软件组件，其可初始化及运行系统800的各种硬件组件。BIOS组件815还可管理处理器810与各种组件(例如，外围组件820、输入/输出控制器组件825等)之间的数据流。BIOS组件815可包含只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中存储的程序或软件。

一或多个外围组件820可为任何输入或输出装置或用于此类装置的集成到装置805中的接口。实施例可包含硬盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽(例如外围组件互连(PCI)或加速图形端口(AGP)槽)。

输入/输出控制器组件825可管理处理器810与外围组件820、输入装置835或输出装置840之间的数据通信。输入/输出控制器组件825还可管理未集成到装置805中的外围设备。在一些实施例中，输入/输出控制器组件825可表示到外部外围设备的物理连接或端口。

输入835可表示装置805外部的将输入提供到装置805或其组件的装置或信号。此可包含用户接口或与其它装置介接或在其它装置之间介接。在一些实施例中，输入835可为外围设备，其经由外围组件820与装置805介接或可由输入/输出控制器组件825管理。

输出装置840可表示装置805外部的经配置以从装置或其组件中的任何者接收输出的装置或信号。输出装置840的实施例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些实施例中，输出装置840可为外围设备，其经由外围组件820与装置805介接或可由输入/输出控制器组件825管理。

存储器控制器140-b、装置805及存储器阵列100-b的组件可由经设计以实施其功能的电路组成。此可包含经配置以实施本文描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或非有源元件。

图9展示说明根据本发明的各种实施例的选择一或多个单元板及与一或多个单元板相关的操作的方法900的流程图。参考图4到8以及其它论述的方法及技术的操作可由存储器阵列100实施，如参考图1到8描述。举例来说，涉及图4到6以及其它的方法及技术的操作可由存储器控制器140执行，如参考图1、7及8以及其它描述。在一些实施例中，存储器控制器140可执行一组代码以控制存储器阵列100的功能元件执行下文描述的功能。另外或替代地，存储器控制器140可使用专用硬件执行下文描述的功能的实施例。另外或替代地，存储器控制器140可起始一或多个信号及/或指令以使一或多个其它组件或元件能够使用专用硬件执行下文描述的功能的实施例。

在框905处，所述方法可包含识别包含于第一单元板群组中的第一单元板，如参考图1到8以及其它描述。在一些实施例中，第一单元板的此识别可基于第一单元板、另一单元板、第一单元板及第二单元板的组合及/或一或多个其它的单独单元板的一或多个操作特性。举例来说，所述操作特性可包含电压、电流、值、与一或多个板相关的电流关系、与一或多个板相关的性能关系、一或多个板及/或其它组件的绝对位置、一或多个板及/或其它组件的相对位置、一些组合及/或其它特性及/或关系。在一些实施例中，框905的操作可由存储器控制器140执行，如参考图1、7及8以及其它描述。在一些实施例中，框905的操作可由存储器控制器140起始，如参考图1、7及8以及其它描述。在其它实施例中，框905的操作可由存储器阵列及/或存储器设备的除存储器控制器140外的不同元件及/或组件执行。

在框910处，所述方法可包含识别邻近第一单元板及/或包含于第一单元板群组或第二单元板群组中的第二单元板，如参考图1到8以及其它描述。在一些实施例中，第二单元板的此识别可基于第一单元板、另一单元板、第一单元板及第二单元板的组合及/或一或多个其它单独单元板的一或多个操作特性以及其它因素。举例来说，所述操作特性可包含电压、电流、值、与一或多个板相关的电流关系、与一或多个板相关的性能关系、一或多个板及/或其它组件的绝对位置、一或多个板及/或其它组件的相对位置、一些组合及/或其它事物。在一些实施例中，框910的操作可由存储器控制器140执行，如参考图1、7及8以及其它描述。在一些实施例中，框910的操作可由存储器控制器140起始，如参考图1、7及8以及其它描述。在其它实施例中，框910的操作可由存储器阵列及/或存储器设备以及其它事物的不同元件及/或组件执行。

在框915处，所述方法可包含基于第一单元板与第二单元板之间的电流关系选择第一单元板及第二单元板，如参考图1到8以及其它描述。此选择可由一或多个存储器元件或组件执行及/或可在一或多个存储器元件或组件上执行，及/或可基于与一或多个元件或组件的电子通信。在一些实施例中，此选择可包含选择一或多个选择组件(其可在一些实施例中包含晶体管以及其它事物)。在一些实施例中，此选择可包含选择可使对应于每一数字线的感测组件能够取决于每一选择组件被准确地填充数据的一或多个选择组件对。在一些实施例中，所述方法可进一步包含基于所述选择从与一或多个选择组件、板及/或数字线相关的一或多个感测组件读取。

在一些实施例中，一或多个选择可基于一或多个触发事件，其包含(但不限于)熔丝被一或多个信号及/或与一或多个元件或组件(例如，单元板及/或感测组件)相关的一或多个操作参数触发。在一些实施例中，框915的操作可由存储器控制器140执行，如参考图1、7及8以及其它描述。在一些实施例中，框915的操作可由存储器控制器140起始，如参考图1、7及8以及其它描述。在其它实施例中，框915的操作可由存储器阵列及/或存储器设备以及其它事物的不同元件及/或组件执行。

图10展示说明根据本发明的各种实施例的选择一或多个单元板及与一或多个单元板相关的操作的方法1000的流程图。参考图4到9以及其它论述的方法及技术的操作可由存储器阵列100实施，如参考图1到9描述。举例来说，与图4到6以及其它相关的方法及技术的操作可由存储器控制器140执行，如参考图1、7及8以及其它描述。在一些实施例中，存储器控制器140可执行一组代码以控制存储器阵列100的功能元件执行下文描述的功能。另外或替代地，存储器控制器140可使用专用硬件执行下文描述的功能的实施例。另外或替代地，存储器控制器140可起始一或多个信号及/或指令以使一或多个其它组件或元件能够使用专用硬件执行下文描述的功能的实施例。

在框1005处，所述方法可包含识别包含于第一单元板群组中的第一单元板，如参考图1到9以及其它描述。在一些实施例中，第一单元板的此识别可基于第一单元板、另一单元板、第一单元板及第二单元板的组合及/或一或多个其它单独单元板的一或多个操作特性。举例来说，所述操作特性可包含电压、电流、值、与一或多个板相关的电流关系、与一或多个板相关的性能关系、一或多个板及/或其它组件的绝对位置、一或多个板及/或其它组件的相对位置、一些组合及/或其它事物。在一些实施例中，框1005的操作可由存储器控制器140执行，如参考图1、7及8以及其它描述。在一些实施例中，框1005的操作可由存储器控制器140起始，如参考图1、7及8以及其它描述。在其它实施例中，框1005的操作可由存储器阵列及/或存储器设备以及其它事物的不同元件及/或组件执行。

在框1010处，所述方法可包含识别邻近第一单元板及/或包含于第一单元板群组或第二单元板群组中的第二单元板，如参考图1到8以及其它描述。在一些实施例中，第二单元板的此识别可基于第一单元板、另一单元板、第一单元板及第二单元板的组合及/或一或多个其它单独单元板的一或多个操作特性。举例来说，所述操作特性可包含电压、电流、值、与一或多个板相关的电流关系、与一或多个板相关的性能关系、一或多个板及/或其它组件的绝对位置、一或多个板及/或其它组件的相对位置、一些组合及/或其它事物。

在一些实施例中，可进行邻近第一单元板的第二单元板的识别，无论第二单元板是否包含于特定板群组(例如，第一单元板群组、第二单元板群组)中。在一些实施例中，可基于第二单元板是否包含于特定板群组本身(例如，第一单元板群组、第二单元板群组)中及/或基于另一板(例如，第一单元板)是否包含于相同板群组(不考虑其是哪一特定板群组)、不同板群组、相关板群组、邻近板群组、一些组合及/或其它因素中进行邻近第一单元板的第二单元板的识别。在一些实施例中，框1010的操作可由存储器控制器140执行，如参考图1、7及8以及其它描述。在一些实施例中，框1010的操作可由存储器控制器140起始，如参考图1、7及8以及其它描述。在其它实施例中，框1010的操作可由存储器阵列及/或存储器设备以及其它事物的不同元件及/或组件执行。

在框1015处，所述方法可包含识别或确定第一单元板包含于第一单元板群组中且第二单元板包含于第二单元板群组中，如参考图1到8以及其它描述。此识别及/或确定可由一或多个存储器元件或组件执行及/或可在一或多个存储器元件或组件上执行及/或可基于与一或多个元件或组件的电子通信。在一些实施例中，此识别及/或确定可包含识别或确定第一单元板与第二单元板之间的位置及/或空间关系。位置及/或空间关系的此识别或确定尤其可基于确定或识别第二单元板是否定位于与第一单元板相同的单元板群组中。

另外或替代地，位置及/或空间关系的此识别或确定尤其可基于确定第二单元板是否邻近第一单元板群组中的第一单元板。位置及/或空间关系的此识别或确定尤其可基于确定或识别第一单元板及第二单元板是否定位于第一单元板群组及/或第二单元板群组内的绝对及/或相对相应位置内。位置及/或空间关系的此识别或确定尤其可基于确定或识别第一单元板及第二单元板是否相对于与电流关系相关及/或包含电流关系的板对定位，所述板对可包含或可不包含第一单元板及/或第二单元板。

在一些实施例中，框1015的操作可由存储器控制器140执行，如参考图1、7及8以及其它描述。在一些实施例中，框1015的操作可由存储器控制器140起始，如参考图1、7及8以及其它描述。在其它实施例中，框1015的操作可由存储器阵列及/或存储器设备以及其它事物的不同元件及/或组件执行。

在框1020处，所述方法可包含识别或确定第一单元板在第一单元板群组中的最后位置中且第二单元板在第二单元板群组中的第一位置中，如参考图1到8以及其它描述。此识别及/或确定可由一或多个存储器元件或组件执行及/或可在一或多个存储器元件或组件上执行及/或可基于与一或多个元件或组件的电子通信。在一些实施例中，此识别及/或确定可包含识别或确定第一单元板与第二单元板中的每一者的位置及/或第一单元板与第二单元板之间的空间关系。位置及/或空间关系的此识别或确定尤其可基于确定或识别第二单元板是否邻近(以及其它关系)第一单元板，但其中这些中的每一者定位于单独单元板群组中。此识别或确定可基于一或多个其它识别、确定及/或选择步骤以及其它事物。

位置及/或空间关系的此识别或确定尤其可基于确定或识别第一单元板及第二单元板是否定位于第一单元板群组及/或第二单元板群组内的绝对及/或相对相应位置内。举例来说，此识别或确定可基于确定第一单元板是否在第一单元板群组的第一位置及/或初始位置(例如，位置“0”)中。此识别或确定可基于与第一单元板相关的识别及/或确定且可基于确定第二单元板是否在第二(或另一)单元板群组中的第一位置及/或初始位置(例如，位置“0”)、中间初始位置(例如，位置“1”到位置“6”)及/或最后及/或最终(例如，位置“7”)中。位置及/或空间关系的此识别或确定尤其可基于确定或识别第一单元板及第二单元板是否相对于与电流关系相关及/或包含电流关系的板对定位。在一些实施例中，此板对可包含或可不包含第一单元板及/或第二单元板。

在一些实施例中，框1020的操作可由存储器控制器140执行，如参考图1、7及8以及其它描述。在一些实施例中，框1020的操作可由存储器控制器140起始，如参考图1、7及8以及其它描述。在其它实施例中，框1020的操作可由存储器阵列及/或存储器设备以及其它事物的不同元件及/或组件执行。

在框1025处，所述方法可包含基于两个单元板之间的短路选择第一单元板及第二单元板，如参考图1到8以及其它描述。此选择可由一或多个存储器元件或组件执行及/或可在一或多个存储器元件或组件上执行及/或可基于与一或多个元件或组件的电子通信。在一些实施例中，此选择可包含选择一或多个选择组件(其可在一些实施例中包含晶体管以及其它事物)。在一些实施例中，此选择可包含选择可使对应于每一数字线的感测组件能够取决于每一选择组件被准确地填充数据的一或多个选择组件对。在一些实施例中，所述方法可进一步包含基于所述选择从与一或多个选择组件、板及/或数字线相关的一或多个感测组件读取。

在一些实施例中，一或多个选择可基于触发事件，其包含(但不限于)熔丝被一或多个信号及/或与一或多个元件或组件(例如，单元板及/或感测组件)相关的操作参数触发。在一些实施例中，基于两个单元板之间的不利直接电子流动的存在及/或确定(例如，短路)。在一些实施例中，框1025的操作可由存储器控制器140执行，如参考图1、7及8以及其它描述。在一些实施例中，框1025的操作可由存储器控制器140起始，如参考图1、7及8以及其它描述。在其它实施例中，框1025的操作可由存储器阵列及/或存储器设备以及其它事物的不同元件及/或组件执行。

用于基于短路的检测选择板的其它技术是可能的，如参考图11到14描述。

图11展示补块阵列1100，其可为关于图1描述的存储器阵列100的一部分。补块阵列1100被组织成多个补块1105，其中每一者可含有多个板(未展示)。补块1105内的每一板可与一或多个存储器单元相关联。在一些情况中，补块可为板群组(例如，板群组440-a、440-b)连同与所述板群组相关联的存储器单元及驱动器的实例。在一些情况中，补块可包含分布式驱动器电路，例如可与同所述补块相关联的对应字线、数字线及/或板线耦合的一或多个字线驱动器、数字线驱动器及/或板线驱动器，例如关于图12更详细描述。

在一些实施例中，一行补块1105可称为区段1110。示范性补块阵列1100被组织为32个区段1110，其中每一区段1110包含一行18个补块。其它阵列大小是可能的。在一些情况中，每一补块1105可包含存储器单元阵列；例如，补块可包括1000x1000个存储器单元阵列，或可为另一大小的阵列，这取决于存储器阵列的特征大小及密度。

在一些情况中，区段1110可经由一或多根字线存取，例如字线110。在一些情况中，一列补块阵列1100可经由一或根条数字线存取，例如数字线115。

在一些情况中，存储器阵列可包含多个存储器单元层1115，其中每一层被组织成补块1105及区段1110。

在一些情况中，存储器装置可经配置以基于页尺寸存取补块阵列1100。页尺寸可为可经选择用于存储器存取操作的最小数目个存储器单元。举例来说，存储器装置可经配置以基于64B、128B、256B、2KB等的页尺寸存取补块阵列1100。在此情况中，存储器装置可基于页尺寸选择用于存储器存取操作的一页存储器单元。在一些情况中，一页的存储器单元可遍及多个补块1105分布。举例来说，如果每一补块1105包含四个板，那么基于64B的页尺寸执行存储器存取操作可包含选择与一区段中的每个补块中的第一板相关联的存储器单元。基于128B的页尺寸执行存储器存取操作可包含选择与一区段中的每个补块中的板中的两者相关联的存储器单元。基于256B的页尺寸执行存储器存取操作可包含选择与一区段中的每个补块中的所有四个板相关联的全部存储器单元；例如，选择所述区段的每个存储器单元。基于大于256B的页尺寸执行存储器存取操作可包含选择多个区段中的部分或全部存储器单元(且因此选择部分或全部板)。

图12展示根据本发明的实施例的支持阵列板短路修复技术的补块阵列1200。补块阵列1200包含六个补块1205的阵列，其中每一补块1205包含四个板1210(板0、1、2及3)。举例来说，补块阵列1200可为补块阵列1100或存储器阵列100的一部分。补块阵列1200的补块1205中的每一行1235可为一区段的一部分，例如关于图11所描述的区段1110。

补块阵列1200包含用于选择或激活板1210及与板1210相关联的存储器单元(未展示)的字线驱动器1215、数字线驱动器1220及感测组件1225。(为了简单起见，图12可不包含每一补块1205中可存在的全部驱动器及/或感测组件1225。)在一些情况中，字线驱动器1215及数字线驱动器1220围绕补块1205的外围分布以实现板及存储器单元的更精细激活及选择，且提供各种其它装置优点。在一些情况中，感测组件1225可基于对应数字线驱动器1220的激活而激活。在一些情况中，每一感测组件1225可由两个板1210共享，且可包含16个感测放大器。

在一些实施例中，补块1205中的四个板1210中的每一者可与单独板驱动器(未展示)相关联，使得补块内的每一板可独立地加偏压或激活。在一些情况中，补块1205中的四个板1210中的每一者可与一或多条数字线(未展示)相关联，所述一或多条数字线可与补块1205的数字线驱动器1220耦合以实现与板1210相关联的一或多个存储器单元的存储器存取操作，例如关于图4到5描述。

在一些实施例中，补块1205中的四个板1210中的每一者可与一或多根字线(未展示)相关联，所述一或多根字线可与补块1205的字线驱动器1215耦合以实现与板1210相关联的一或多个存储器单元的选择。在一些情况中，补块1205内的两个或两个以上板1210可与共享共同字线的存储器单元相关联。

在一些实施例中，补块阵列1200可激活一或多个字线驱动器1215、数字线驱动器1220及/或板线驱动器(未展示)以选择一页存储器单元用于存储器存取操作。举例来说，如果一(较小)页存储器单元仅包括与一区段中的每一补块中的第一板(板0)相关联的存储器单元，那么激活一页存储器单元可包含激活与每一补块1205的板0相关联的字线驱动器、一或多个数字线驱动器及板线驱动器，而不会激活与每一补块中的其它板相关联的任何驱动器。激活一较大页存储器单元可包含激活与每一补块1205的(例如)板0及2相关联的一或多个字线驱动器、数字线驱动器、板线驱动器，等等。

在一些情况中，第一板1210可由于(例如)制造缺陷与第二板1210(例如，相同补块内的邻近板)具有意外短路。在补块阵列1200中，例如，在第一区段1235-a的补块中的第一板1210-a与第二板1210-b之间存在短路1240-a，且在第二区段1235-c的补块中的第二板1210-c与第三板1210-d之间存在短路1240-b。在此情况中，激活板1210-a而不激活与板1210-b相关联的存储器单元可导致与板1210-b相关联的存储器单元的数据损坏(或其它不良效应)，且板1210-c及1210-d情况类似。

在一些实施例中，存储器装置可接收与第一页尺寸相关联的存储器存取命令及识别存储器存取命令的存储器阵列的第一页；例如，识别将对其执行存储器存取操作的存储器阵列的第一页。在一些情况中，第一页可不包含区段中的每一补块中的全部板。

通过实例，存储器装置可基于第一页尺寸识别包含与区段1235-a中的每一补块1205的第一板1210(板0)相关联的全部存储器单元的存储器阵列的第一页。

在一些实施例中，存储器装置可确定是否存在与第二页存储器单元的至少一个存储器单元相关联的短路，其中第二页大于第一页且包含第一页。在此实例中，第二页可在与第一页相同的区段1235-a中，且可包含与每一补块中的一或多个额外板相关联的存储器单元。举例来说，第二页可包含与板0相关联的全部存储器单元(例如，第一页中的存储器单元)且还可包含与区段1235-a中的每一补块的板1相关联的全部存储器单元。在此情况中，因为存在与包含于第二页中的板1210-b相关联的短路，所以存储器装置可确定在第二页中存在与至少一个存储器单元相关联的短路。基于确定存在与第二页中的至少一个存储器单元相关联的短路，存储器装置可激活第二页而非仅激活第一页。即，存储器装置可激活与区段1235-a的每个补块中的板0及板1两者相关联的全部存储器单元而非仅激活与板0相关联的存储器单元。以此方式，存储器装置可缓解板1210-a与1210-b之间的短路的影响且避免不想要的装置行为。

在上述实例中，所识别的短路1240-a与第一页中的至少一个存储器单元相关联；例如，与板1210-a相关联的存储器单元。即，在包含于第一页中的板1210-a与包含于第二页中但不包含于第一页中的板1210-b之间存在短路。然而，在一些实施例中，存储器阵列可激活第二页，即使短路不涉及板或第一页中的存储器单元。举例来说，存储器阵列可确定是否存在与含有第一页的区段中的任何存储器单元相关联的短路-即使短路不涉及任何板或第一页中的存储器单元-且如果是如此，那么存储器阵列可激活第二(较大)页。

通过实例，存储器装置可确定在与区段1235-c中的第一板1210-c相关联的存储器单元与同区段1235-c中的第二板1210-d相关联的存储器单元之间存在短路1240-b。板1210-c、1210-d两者都不包含于第一页中。在此情况中，存储器装置可基于确定存在短路激活与区段1235-c中的全部板1210相关联的全部存储器单元，其可等效于激活较大页存储器单元。因此，在一些情况中，如果存储器装置确定在包含第一页的区段内的任何地方存在短路，存储器装置可激活区段中的全部存储器单元且借此“促进”存储器存取操作到较大(例如，最大)页尺寸。

在一些实施例中，存储器阵列可对第二(较大)页中的全部存储器单元执行存储器存取操作(例如，读取操作)，且借此生成用于第二页的一组完整数据。在一些实施例中，存储器阵列可将所述组完整数据传输到另一组件，例如，经由I/O线等。在一些情况中，存储器阵列仅可传输所述组完整数据的一部分；例如，用于第一页的数据。存储器阵列可丢弃(例如，抑制传输)用于第二页中的剩余单元的数据。

在一些实施例中，激活第二页可包含激活与第二页中的全部存储器单元相关联的全部驱动器及存取线。在一些情况中，激活第二页可包含激活与第一页中的全部存储器单元相关联的全部驱动器及存取线，但仅激活与第二页中的剩余单元相关联的板线及数字线。后一方法可减小与存储器存取操作相关联的电量同时仍保证与短路板相关联的存储器单元在存储器存取操作期间不会受到破坏。在此情况中，可不对第二页中的全部存储器单元执行存储器存取操作；可仅对第一页中的存储器单元执行存储器存取操作(例如，仅可对第二页中的全部存储器单元执行存储器存取操作的所选择方面)。

在一些实施例中，如果存储器阵列确定不存在与第二页中的存储器单元相关联的短路，例如如果第二页在区段1235-b中且不包含任何短接板，存储器阵列就可仅选择第一页存储器单元而不选择第二页中的剩余单元。即，如果存储器阵列确定不存在短路，那么存储器阵列可像往常一样基于第一页尺寸执行存储器存取操作。

在一些实施例中，存储器阵列可经配置以响应于识别含有较小页存储器单元的一区段内的任何地方的短路激活较大页(例如，一区段)存储器单元，不论短路是否与第一页中的存储器单元相关联。此可称为区段级别的短路修复粒度，且在此情况中，单个熔丝或信号可用于指示在整个区段中是否存在短路。在其它实施例中，存储器阵列可经配置以基于更精细的粒度激活较大页(例如，128B、256B)存储器单元。举例来说，存储器阵列可经配置以仅在检测到的短路与包含于第一页存储器单元中的板相关联时激活较大页存储器单元。此可称为板级粒度，且可能需要额外熔丝或信号(例如，每区段一个以上熔丝或信号)提供指示不同页尺寸内的短路的单独信号。在其它实施例中，存储器阵列可经配置以基于较粗粒度激活较大页存储器单元。举例来说，多层存储器阵列可经配置以响应于识别任何层的相同区段内的任何地方的短路激活较大页(例如，一区段)存储器单元，不论短路是否在第一页内或在与第一页相同的层内。在此情况中，单个熔丝或信号可在层中共享，且用于指示在任何层的特定区段号中是否存在短路。

图13说明根据本发明的实施例的支持阵列板短路修复的技术的实例存储器阵列1300。存储器阵列1300包含命令组件1305、逻辑组件1310及补块阵列1315。命令组件1305及/或逻辑组件1310可包含于存储器控制器中，例如存储器控制器140。存储器阵列1300可为经配置以在区段级别的粒度下检测及修复短路的存储器阵列的实例；即，如果存储器阵列1300确定在含有将存取的第一页的一区段内的任何地方存在短路，存储器阵列1300就可激活区段中的全部存储器单元及/或以较大页尺寸模式操作。

命令组件1305可经配置以接收指定存储器存取操作的存储器存取命令，所述存储器存取操作例如读取、写入、设置或复位操作。存储器存取命令可与第一页尺寸的存储器单元相关联。命令组件可经配置以基于第一页尺寸识别用于存储器存取操作的一区段补块阵列1315中的第一页，及基于存储器存取命令发送与第一页尺寸器单元相关联的地址范围。在示范性存储器阵列1300中，补块阵列1315包含32个区段，且命令组件1305可发送包含所述区段的补块阵列1315的指示的地址范围，例如区段地址及/或区段号。

逻辑组件1310可经配置以从命令组件接收地址范围(例如，区段地址及/或区段号)。逻辑组件1310可经配置以还接收每一区段的熔丝信号，其指示是否存在与那个区段的存储器单元中的至少一个存储器单元相关联的短路。举例来说，如果在区段0中的两个板之间存在短路，那么熔丝信号0可被设置为“1”值或以其它方式被断言，借此指示区段0中的短路。熔丝信号可从基于对应区段中短路的检测触发的物理或逻辑熔丝接收，例如(举例来说)关于图4描述。

逻辑组件可基于接收到的地址范围及对应熔丝信号激活修复信号1320。在一些情况中，逻辑组件包含物理或逻辑或树，例如图13中描绘，如果任何熔丝信号被设置为“1”值(或以其它方式被断言)且对应区段中的地址从命令组件接收，就激活修复信号1320；例如，如果命令组件发送在区段中的两个板之间具有短路的所述区段的区段地址。所属领域的技术人员应了解，用于识别短路及激活修复信号的其它技术可用于类似效应。此外，虽然图13中描绘的或树可与短路检测及修复的区段级别的粒度相关联，但其它或树(或其它类型的逻辑)可适合于不同级别的粒度。举例来说，对于板级粒度，或树可包含额外熔丝信号或修复信号。

补块阵列1315可与逻辑组件1310耦合，且经配置以至少部分基于修复信号1320的激活激活较大页存储器单元(例如，区段)。在一些实施例中，补块阵列1315可经配置以每当修复信号1320被激活时以较大页尺寸模式操作。在一些情况中，激活修复信号将与第一页存储器单元相关联的地址范围调整为与第二较大页存储器单元相关联的地址范围。

对于多层存储器装置，相同熔丝信号可在层之间共享，或每一层可具有其自身一组独立熔丝信号。如果在层之间共享相同熔丝信号，那么命令组件可经配置以至少部分基于存储器存取命令发送与用于与存储器存取操作的第一页相关联的区段号的指示，其中第一页在具有第一层的那个区段号的区段中。逻辑组件可经配置以接收区段号的指示，且如果存在与相同区段号中的存储器单元相关联的短路就激活修复信号，无论存储器单元是在第一层中还是在第二层中。举例来说，如果第一页在层2的区段(1)中，且在层1的区段(1)中的两个板之间存在短路，就可激活修复信号，且存储器阵列又可激活层2中的较大页存储器单元。此方法可以更频繁地执行较大页尺寸存取为潜在代价减少指示短路所需的熔丝数目。

描述根据本发明的各种实施例的电子存储器设备。电子存储器设备可包含：存储器阵列，其包括具有第一页尺寸的第一页存储器单元及包括所述第一页且具有第二页尺寸的第二页存储器单元；命令组件，其用于：接收与所述存储器阵列中的所述第一页尺寸存储器单元相关联的存储器存取命令；及至少部分基于所述存储器存取命令，发送与所述第一页存储器单元相关联的地址范围；及逻辑组件，其与所述命令组件及所述存储器阵列耦合，所述逻辑组件经配置以：从所述命令组件接收与所述第一页存储器单元相关联的所述地址范围；及至少部分基于所述地址范围且响应于确定存在与所述第二页存储器单元中的至少一个存储器单元相关联的短路，激活信号，其中所述存储器阵列经配置以至少部分基于所述信号的所述激活而激活所述第二页存储器单元。

在一些实例中，电子存储器设备可包含：与所述至少一个存储器单元相关联的第一板；及与所述第二页中的至少一第二存储器单元相关联的第二板，其中存在与所述至少一个存储器单元相关联的短路的所述确定包含确定所述第一板与所述第二板短接。

在一些实例中，激活所述第二页存储器单元包含激活所述第一板及所述第二板。

在一些实例中，所述第一板是与包括所述至少一个存储器单元的第一多个存储器单元相关联的第一共享板，且所述第二板是与包括所述至少所述第二存储器单元的第二多个存储器单元相关联的第二共享板。在一些实例中，所述逻辑组件包括或树。

描述根据本发明的各种实施例的电子存储器设备。所述电子存储器设备可包含：存储器阵列，其包括各自包括划分到多个页的存储器单元中的多个区段的存储器单元的多个层；命令组件，其经配置以：接收与第一页尺寸相关联的存储器存取命令；及至少部分基于所述存储器存取命令，发送与所述多个页中的第一页相关联的区段号的指示，其中所述第一页具有所述第一页尺寸且在与所述区段号相关联的第一区段中；及逻辑组件，其与所述命令组件及所述多个层耦合，所述逻辑组件经配置以：接收所述区段号的所述指示；及至少部分基于所述指示，响应于确定存在与同所述区段号相关联的第二区段中的至少一个存储器单元相关联的短路，激活信号，其中所述存储器阵列经配置以至少部分基于所述信号的所述激活激活所述第一区段中的全部所述存储器单元。

在一些实例中，所述第二区段在与所述第一区段不同的层中。在一些实例中，所述第二区段及所述第一区段是相同层中的相同区段。

描述根据本发明的各种实施例的电子存储器设备。所述电子存储器设备可包含：存储器阵列，其包括各自包括划分到多个页的存储器单元中的多个区段的存储器单元的多个层；命令组件，其经配置以：接收与第一页尺寸相关联的存储器存取命令；及至少部分基于所述存储器存取命令，发送与所述多个页中的第一页相关联的区段号的指示，其中所述第一页具有所述第一页尺寸且在与所述区段号相关联的第一区段中；及逻辑组件，其与所述命令组件及所述多个层耦合，所述逻辑组件经配置以：接收所述区段号的所述指示；及至少部分基于所述指示，响应于确定存在与同所述区段号相关联的第二区段中的至少一个存储器单元相关联的短路，激活信号，其中所述存储器阵列经配置以至少部分基于所述信号的所述激活而激活所述第一区段中的全部所述存储器单元。

图14展示说明根据本发明的各种实施例的选择一或多个单元板及与一或多个单元板相关的操作的方法1400的流程图。参考图11到13以及其它论述的方法及技术的操作可由存储器阵列100或参考图1到13所描述的补块阵列1100、1200、1315实施。举例来说，与图11到13以及其它相关的方法及技术的操作可由存储器控制器140及/或命令组件1305及逻辑组件1310执行，如参考图1、7、8及13以及其它描述。在一些实施例中，存储器控制器140可执行一组代码以控制存储器阵列100或补块阵列1100、1200、1315的功能元件执行下文描述的功能。另外或替代地，存储器控制器140可使用专用硬件执行下文描述的功能的实施例。另外或替代地，存储器控制器140可起始一或多个信号及/或指令以使一或多个其它组件或元件能够使用专用硬件执行下文描述的功能的实施例。

在框1405处，所述方法可包含接收用于与第一页尺寸的存储器单元相关联的存储器存取操作的存储器存取命令。在一些实施例中，举例来说，所述第一页尺寸可为64B或128B。在一些实施例中，所述第一页尺寸可由存储器存取命令指定。在一些实施例中，所述第一页尺寸可不由存储器存取命令指定，且存储器控制器及/或存储器阵列(或存储器装置的其它部分)可经配置以基于所述第一页尺寸执行存储器存取命令。

在一些实施例中，框1405的操作可由存储器控制器140及/或命令组件1305及逻辑组件1310执行，如参考图1、7、8及13以及其它描述。在一些实施例中，框1405的操作可由存储器控制器140及/或命令组件1305及逻辑组件1310起始，如参考图1、7、8及13以及其它描述。在其它实施例中，框1405的操作可由存储器阵列及/或存储器设备以及其它事物的不同元件及/或组件执行。

在框1410处，所述方法可包含至少部分基于存储器存取命令识别将经激活以用于所述存储器存取操作的第一页存储器单元，所述第一页具有所述第一页尺寸。在一些实施例中，所述第一页的存储器单元可由存储器控制器140识别。在一些实施例中，所述第一页可包含与一区段中的每一补块中的一或多个板相关联的存储器单元；例如，所述第一页可包含与一区段中的每一补块的第一板或与所述区段中的每一补块的第一及第二板相关联的存储器单元等。

在一些实施例中，框1410的操作可由存储器控制器140及/或命令组件1305及逻辑组件1310执行，如参考图1、7、8及13以及其它描述。在一些实施例中，框1410的操作可由存储器控制器140及/或命令组件1305及逻辑组件1310起始，如参考图1、7、8及13以及其它描述。在其它实施例中，框1410的操作可由存储器阵列及/或存储器设备以及其它事物的不同元件及/或组件执行。

在框1415处，所述方法可包含确定是否存在与包括所述第一页且具有大于所述第一页尺寸的第二页尺寸的第二页存储器单元的至少一个存储器单元相关联的短路。在一些实施例中，举例来说，所述第二页尺寸可为128B或256B。在一些情况中，确定是否存在与所述至少一个存储器单元相关联的短路包含：确定在与所述至少一个存储器单元相关联的第一板与同第二存储器单元相关联的第二板之间是否存在短路。在一些情况中，所述至少一个存储器单元可包含于所述第一页中，且所述第二存储器单元可包含于所述第二页中但不包含于所述第一页中。在一些实例中，确定是否存在短路可包含接收指示存在短路的信号，例如从熔丝接收熔丝信号或从逻辑组件接收修复信号，如关于图13描述。在一些情况中，确定是否存在短路可包含执行确定存在短路的存储器阵列的后制造或运行时间测试及任选地触发对应熔丝。

在一些实施例中，框1415的操作可由存储器控制器140及/或命令组件1305及逻辑组件1310执行，如参考图1、7、8及13以及其它描述。在一些实施例中，框1415的操作可由存储器控制器140及/或命令组件1305及逻辑组件1310起始，如参考图1、7、8及13以及其它描述。在其它实施例中，框1415的操作可由存储器阵列及/或存储器设备以及其它事物的不同元件及/或组件执行。

在框1420处，所述方法可包含至少部分基于确定存在与所述至少一个存储器单元相关联的短路，激活所述第二页存储器单元。在一些实例中，存储器控制器及/或存储器阵列或补块阵列可通过激活与第二页存储器单元相关联的一或多根字线、数字线及/或板线激活第二页存储器单元。在一些实例中，激活所述第二页存储器单元包含通过(例如)将与第一页相关联的地址范围调整成与第二页相关联的地址范围将存储器存取操作从基于第一页尺寸的存取提升到基于第二页尺寸的存取。

在一些实施例中，框1420的操作可由存储器控制器140及/或命令组件1305、逻辑组件1310及/或补块阵列1100、1200、1315执行，如参考图1、7、8及11到13以及其它描述。在一些实施例中，框1420的操作可由存储器控制器140、命令组件1305、逻辑组件1310及/或补块阵列1100、1200、1315起始，如参考图1、7、8及11到13以及其它描述。在其它实施例中，框1420的操作可由存储器阵列、补块阵列及/或存储器设备以及其它事物的不同元件及/或组件执行。

描述用于执行方法1400的设备。所述设备可包含：用于接收用于与第一页尺寸的存储器单元相关联的存储器存取操作的存储器存取命令的构件；用于至少部分基于所述存储器存取命令，识别将经激活以用于所述存储器存取操作的第一页存储器单元的构件，所述第一页具有所述第一页尺寸；用于确定是否存在与包括所述第一页且具有大于所述第一页尺寸的第二页尺寸的第二页存储器单元的至少一个存储器单元相关联的短路的构件；及用于至少部分基于确定存在与所述至少一个存储器单元相关联的短路，激活所述第二页存储器单元的构件。

在一些实例中，用于确定是否存在与至少一个存储器单元相关联的短路的构件可包含用于确定与所述第二页的所述至少一个存储器单元相关联的第一板是否与同所述第二页的至少一第二存储器单元相关联的第二板短接的构件。

在一些实例中，所述至少所述第二存储器单元包含于所述第一页中，且所述至少所述第二存储器单元不包含于所述第一页中。

在一些实例中，所述第二页存储器单元包含与所述第一页分离的第三页存储器单元，且所述设备可包含：用于至少部分基于存在与所述至少一个存储器单元相关联的短路的所述确定，激活与所述第一页存储器单元相关联的第一存取线及与所述第三页存储器单元相关联的第二存取线的构件，其中用于激活所述第二页存储器单元的所述构件可包含用于激活所述第一存取线及所述第二存取线的构件。

在一些实例中，所述第一存取线及所述第二存取线是第一板线及第二板线，或第一数字线及第二数字线。

在一些实例中，用于激活所述第二页的所述构件可包含：用于激活与所述第一页相关联的第一字线的构件；及用于激活数字线及与所述至少所述第二存储器单元相关联的板线而不激活与所述至少所述第二存储器单元相关联的第二字线的构件。

在一些实例中，所述设备可包含：用于至少部分基于存在与所述至少一个存储器单元相关联的短路的所述确定，激活与所述第一存取线相关联的第一驱动器及与所述第二存取线相关联的第二驱动器的构件。在一些实例中，用于激活所述第二页存储器单元的所述构件可包含用于激活所述第一驱动器及所述第二驱动器的构件。

在一些实例中，所述设备可包含：用于至少部分基于存在与所述至少一个存储器单元相关联的短路的所述确定，激活与所述第一页存储器单元相关联的第一多个感测放大器及与所述第三页存储器单元相关联的第二多个感测放大器的构件。在一些实例中，所述第一板是与包含所述至少一个存储器单元的第一多个存储器单元相关联的第一共享板，且所述第二板是与包括所述至少所述第二存储器单元的第二多个存储器单元相关联的第二共享板。在一些实例中，所述第一板是与所述至少一个存储器单元相关联的第一单元板，且所述第二板是与所述至少所述第二存储器单元相关联的第二单元板。

在一些实例中，所述第一板及所述第二板是包括与多个存储器单元相关联的多个板的补块中的邻近板，且所述设备可包含：用于至少部分基于存在与所述至少一个存储器单元相关联的短路的所述确定，激活所述补块中的全部所述多个存储器单元的构件。

在一些实例中，所述第一板及所述第二板在不同补块中。

在一些实例中，所述设备可包含用于对所述第二页存储器单元执行所述存储器存取操作的构件。在一些实例中，用于对所述第二页执行所述存储器存取操作的所述构件可包含：用于生成用于所述第一页的第一组数据及用于所述第二页中的剩余多个单元的第二组数据的构件；用于传输所述第一组数据的构件；及用于抑制传输所述第二组数据的构件。

在一些实例中，所述设备可包含：用于至少部分基于确定不存在与所述至少一个存储器单元相关联的短路，激活所述第一页存储器单元而不激活所述第二页中的剩余多个单元的构件。

在一些实例中，所述存储器存取命令指定所述第一页尺寸。

在一些实例中，用于确定是否存在与所述至少一个存储器单元相关联的短路的所述构件可包含用于接收指示是否存在与所述至少一个存储器单元相关联的短路的信号的构件。

因此，方法900、1000及1400及贯穿本发明描述及本发明所预期的其它方法可使用一或多个元件或组件提供一或多个单元板的选择及与单元板相关的操作。应注意：方法900、1000及1400及贯穿本发明描述及本发明所预期的其它描述可能实施方案，且操作及步骤可经重新布置、省略、修改、增补或以其它方式修改使得其它实施方案是可能的且被预期。在一些实施例中，可组合来自方法900、1000及1400及贯穿本发明描述及本发明所预期的其它方法中的两者或两者以上的实施例。

本文的描述提供实施例，且不限于权利要求书中陈述的范围、能力或实施例。可在论述的元件的功能及布置中作出改变而不会背离本发明的范围。各种实施例可视情况省略、替代或添加各种程序或组件。而且，关于一些实施例描述的特征可在其它实施例中组合。

本文结合附图陈述的描述描述了实例配置且不表示可实施或在权利要求书的范围内的所有实施例。如本文使用，术语“实例”及“示范性”意味着“用作实例、例子或说明”且并非“优选的”或“优于其它实例”。详细描述包含用于提供所描述技术的理解的目的的特定细节。然而，可在无这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以避免使所描述实施例的概念不清楚。

在附图中，类似组件或特征可具有相同参考标记。此外，可通过使参考标记后接短划线及区分类似组件的第二标记来区分相同类型的各种组件。当在说明书中使用第一参考标记时，描述可适用于具有相同第一参考标记的类似组件中的任何者，不论第二参考标记如何。

本文描述的信息及信号可使用多种不同技艺及技术中的任何者表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号总线，其中总线可具有多种位宽度。

如本文使用，术语“虚拟接地”是指保持于约零伏特(0V)的电压处但未与地面直接连接的电路的节点。因此，虚拟接地的电压可暂时波动且在稳定状态处返回到约0V。可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)来实施虚拟接地。其它实施方案也是可行的。

术语“电子通信”是指支持组件之间的电子流动的所述组件之间的关系。此可包含组件之间的直接连接及/或可包含中间组件。电子通信中的组件可有源交换电子或信号(例如，在通电电路中)或不可有源交换电子或信号(例如，在断电电路中)但可经配置及操作以在使电路通电之后交换电子或信号。通过实例，经由开关(例如晶体管)物理连接的两个组件电子通信，不论所述开关的状态如何(即，断开或闭合)。

如本文使用，术语“短路(short/short circuit)”是指两个导电元件之间建立的直接导电路径。在一些情况中，两个元件之间的导电路径可为起因于制造缺陷或装置损坏的意外导电路径。举例来说，经设计以被制造成物理上接近彼此的两个导电元件(例如两个板或两条线)可意外地被短接在一起，如果制造缺陷导致在所述两个元件之间建立意外导电路径。短路可允许电流以十分低(例如，可忽略)电阻抗沿意外路径行进，其可导致损坏经短接元件中的一者或两者或电连接到所述元件中的一者或两者的组件。

本文讨论的装置(包含存储器阵列100)可经形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制衬底或衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或任何其它掺杂方法来执行掺杂。

本文论述的晶体管可表示场效晶体管(FET)且包括三端子装置，其包含源极、漏极及栅极。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如，退化)半导体区域。可由轻掺杂半导体区域或沟道分离源极及漏极。如果沟道是n型的(即，多数载子是电子)，那么FET可称为n型FET。同样地，如果沟道是p型的(即，多数载子是空穴)，那么FET可称为p型FET。可由绝缘栅极氧化物覆盖沟道。可通过将电压施加于栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加于n型FET或p型FET可导致沟道变成导电。可在将大于或等于晶体管的阈值电压的电压施加于晶体管栅极时“接通”或“激活”晶体管。可在将小于晶体管的阈值电压的电压施加于晶体管栅极时“关断”或“取消激活”晶体管。

可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文描述的功能的其任何组合来实施或执行结合本文的本发明所描述的各种说明性框、组件及模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可经实施为计算装置的组合(例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。

可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中所描述的功能。如果在由处理器执行的软件中实施，那么功能可作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体传输。其它实施例及实施方案在本发明及所附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任何者的组合来实施上文所描述的功能。实施功能的特征还可物理定位于各种位置处，其包含：经分布使得在不同物理位置处实施功能的部分。此外，如本文(包含权利要求书中的内容)使用，项目列表(例如，以例如“...中的至少一者”或“...中的一或多者”的词组开头的项目列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C组件中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。

计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，其包含促进计算机程序从一个位置转移到另一位置的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。通过实例且非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于载送或存储呈指令或数据结构的形式的所要程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。

而且，任何连接被适当称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外、无线电及微波)从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外、无线电及微波)包含于媒体的定义中。如本文使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地复制数据，而光盘使用激光来光学地复制数据。上述的组合也包含于计算机可读媒体的范围内。

本文的描述经提供以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将易于明白本发明的各种修改，且可在不脱离本发明的范围的情况下将本文定义的一般原理应用于其它变化。因此，本发明不限于本文描述的实施例及设计，而是应符合与本文揭示的原理及新型特征一致的最广范围。

Claims (20)

1.一种用于操作单元板的方法，其包括：

识别第一单元板和与所述第一单元板相邻的第二单元板之间的短路，所述第一单元板包含于包括第一多个单元板的第一单元板群组中，且所述第二单元板包含于包括第二多个单元板的第二单元板群组中；以及

至少部分地基于识别所述第一单元板和所述第二单元板之间的短路，同时激活与第一组铁电存储器单元耦合的第一存取线以及与第二组铁电存储器单元耦合的第二存取线，所述第一组铁电存储器单元与所述第一单元板相关，且所述第二组铁电存储器单元与所述第二单元板相关。

2.根据权利要求1所述的方法，其进一步包括：

识别所述第一单元板在所述第一单元板群组中的最后位置中。

3.根据权利要求2所述的方法，其进一步包括：

识别所述第二单元板在所述第二单元板群组中的第一位置中。

4.根据权利要求1所述的方法，其中所述第一多个单元板是相邻的，且所述第二多个单元板是相邻的。

5.根据权利要求1所述的方法，其进一步包括：

识别包含于第三单元板群组中的第三单元板；以及

识别包含于所述第二单元板群组或所述第三单元板群组中的第四单元板。

6.根据权利要求5所述的方法，其进一步包括：

识别所述第三单元板邻近所述第四单元板；以及

至少部分基于所述第一单元板与所述第二单元板之间的所述短路来选择所述第三单元板及所述第四单元板。

7.根据权利要求5所述的方法，其进一步包括：

识别包含于所述第二单元板群组中的所述第四单元板。

8.根据权利要求5所述的方法，其进一步包括：

识别所述第三单元板在所述第三单元板群组中的第一位置中。

9.根据权利要求8所述的方法，其进一步包括：

识别所述第四单元板在所述第二单元板群组中的最后位置中。

10.一种用于操作单元板的方法，其包括：

识别包含于包括多个单元板的单元板群组中的第一单元板，以及包含于包括所述多个单元板的所述单元板群组中的第二单元板；

至少部分基于识别所述第一单元板及识别所述第二单元板，确定所述第一单元板和所述第二单元板之间的空间关系；以及

至少部分基于所述空间关系，确定在所述第一单元板和所述第二单元板之间存在短路。

11.根据权利要求10所述的方法，其进一步包括：

至少部分基于在所述第一单元板和所述第二单元板之间存在的所述短路，识别熔丝被触发。

12.根据权利要求11所述的方法，其进一步包括：

至少部分基于所述熔丝被触发，激活与所述第一单元板耦合的第一选择组件和与所述第二单元板耦合的第二选择组件。

13.根据权利要求12所述的方法，其中所述第一选择组件与所述第二选择组件同时被激活。

14.根据权利要求12所述的方法，其中至少部分基于确定所述第一单元板与所述第二单元板之间的所述空间关系，激活与所述第一单元板耦合的所述第一选择组件和与所述第二单元板耦合的所述第二选择组件。

15.根据权利要求10所述的方法，其进一步包括：

识别所述第一单元板在所述单元板群组中的第一位置中；以及

识别所述第二单元板在所述单元板群组中的第二位置中。

16.根据权利要求10所述的方法，其中所述第一单元板与第一存取线耦合，且所述第二单元板与第二存取线耦合。

17.一种设备，其包括：

单元板群组，其包括包含第一单元板和第二单元板的多个单元板；以及

存储器控制器，其与所述单元板群组耦合，其中所述存储器控制器经操作以：

识别包含于所述单元板群组中的所述第一单元板，以及包含于所述单元板群组中的所述第二单元板；

至少部分基于识别所述第一单元板及识别所述第二单元板，确定所述第一单元板和所述第二单元板之间的空间关系；以及

至少部分基于所述空间关系，确定所述第一单元板和所述第二单元板之间存在短路。

18.根据权利要求17所述的设备，其中所述存储器控制器经操作以：

至少部分基于在所述第一单元板和所述第二单元板之间存在的所述短路，识别熔丝被触发。

19.根据权利要求18所述的设备，其中所述存储器控制器经操作以：

至少部分基于所述熔丝被触发，激活与所述第一单元板耦合的第一选择组件和与所述第二单元板耦合的第二选择组件。

20.根据权利要求17所述的设备，其中所述存储器控制器经操作以：

识别所述第一单元板在所述单元板群组中的第一位置中；以及

识别所述第二单元板在所述单元板群组中的第二位置中。

Images