CN112802420A - 显示装置及驱动显示装置的方法 - Google Patents

显示装置及驱动显示装置的方法 Download PDF

Info

Publication number
CN112802420A
CN112802420A CN202011152710.8A CN202011152710A CN112802420A CN 112802420 A CN112802420 A CN 112802420A CN 202011152710 A CN202011152710 A CN 202011152710A CN 112802420 A CN112802420 A CN 112802420A
Authority
CN
China
Prior art keywords
block
pixels
sensing
data
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011152710.8A
Other languages
English (en)
Inventor
梁洙敏
李旭
金慧智
片奇铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112802420A publication Critical patent/CN112802420A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供了显示装置和驱动显示装置的方法。显示装置包括第一像素、传感器和感测控制器，其中，第一像素分割为多个块，多个块中的每个分类为第一块或第二块，传感器配置成在第一时段期间生成多个块中的每个块中的第一像素中的至少两个第一像素的第一感测数据；以及，感测控制器配置成针对第一块通过对第一感测数据进行内插来生成未被传感器感测的第一像素的内插数据并且配置成针对第二块放弃对第一感测数据进行内插。在第一时段之后的第二时段期间，传感器针对第二块生成未被传感器感测的第一像素的第二感测数据。

Description

显示装置及驱动显示装置的方法
相关申请的交叉引用
本申请要求于2019年11月14日提交的第10-2019-0145728号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用以其整体地并入本文。
技术领域
本公开涉及显示装置和驱动显示装置的方法。
背景技术
显示装置经常用作连接用户和信息的媒介。这种显示装置的实例包括液晶显示(liquid crystal display，LCD)装置、有机发光显示装置和等离子显示装置。
显示装置可包括多个像素，并且多个像素可发射各种颜色和各种亮度水平的光，从而显示各种图像。
显示装置可包括具有基本上相同的结构的像素电路。然而，随着显示装置的显示面积的增加，依据显示区域中像素的位置，可能会发生工艺偏差。例如，设计为在各自的像素中执行相同功能的像素晶体管可表现出不同的特性，诸如迁移率或阈值电压。相似地，各自的像素中的发光二极管的阈值电压可表现出彼此不同的特性。
此外，除了工艺偏差以外，随着显示装置的使用，包括在各自的像素中的元件的劣化程度可能依据对应的像素的使用频率、环境温度等而变化。
为了使像素中的这种工艺偏差和变化最小化，可使用传感器来感测像素的特性(例如，迁移率、阈值电压等)。然而，这将会花费很多时间来感测所有像素的特性。当感测和使用多个像素的子集的特性时，这些像素的感测信息可能不会提供所有像素的准确表现。
发明内容
本公开的各种实施方式涉及能够在减少感测特征信息所需的时间的同时准确地感测像素的特征信息的显示装置和驱动显示装置的方法。
根据本公开的实施方式，显示装置包括第一像素、传感器和感测控制器，其中，第一像素分割为多个块，多个块中的每个分类为第一块或第二块，传感器配置成在第一时段期间生成多个块中的每个块中的第一像素中的至少两个第一像素的第一感测数据；以及，感测控制器配置成针对第一块通过对第一感测数据进行内插来生成未被传感器感测的第一像素的内插数据并且配置成针对第二块放弃对第一感测数据进行内插，其中，在第一时段之后的第二时段期间，传感器针对第二块生成未被传感器感测的第一像素的第二感测数据。
第一像素可具有第一颜色。
显示装置还可包括第二像素和第三像素，其中，第二像素具有与第一颜色不同的第二颜色，并且第三像素具有与第一颜色和第二颜色不同的第三颜色，其中，第一像素中的一个、第二像素中的一个和第三像素中的一个通过公共感测线联接到传感器。
感测控制器可包括代表块值计算器、精细感测判定器和内插计算器，其中，代表块值计算器配置成针对多个块中的每个计算第一感测数据的代表块值，精细感测判定器配置成基于代表块值将多个块中的每个分类为第一块和第二块中的一个，并且内插计算器配置成针对第一块通过对第一感测数据进行内插来生成内插数据。
针对多个块中的每个，代表块值可为第一感测数据的标准偏差值、平均值、最大值和最小值中的至少一个。
精细感测判定器可配置成将多个块之中具有大于块阈值的标准偏差值的块分类为第二块，并且将多个块之中具有小于或等于块阈值的标准偏差值的块分类为第一块。
内插计算器可通过使用第一感测数据生成内插数据之中的第一内插数据并且通过使用第一内插数据生成第二内插数据。
内插计算器可通过使用第一感测数据生成内插数据之中的第一内插数据并且通过使用第一内插数据和第一感测数据生成第二内插数据。
显示装置还可包括时序控制器，其中，时序控制器配置成通过使用内插数据和第二感测数据生成第一像素的灰度值。
根据本公开的实施方式，显示装置包括第一像素、查找表、传感器和感测控制器，其中，查找表包括第一像素的应力值，传感器配置成生成第一像素中的至少一些的感测数据，并且感测控制器配置成通过参考应力值对感测数据进行内插来生成未被感测的第一像素中的至少一些的内插数据。
第一像素可具有第一颜色。
显示装置还可包括第二像素和第三像素，其中，第二像素具有与第一颜色不同的第二颜色，并且第三像素具有与第一颜色和第二颜色不同的第三颜色，其中，第一像素中的一个、第二像素中的一个和第三像素中的一个通过公共感测线联接到传感器。
感测控制器可包括内插组指定器和内插计算器，其中，内插组指定器配置成将具有其间的差异小于或等于应力阈值的应力值的相邻的第一像素指定为内插组，并且内插计算器配置成针对多个内插组中的各自的内插组生成内插数据。
第一像素可分割为多个块，并且感测控制器可包括精细感测判定器和内插计算器，其中，精细感测判定器配置成针对多个块中的每个基于应力值的代表应力值将多个块中的每个分类为第一块和第二块中的一个，并且内插计算器配置成针对第一块通过对感测数据进行内插来生成内插数据。
针对多个块中的每个，代表应力值可为应力值的标准偏差值、平均值、最大值和最小值中的至少一个。
精细感测判定器可配置成将多个块之中具有大于应力阈值的标准偏差值的块分类为第二块，并且将多个块之中具有小于或等于应力阈值的标准偏差值的块分类为第一块。
传感器可针对属于第一块的第一像素中的至少两个生成第一感测数据并且针对属于第二块的第一像素中的所有生成第二感测数据。
根据本公开的实施方式，驱动包括分割为多个块的像素的显示装置的方法包括：在第一时段期间生成多个块中的每个中的像素中的至少两个像素的第一感测数据；针对多个块之中的第一块，通过对第一感测数据进行内插来生成未被感测的第一组像素的内插数据；以及在第一时段之后的第二时段期间，针对多个块之中的第二块，生成未被感测的第二组像素的第二感测数据。
该方法还可包括：针对多个块中的每个，计算第一感测数据的代表块值；以及基于代表块值，将多个块中的每个分类为第一块和第二块中的一个，其中，针对多个块中的每个，代表块值可为第一感测数据的标准偏差值、平均值、最大值和最小值中的至少一个。
将多个块中的每个分类为第一块和第二块中的一个可包括：将多个块之中具有大于块阈值的标准偏差值的块分类为第二块；以及将多个块之中具有小于或等于块阈值的标准偏差值的块分类为第一块。
根据本公开的实施方式，驱动包括分割为多个块的像素的显示装置的方法包括：在第一时段期间感测多个块中的每个中的像素中的一些；以及在第一时段之后的第二时段期间感测多个块中的至少一个中的未被感测的剩余像素。
附图说明
图1为示出根据本公开实施方式的显示装置的图。
图2和图3是用于解释根据本公开的实施方式的像素的显示时段的图。
图4和图5是用于解释根据本公开的实施方式的驱动晶体管的迁移率感测时段的图。
图6和图7是用于解释根据本公开的实施方式的驱动晶体管的阈值电压感测时段的图。
图8和图9是用于解释根据本公开的实施方式的发光二极管的阈值电压感测时段的图。
图10是示出根据本公开的实施方式的点的图。
图11是示出根据本公开的实施方式的内插方案的图。
图12是示出根据本公开的实施方式的内插方案的图。
图13、图14和图15是示出根据本公开的实施方式的感测控制器的图。
图16、图17和图18是示出根据本公开的实施方式的感测控制器的图。
图19是示出根据本公开的实施方式的感测控制器的图。
图20为示出根据本公开实施方式的显示装置的图。
具体实施方式
在下文中，将参考附图对本公开的示例性实施方式进行详细描述，以使得本领域技术人员能够容易地实践本公开。本公开可以不同的形式来实施，但不限于示例性实施方式。
此外，在附图中，将省略与本公开不直接相关的部分，以便更清楚和简洁地解释本公开。对在整个本公开中使用相似的附图标记指定相似的部件的附图进行参考。因此，在一个附图中描述的附图标记可在其它附图中使用。
此外，由于为了描述的便利在附图中任意地指示了多个部件的各自的尺寸和厚度，因此本公开不受附图的限制。附图中的部件、层和区域的尺寸、厚度等可被夸大以阐明其描述。
图1为示出根据本公开实施方式的显示装置10的图。
根据本公开的实施方式的显示装置10可包括时序控制器11、数据驱动器12、扫描驱动器13、像素部件14、传感器15和感测控制器16。
时序控制器11可从外部处理器(未示出)接收每个图像帧的灰度值和控制信号。时序控制器11可渲染灰度值以适合于显示装置10。例如，外部处理器可为每个单位点提供红色灰度值、绿色灰度值和蓝色灰度值。例如，当像素部件14具有pentile结构时，相邻的单位点可共享像素，并且因此多个像素可不以一一对应的方式对应于各自的灰度值。在这种情况下，可需要渲染灰度值。当多个像素以一一对应的方式对应于各自的像素值时，可不需要渲染灰度值。灰度值无论是否被渲染，都可提供给数据驱动器12。时序控制器11可将控制信号提供给数据驱动器12、扫描驱动器13和传感器15以通过使用像素部件14来显示图像帧。
数据驱动器12可通过使用从时序控制器11接收到的灰度值和控制信号来生成数据电压并且将数据电压提供给多个数据线D1、D2、D3、...、Dm。例如，数据驱动器12可通过使用作为多个控制信号中的一种接收的时钟信号来对灰度值进行采样，并且可以像素行为单位将与灰度值对应的数据电压施加到多个数据线D1至Dm。此处，m可为大于0的整数。
扫描驱动器13可从时序控制器11接收时钟信号、扫描起始信号等作为控制信号，并且可生成多个第一扫描信号并将多个第一扫描信号提供给多个第一扫描线S11、S12、...、S1n以及生成多个第二扫描信号并将多个第二扫描信号提供给多个第二扫描线S21、S22、...、S2n。此处，n可为大于0的整数。
扫描驱动器13可将多个第一扫描信号顺序地提供给多个第一扫描线S11、S12、...、S1n，而该多个第一扫描信号各自具有导通电平脉冲，并且可将多个第二扫描信号顺序地提供给多个第二扫描线S21、S22、...、S2n，而该多个第二扫描信号各自具有导通电平脉冲。
例如，扫描驱动器13可包括联接到多个第一扫描线S11、S12、...、S1n的第一扫描驱动器和联接到多个第二扫描线S21、S22、...、S2n的第二扫描驱动器。第一扫描驱动器和第二扫描驱动器中的每个可包括以移位寄存器的形式配置的扫描级。在时钟信号的控制下，第一扫描驱动器和第二扫描驱动器中的每个可以具有导通电平脉冲的扫描起始信号顺序地传输到下一扫描级的方式来生成扫描信号。
在实施方式中，多个第一扫描信号和多个第二扫描信号可彼此相同。在这种情况下，联接到每个像素PXij的第一扫描线和第二扫描线可联接到相同的节点，并且扫描驱动器13可实现为单个扫描驱动器，而不划分为第一扫描驱动器和第二扫描驱动器。
传感器15可从时序控制器11接收控制信号，并且可将多个初始化电压供给到多个感测线I1、I2、I3、...、Ip和/或从多个感测线I1、I2、I3、...、Ip接收多个感测信号。例如，传感器15可在显示时段的至少一部分期间将初始化电压供给到多个感测线I1、I2、I3、...、Ip，并且可在感测时段的至少另一部分期间从多个感测线I1、I2、I3、...、Ip接收感测信号。此处，p可为大于0的整数。
传感器15可包括联接到多个感测线I1、I2、I3、...、Ip的多个感测信道。例如，多个感测线I1、I2、I3、...、Ip可以一一对应的方式对应于多个感测信道。
像素部件14可包括多个像素。每个像素PXij可联接到各自与该像素PXij对应的数据线、扫描线和感测线。多个像素PXij可分割为多个块。在一个实施方式中，多个块中的每个可包括相同数量的像素，并且可彼此不重叠。在另一实施方式中，多个块可包括不同数量的像素。在一些实施方式中，多个块可彼此重叠并且共享至少一个或多个像素。
可为了包括多个像素的每个块而提供控制器。控制器可为多个像素的虚拟或逻辑组，而不受物理部件的束缚。在一个实施方式中，可在产品出厂之前在存储器中限定多个块，或者可在产品的使用期间主动地重新限定多个块。
感测控制器16可从传感器15接收感测数据，通过对感测数据进行内插来生成内插数据，并且将内插数据提供给时序控制器11。时序控制器11可通过使用内插数据来为像素部件14中的像素生成灰度值。在实施方式中，时序控制器11可通过使用内插数据和感测数据中的所有来生成像素的灰度值。
传感器15可响应于可从感测控制器16或时序控制器11供给的控制信号，通过针对每个块仅感测一些像素或所有像素来生成感测数据。
图2和图3是用于解释根据本公开的实施方式的像素PXij的显示时段的图。
图2示出了在显示时段期间施加到与像素PXij联接的第一扫描线S1i、第二扫描线S2i、数据线Dj和感测线Ik的信号的示例性波形。此处，k可为大于0的整数。
下面将参考图3对像素PXij和感测信道151的示例性配置进行描述。
像素PXij可包括多个晶体管T1、T2和T3、存储电容器Cst和发光二极管LD。
在一个实施方式中，多个晶体管T1、T2和T3可实现为N型晶体管。在另一实施方式中，多个晶体管T1、T2和T3可实现为P型晶体管。在又一实施方式中，多个晶体管T1、T2和T3可实现为N型晶体管和P型晶体管的组合。术语“P型晶体管”指随着栅电极与源电极之间的电压差在负方向上增加而使增加的电流量流过的晶体管。术语“N型晶体管”指随着栅电极与源电极之间的电压差在正方向上增加而使增加的电流量流过的晶体管。多个晶体管T1、T2和T3中的每个可实现为任何类型的晶体管，诸如薄膜晶体管(thin-film transistor，TFT)、场效应晶体管(field effect transistor，FET)和双极结型晶体管(bipolarjunction transistor，BJT)。
第一晶体管T1可具有联接到第一节点N1的栅电极、联接到第一电源ELVDD的第一电极和联接到第二节点N2的第二电极。第一晶体管T1可被称为驱动晶体管。
第二晶体管T2可具有联接到第一扫描线S1i的栅电极、联接到数据线Dj的第一电极和联接到第一节点N1的第二电极。第二晶体管T2可被称为扫描晶体管。
第三晶体管T3可具有联接到第二扫描线S2i的栅电极、联接到第二节点N2的第一电极和联接到感测线Ik的第二电极。第三晶体管T3可被称为感测晶体管。
存储电容器Cst可具有联接到第一节点N1的第一电极和联接到第二节点N2的第二电极。
发光二极管LD可具有联接到第二节点N2的阳极和联接到第二电源ELVSS的阴极。
通常，第一电源ELVDD的电压可高于第二电源ELVSS的电压。然而，在特殊情况下，例如，为了防止发光二极管LD发光，第二电源ELVSS的电压可设置为等于或高于第一电源ELVDD的电压。
感测信道151可包括多个开关SW1至SW7、感测电容器CS1、放大器AMP和采样电容器CS2。
第二开关SW2可具有联接到第三节点N3的第一端和联接到初始化电源VINT的第二端。
放大器AMP可具有联接到基准电源VREF的第一输入端子(例如，非反相端子)、第二输入端子(例如，反相端子)和输出端子。放大器AMP可实现为运算放大器。
第三开关SW3可具有联接到第三节点N3的第一端和联接到放大器AMP的第二输入端子的第二端。
感测电容器CS1可具有联接到放大器AMP的第二输入端子的第一电极和联接到放大器AMP的输出端子的第二电极。
采样电容器CS2可具有通过第五开关SW5和第六开关SW6联接到感测电容器CS1的第一电极。
第四开关SW4可具有联接到感测电容器CS1的第一电极的第一端和联接到感测电容器CS1的第二电极的第二端。
第五开关SW5可具有联接到放大器AMP的输出端子的第一端和联接到第四节点N4的第二端。
第六开关SW6可具有联接到第四节点N4的第一端和联接到采样电容器CS2的第一电极的第二端。
第七开关SW7可具有联接到采样电容器CS2的第一电极的第一端和联接到模数转换器(ADC)的第二端。
第一开关SW1可具有联接到第三节点N3的第一端和联接到第四节点N4的第二端。
传感器15可包括感测信道151和ADC。例如，传感器15可包括与多个感测信道151的数量对应的多个ADC。在其它实施方式中，传感器15可包括单个ADC，并且可将采样信号存储在感测信道151中并且通过时分来转换采样信号。
再次参考图2，在显示时段期间，感测线Ik联接到初始化电源VINT。在显示时段期间，第二开关SW2可处于导通状态。
在显示时段期间，第一开关SW1和第三开关SW3可处于关断状态。因此，可防止感测线Ik联接到基准电源VREF。
在显示时段期间，多个数据电压DS(i-1)j、DSij和DS(i+1)j可顺序地施加到数据线Dj。在数据电压DSij施加到数据线Dj的时段期间，具有导通电平(即，高电平)的扫描信号可施加到第一扫描线S1i。另外，具有导通电平的扫描信号也可与施加到第一扫描线S1i的扫描信号同步地施加到第二扫描线S2i。在实施方式中，在显示时段期间，具有导通电平的扫描信号可始终施加到第二扫描线S2i。
例如，当具有导通电平的扫描信号施加到第一扫描线S1i和第二扫描线S2i时，第二晶体管T2和第三晶体管T3可被导通。因此，与数据电压DSij与初始化电源VINT的电压之间的差异对应的电压可存储在像素PXij的存储电容器Cst中。
在像素PXij中，流经从第一电源ELVDD经由第一晶体管T1到第二电源ELVSS的驱动路径的驱动电流量可依据第一晶体管T1的栅电极和源电极之间的电压差来确定。由发光二极管LD发射的光的亮度可依据流过驱动路径的驱动电流量来确定。
此后，当具有关断电平(即，低电平)的扫描信号施加到第一扫描线S1i和第二扫描线S2i时，第二晶体管T2和第三晶体管T3可被关断。在这种情况下，与数据线Dj的电压的变化无关，存储电容器Cst可维持第一晶体管T1的栅电极和源电极之间的电压差，从而在显示时段期间维持由发光二极管LD发射的光的亮度。
图4和图5是用于解释根据本公开的实施方式的驱动晶体管或第一晶体管T1的迁移率感测时段的图。
图4示出了在迁移率感测时段期间施加到与像素PXij联接的第一扫描线S1i、第二扫描线S2i、数据线Dj和感测线Ik的信号的示例性波形。图5示出了在图4中所示的时间点tm处的像素PXij和感测信道151的状态。
在迁移率感测时段期间，多个感测电压SS(i-1)、SSij和SS(i+2)j可顺序地施加到数据线Dj。在实施方式中，当在迁移率感测时段期间仅感测单个像素行(即，联接到相同的扫描线的像素)时，仅感测电压SSij可施加到数据线Dj，并且多个感测电压SS(i-1)j和SS(i+1)j可不施加到数据线Dj。
感测线Ik可联接到基准电源VREF。参考图5，第三开关SW3可处于导通状态。由于放大器AMP的非反相端子和反相端子可处于虚拟短路状态，因此感测线Ik可指示为联接到基准电源VREF。
与感测电压SSij同步地，当具有导通电平的扫描信号施加到第一扫描线S1i和第二扫描线S2i时，第二晶体管T2和第三晶体管T3可被导通。
因此，感测电压SSij可施加到像素PXij的第一节点N1，并且基准电源VREF的电压可施加到第二节点N2。感测电压SSij与基准电源VREF的电压之间的差异可高于第一晶体管T1的阈值电压。在这种情况下，第一晶体管T1可被导通，并且感测电流可流经从第一电源ELVDD经由第一晶体管T1、第二节点N2、第三晶体管T3、第三节点N3和第三开关SW3到感测电容器CS1的第一电极的感测电流路径。感测电流可通过下面的等式(1)而包括第一晶体管T1的特征信息。
Figure BDA0002741674520000111
此处，Id表示流经第一晶体管T1的感测电流，u表示迁移率，Co表示通过感测信道151、一个或多个绝缘层和第一晶体管T1的栅电极形成的电容，W表示第一晶体管T1的沟道宽度，L表示第一晶体管T1的沟道的长度，Vgs表示第一晶体管T1的栅电极与源电极之间的电压差，并且Vth表示第一晶体管T1的阈值电压。
此处，Co、W和L可为固定常数。Vth可通过使用附加检测方案(例如，参见图6和图7)来检测，而该附加检测方案将在下面进一步详细讨论。Vgs可为感测电压SSij与基准电源VREF的电压之间的电压差。由于第三节点N3的电压是固定的，因此第四节点N4的电压随着感测电流Id变大而变低。第四节点N4的电压可作为采样信号存储在采样电容器CS2中。ADC可凭借导通的第七开关SW7通过将存储在采样电容器CS2中的采样信号转换为数字信号来计算感测电流Id的大小。因此，在驱动晶体管或第一晶体管T1的迁移率感测时段期间，可获得剩余变量，即，迁移率u。
图6和图7是用于解释根据本公开的实施方式的驱动晶体管或第一晶体管T1的阈值电压感测时段的图。
图7示出了在图6的时间点th4处的像素PXij和感测信道151的状态。第三开关SW3和第五开关SW5可保持关断，并且第一开关SW1可保持导通。
参考图6，在时间点th1处，第二电源ELVSS的电压升高，从而防止发光二极管LD的发光。
接下来，在时间点th2处，第二开关SW2导通，并且因此感测线Ik可初始化为初始化电源VINT的电压。
接下来，在时间点th3处，具有导通电平的扫描信号可施加到第一扫描线S1i和第二扫描线S2i。此时，感测电压SSth可施加到数据线Dj。因此，第一节点N1可维持在感测电压SSth处。另外，感测线Ik可联接到第二节点N2。
第二节点N2可从初始化电源VINT的电压上升到电压SSth-Vth。当第二节点N2的电压达到电压SSth-Vth时，第一晶体管T1可被关断，并且因此第二节点N2的电压停止进一步升高。
第六开关SW6可处于导通状态，并且因此采样信号可存储在采样电容器CS2中。此处，由于第四节点N4联接到第二节点N2，因此采样信号可包括第一晶体管T1的阈值电压Vth。第七开关SW7导通，并且因此ADC可在驱动晶体管或第一晶体管T1的阈值电压感测时段期间将采样信号转换为数字信号。
图8和图9是用于解释根据本公开的实施方式的发光二极管LD的阈值电压感测时段的图。图9示出了在图8的时间点td4处的像素PXij和感测信道151的状态。
在时间点td1处，感测电压SSId可施加到数据线Dj。基准电源VREF的电压可通过第三开关SW3施加到感测线Ik。此处，具有导通电平的扫描信号可施加到第一扫描线S1i和第二扫描线S2i，并且多个晶体管T2和T3可被导通。相应地，存储电容器Cst可存储感测电压SSId与基准电源VREF的电压之间的差异。
在时间点td2处，具有关断电平的扫描信号可施加到第一扫描线S1i和第二扫描线S2i。由于第一晶体管T1可因存储在存储电容器Cst中的电压而保持导通，因此第二节点N2的电压可根据发光二极管LD的劣化程度而升高。例如，随着发光二极管LD的劣化程度变得更严重，第二节点N2的电压可能升高得更多。会聚在第二节点N2上的电压可对应于发光二极管LD的阈值电压。
在时间点td3处，具有导通电平的扫描信号可施加到第一扫描线S1i和第二扫描线S2i。此时，数据基准电压Dref可施加到数据线Dj。数据基准电压Dref可为具有关断电平的电压。因此，在第一晶体管T1保持关断的状态下，第二节点N2的电压可由感测信道151稳定地感测。在感测信道151感测第二节点N2的电压期间，第四开关SW4可处于关断状态。
由于第三开关SW3处于导通状态并且第三节点N3的电压固定在基准电源VREF的电压处，因此第四节点N4的电压可随着第二节点N2的电压的大小变大(即，随着待供给的电荷量变大)而减小。第四节点N4的电压可存储在采样电容器CS2中，并且ADC可将电压转换为数字值。相应地，在发光二极管LD的阈值电压感测时段期间，可感测与发光二极管LD的阈值电压对应的特征信息。
图10是示出根据本公开的实施方式的点DOTik的图。
参考图10，点DOTik可包括多个像素PXi(j-1)、PXij和PXi(j+1)。包括在相同的点DOTik中的多个像素PXi(j-1)、PXij和PXi(j+1)可通过相同的感测线Ik共同地联接到感测信道151。
例如，多个像素PXi(j-1)、PXij和PXi(j+1)可对应于不同颜色的像素。例如，像素PXi(j-1)可为第一颜色的像素，像素PXij可为第二颜色的像素，并且像素PXi(j+1)可为第三颜色的像素。也就是说，像素PXi(j-1)可包括能够发射第一颜色的光的发光二极管LDr，像素PXij可包括能够发射第二颜色的光的发光二极管LDg，并且像素PXi(j+1)可包括能够发射第三颜色的光的发光二极管LDb。
第一颜色、第二颜色和第三颜色可为彼此不同的颜色。在一个实施方式中，第一颜色可为红色、绿色和蓝色中的一种，第二颜色可为除了第一颜色以外的红色、绿色和蓝色中的一种，并且第三颜色可为除了第一颜色和第二颜色以外的红色、绿色和蓝色中的剩余的一种。在另一实施方式中，品红色、青色和黄色可代替红色、绿色和蓝色而用作第一颜色至第三颜色。
根据实施方式，当感测像素部件14中的像素的特征信息时，传感器15可感测相同颜色的像素。感测控制器16可对相同颜色的像素的数据进行内插。例如，在第一颜色感测时段期间，传感器15可从像素部件14中的第一颜色的像素感测特征信息，并且感测控制器16可对第一颜色的像素的感测到的特征信息进行内插。相似地，在与第一颜色感测时段不同的第二颜色感测时段期间，传感器15可从第二颜色的像素感测特征信息，并且感测控制器16可对第二颜色的像素的感测到的特征信息进行内插。此外，在与第一颜色感测时段和第二颜色感测时段不同的第三颜色感测时段期间，传感器15可从第三颜色的像素感测特征信息，并且感测控制器16可对第三颜色的像素的感测到的特征信息进行内插。
例如，在感测第一颜色的像素PXi(j-1)期间，具有关断电平的数据电压可施加到第二颜色的像素PXij的数据线Dj和第三颜色的像素PXi(j+1)的数据线D(j+1)。因此，在感测第一颜色的像素PXi(j-1)期间，像素PXij的第一晶体管T1和PXi(j+1)的第一晶体管T1被关断，从而防止多个像素PXij和PXi(j+1)影响到像素PXi(j-1)的特征信息。
应注意，图10将每个点具有RGB条纹结构的实例示出为非限制性实例，并且三个像素PXi(j-1)、PXij和PXi(j+1)被示出为等同地联接到多个扫描线S1i和S2i。在另一实施方式中，当每个点配置成pentile结构时，该点可仅包括两个像素。多个点可联接到各自的不同的扫描线，并且可包括共享相同的感测线的不同颜色的像素。
图11是示出根据本公开的实施方式的内插方案的图。
在图11和随后的附图中，出于方便描述的目的，相对于图10，基于点示出了是否将执行感测/非感测。如上所述，在点的感测时段期间，依据颜色感测时段来感测该点的一个像素，并且可能无法同步地感测包括在该点中的所有像素。例如，在第一颜色感测时段期间，感测点中的第一颜色的第一像素。因此，在每个颜色感测时段期间，每个点可详述为特定像素。为了描述的便利，在随后的实施方式中，假设在第一颜色感测时段期间执行感测和内插。因此，每个点可详述为第一像素，并且术语“点”和术语“第一像素”可彼此互换地使用。
图11示出了在第一时段期间感测像素部件14的点DOTik、DOTi(k+2)、DOTi(k+4)、DOT(i+2)k、DOT(i+2)(k+2)和DOT(i+2)(k+4)并且不感测点DOTi(k+1)、DOTi(k+3)、DOT(i+1)k、DOT(i+1)(k+1)、DOT(i+1)(k+2)、DOT(i+1)(k+3)、DOT(i+1)(k+4)、DOT(i+2)(k+1)、DOT(i+2)(k+3)、DOT(i+3)k、DOT(i+3)(k+1)、DOT(i+3)(k+2)、DOT(i+3)(k+3)和DOT(i+3)(k+4)的示例性情况。即，在奇数的像素行之中，奇数的第一像素被感测，而偶数的第一像素未被感测，并且偶数的像素行均不被感测。根据实施方式，可不同地设置待感测的像素是奇数的像素还是偶数的像素。
在图11中，从一点指向另一个点的每个箭头指示箭头起点具有为内插的基础的数据，并且箭头终点具有计算的内插数据。稍后将参考图13对此进行详细描述。
图12是示出根据本公开的实施方式的内插方案的图。
图12示出了与图11不同的实施方式中的第一时段。
图12示出了在第一时段期间感测像素部件14的点DOTik、DOTi(k+2)、DOTi(k+4)、DOT(i+2)(k+1)和DOT(i+2)(k+3)并且不感测点DOTi(k+1)、DOTi(k+3)、DOT(i+1)k、DOT(i+1)(k+1)、DOT(i+1)(k+2)、DOT(i+1)(k+3)、DOT(i+1)(k+4)、DOT(i+2)k、DOT(i+2)(k+2)、DOT(i+2)(k+4)、DOT(i+3)k、DOT(i+3)(k+1)、DOT(i+3)(k+2)、DOT(i+3)(k+3)和DOT(i+3)(k+4)的示例性情况。即，图12的实施方式与图11的实施方式的相同之处在于未感测偶数的像素行，但是与图11的实施方式的不同之处在于在多个奇数的像素行中被感测的多个第一像素之中，奇数的第一像素和偶数的第一像素被交替地感测。
图13至图15是示出根据本公开的实施方式的感测控制器16a的图。
参考图13，感测控制器16a可包括代表块值计算器161a、精细感测判定器162a和内插计算器163a。
参考图14，像素部件14可包括被分割为多个块BL1、BL2、BL3和BL4的多个第一像素。多个块BL1至BL4中的每个可包括至少三个第一像素。
传感器15可在第一时段期间针对多个块BL1至BL4中的每个块中的至少两个第一像素生成第一感测数据RSD。图14示出了基于图11的内插方案在第一时段期间感测第一感测数据RSD的状态(即，点图案)。
在多个块BL1至BL4之中，对于第一块，针对未被感测的第一像素，感测控制器16a可通过对第一感测数据RSD进行内插来生成内插数据IPSD，并且在多个块BL1至BL4之中，对于第二块，感测控制器16a可不对第一感测数据RSD进行内插。
代表块值计算器161a可针对多个块BL1至BL4中的每个计算第一感测数据RSD的代表块值BLRV。针对多个块BL1至BL4中的每个，代表块值BLRV可为第一感测数据RSD的标准偏差值、平均值、最大值和最小值中的至少一个。在下文中，为了描述的便利，将对第一感测数据RSD的标准偏差值用作代表块值BLRV的情况进行描述。
精细感测判定器162a可通过使用代表块值BLRV将多个块BL1至BL4中的每个分类或判定为第一块和第二块中的一个。例如，精细感测判定器162a可将其标准偏差值大于块阈值的块BL2判定为第二块，并且可将其标准偏差值小于或等于块阈值的多个块BL1、BL3和BL4判定为第一块。即，精细感测判定器162a可确定包括具有较大偏差的第一感测数据RSD的块BL2不适合于内插，并且包括具有较小偏差的第一感测数据RSD的多个块BL1、BL3和BL4合适于内插。
相应地，精细感测判定器162a可将粗略感测余量信号RSA传输到内插计算器163a，为了对第一感测数据RSD之中与多个块BL1、BL3和BL4对应的数据进行内插。另外，精细感测判定器162a可将精细感测信号FSS传输到传感器15，从而使得传感器15对块BL2中的所有第一像素进行精细感测。
内插计算器163a可针对指定为第一块的多个块BL1、BL3和BL4通过对第一感测数据RSD进行内插来生成内插数据IPSD。因此，由于不需要感测多个块BL1、BL3和BL4的所有像素，因此可节省感测时间。
根据实施方式，内插计算器163a可通过使用第一感测数据RSD生成内插数据IPSD之中的第一内插数据，并且可通过使用第一内插数据生成内插数据IPSD之中的第二内插数据。参考图11，可通过使用相邻的多个点DOTik和DOTi(k+2)的第一感测数据RSD来生成内插在相邻的多个点DOTik和DOTi(k+2)之间的点DOTi(k+1)的第一内插数据。另外，可通过使用相邻的多个点DOT(i+2)k和DOT(i+2)(k+2)的第一感测数据RSD来生成内插在相邻的多个点DOT(i+2)k和DOT(i+2)(k+2)之间的点DOT(i+2)(k+1)的第一内插数据。接下来，可通过使用相邻的多个点DOTi(k+1)和DOT(i+2)(k+1)的第一内插数据来生成内插在相邻的多个点DOTi(k+1)和DOT(i+2)(k+1)之间的点DOT(i+1)(k+1)的第二内插数据。
根据实施方式，内插计算器163a可通过使用第一感测数据RSD生成内插数据IPSD之中的第一内插数据，并且可通过使用第一内插数据和第一感测数据RSD来生成第二内插数据。参考图12，可通过使用相邻的多个点DOTik和DOTi(k+2)的第一感测数据RSD来生成内插在相邻的多个点DOTik和DOTi(k+2)之间的点DOTi(k+1)的第一内插数据。接下来，可通过使用点DOTi(k+1)的第一内插数据和点DOT(i+2)(k+1)的第一感测数据RSD来生成内插在相邻的多个点DOTi(k+1)和DOT(i+2)(k+1)之间的点DOT(i+1)(k+1)的第二内插数据。
参考图15，传感器15可在第一时段之后的第二时段期间针对指定为第二块的块BL2生成未被感测的第一像素的第二感测数据FSD。因此，由于使用了从块BL2中的第一像素中的所有直接感测到的数据，因此在块BL2中的第一像素的特征信息中可能不会发生错误。
时序控制器11可通过使用内插数据IPSD和第二感测数据FSD生成第一像素的灰度值。如以上参考图1所描述的，时序控制器11可从外部处理器接收各自的图像帧的灰度值。时序控制器11可依据第一像素的特征信息对接收到的灰度值进行转换，并且将像素部件14的当前物理状态(例如，处理偏差、劣化程度等)并入经转换的灰度值中。因此，显示装置10可防止诸如污点的指示的问题。
图16至图18是示出根据本公开的实施方式的感测控制器的图。
参考图16，感测控制器16b可包括内插组指定器164b和内插计算器163b。
时序控制器11可包括查找表LUT。查找表LUT可存在为数据形式或物理形式(例如，存储器)。在一个实施方式中，查找表LUT可位于时序控制器11外部。
查找表LUT可包括第一像素的应力值STRV。应力值STRV可累积到当前时间点，而不是在特定时间点处的值。由此，随着流过每个第一像素的电流量越大，随着第一像素的环境温度越高，和/或随着由第一像素表示的灰度为更高的灰度级，可累积更大的应力值。在其它实施方式中，除了电流、温度和灰度以外的因素也可有助于第一像素的应力值。应力值STRV可与感测数据不同之处在于，应力值STRV为可能累积影响第一像素的外部因素的累积信息，而不是通过瞬时测量第一像素的物理状态而获得的。
应力值STRV可对应于第一像素的特定元件。例如，应力值STRV可与发光二极管LD或第一晶体管T1相关。查找表LUT也可包括第二像素和第三像素的应力值。
传感器15可生成用于第一像素中的至少一些的感测数据RSD。
感测控制器16b可通过参考应力值STRV对感测数据RSD进行内插来生成未被感测的第一像素中的至少一些的内插数据IPSD。
内插组指定器164b可将具有其间的差异小于或等于应力阈值的应力值STRV的相邻的第一像素指定为相同的内插组。
图17在下侧上的图中示出了用于各自的点地址值的示例性应力值。应力值可为数字值，并且可为无单位值。例如，点DOTi(k+3)中的第一像素的应力值STRVi(k+3)与点DOTi(k+4)中的第一像素的应力值STRVi(k+4)之间的差异DIF可大于应力阈值THST。例如，多个点DOTi(k+4)、DOTi(k+5)和DOTi(k+6)可对应于恒定显示区域(例如，持续显示诸如时间、通讯状态等的信息的区域)。例如，多个点DOTik、DOTi(k+1)、DOTi(k+2)和DOTi(k+3)可对应于正常显示区域(例如，显示变化的图像的区域)。
在本实例中，内插组指定器164b可将相邻的多个点DOTik、DOTi(k+1)和DOTi(k+2)指定为单个内插组，并且将相邻的多个点DOTi(k+4)、DOTi(k+5)和DOTi(k+6)指定为附加内插组。相反，内插组指定器164b可不针对相邻的多个点DOTi(k+2)、DOTi(k+3)和DOTi(k+4)指定内插组。
内插计算器163b可生成各自的内插组的内插数据IPSD。通过与参考图14和图15描述的方式相同或相似的方式对其内插组被指定的点DOTi(k+1)和点DOTi(k+5)进行内插，并且相应地可生成内插数据IPSD。然而，针对其内插组未被指定的点DOTi(k+3)，可复制在点DOTi(k+2)与DOTi(k+4)之间具有相似的应力值的点DOTi(k+2)的感测数据，并且相应地可生成内插数据IPSD。图18示出了可防止落入点DOTi(k+3)的误差范围之外的内插数据IPSD的生成的实例。
图19是示出根据本公开的实施方式的感测控制器的图。
参考图19，感测控制器16c可包括精细感测判定器162c和内插计算器163c。
时序控制器11可包括查找表LUT。查找表LUT的描述可参考图16的实施方式。
感测控制器16c可通过参考应力值STRV对感测数据RSD进行内插来生成未被感测的第一像素中的至少一些的内插数据IPSD。
精细感测判定器162c可通过使用应力值STRV的代表应力值而将块中的每个判定为第一块和第二块中的一个。
针对每个块，代表应力值可为应力值STRV的标准偏差值、平均值、最大值和最小值中的至少一个。在下文中，为了描述的便利，将对应力值STRV的标准偏差值用作代表应力值的情况进行描述。
精细感测判定器162c可将其标准偏差值大于应力阈值THST的块判定为第二块，并且可将其标准偏差值小于或等于应力阈值THST的块判定为第一块。精细感测判定器162c可传输粗略感测信号RSS，从而使得仅针对指定为第一块的块而感测一些像素，并且可传输精细感测信号FSS，从而使得针对指定为第二块的块而感测所有像素。
传感器15可针对第一像素中的至少一些生成第一感测数据RSD和第二感测数据FSD。传感器15可针对属于第一块的至少两个第一像素生成第一感测数据RSD，并且可针对属于第二块的第一像素中的所有生成第二感测数据FSD。例如，传感器15可将通过响应于粗略感测信号RSS仅感测指定为第一块的块的一些像素而获得的第一感测数据RSD传输到内插计算器163c。另外，传感器15可将通过响应于精细控制信号FSS感测指定为第二块的块的所有像素而获得的第二感测数据FSD传输到时序控制器11。
内插计算器163c可针对第一块通过对第一感测数据RSD进行内插来生成内插数据IPSD。
时序控制器11可通过使用内插数据IPSD和第二感测数据FSD生成第一像素的灰度值。
图20为示出根据本公开实施方式的显示装置的图。
显示装置10'可包括时序控制器11、数据驱动器12'、扫描驱动器13、像素部件14和感测控制器16。
图20的显示装置10'的数据驱动器12'可通过整合图1的显示装置10的数据驱动器12和传感器15来配置。即，在图1的显示装置10中，数据驱动器12和传感器15可实现为单独的集成电路(IC)芯片，但是整合了图1的显示装置10的传感器15的图20的显示装置10'的数据驱动器12'可实现为单个IC芯片。
因此，数据驱动器12'可联接到多个数据线D1、D2、...、Dm以及多个感测线I1和I2。例如，多个数据线D1、D2、...、Dm以及多个感测线I1和I2可交替地排列。
根据本公开的显示装置和驱动显示装置的方法可在减少感测特征信息所需的时间的同时准确地感测像素的特征信息。
本公开的附图和详细描述为实例，并且仅出于示出的目的而提供，而不是限制或约束本公开的范围。因此，本领域技术人员将认识到，在不背离本公开的范围的情况下可进行各种修改并且可使用其它实施方式。

Claims (21)

1.一种显示装置，包括：
多个第一像素，所述多个第一像素分割为多个块，所述多个块中的每个分类为第一块或第二块；
传感器，所述传感器配置成：在第一时段期间，针对所述多个块中的每个中的至少两个所述第一像素，生成第一感测数据；以及
感测控制器，所述感测控制器配置成：对于所述第一块，通过对所述第一感测数据进行内插来针对未被所述传感器感测的所述第一像素生成内插数据，并且所述感测控制器配置成：对于所述第二块，放弃对所述第一感测数据进行内插，
其中，在所述第一时段之后的第二时段期间，对于所述第二块，所述传感器针对未被所述传感器感测的所述第一像素生成第二感测数据。
2.根据权利要求1所述的显示装置，其中，所述多个第一像素具有第一颜色。
3.根据权利要求2所述的显示装置，还包括：
多个第二像素，所述多个第二像素具有与所述第一颜色不同的第二颜色；以及
多个第三像素，所述多个第三像素具有与所述第一颜色和所述第二颜色不同的第三颜色，
其中，所述多个第一像素中的一个、所述多个第二像素中的一个和所述多个第三像素中的一个通过公共感测线联接到所述传感器。
4.根据权利要求1所述的显示装置，其中，所述感测控制器包括：
代表块值计算器，所述代表块值计算器配置成：针对所述多个块中的每个计算所述第一感测数据的代表块值；
精细感测判定器，所述精细感测判定器配置成：基于所述代表块值将所述多个块中的每个分类为所述第一块和所述第二块中的一个；以及
内插计算器，所述内插计算器配置成：针对所述第一块通过对所述第一感测数据进行内插来生成所述内插数据。
5.根据权利要求4所述的显示装置，其中，针对所述多个块中的每个，所述代表块值为所述第一感测数据的标准偏差值、平均值、最大值和最小值中的至少一个。
6.根据权利要求5所述的显示装置，其中，所述精细感测判定器配置成：
在所述多个块之中，将具有大于块阈值的所述标准偏差值的块分类为所述第二块，并且
在所述多个块之中，将具有小于或等于所述块阈值的所述标准偏差值的块分类为所述第一块。
7.根据权利要求4所述的显示装置，其中，所述内插计算器通过使用所述第一感测数据生成在所述内插数据之中的第一内插数据，并且通过使用所述第一内插数据生成第二内插数据。
8.根据权利要求4所述的显示装置，其中，所述内插计算器通过使用所述第一感测数据生成在所述内插数据之中的第一内插数据，并且通过使用所述第一内插数据和所述第一感测数据生成第二内插数据。
9.根据权利要求1所述的显示装置，还包括：
时序控制器，所述时序控制器配置成通过使用所述内插数据和所述第二感测数据生成针对所述多个第一像素的多个灰度值。
10.一种显示装置，包括：
多个第一像素；
查找表，所述查找表包括针对所述多个第一像素的多个应力值；
传感器，所述传感器配置成：针对所述多个第一像素中的至少一些生成感测数据；以及
感测控制器，所述感测控制器配置成：通过参考所述多个应力值对所述感测数据进行内插来针对未被感测的所述多个第一像素中的至少一些，生成内插数据。
11.根据权利要求10所述的显示装置，其中，所述多个第一像素具有第一颜色。
12.根据权利要求11所述的显示装置，还包括：
多个第二像素，所述多个第二像素具有与所述第一颜色不同的第二颜色；以及
多个第三像素，所述多个第三像素具有与所述第一颜色和所述第二颜色不同的第三颜色，
其中，所述多个第一像素中的一个、所述多个第二像素中的一个和所述多个第三像素中的一个通过公共感测线联接到所述传感器。
13.根据权利要求10所述的显示装置，其中，所述感测控制器包括：
内插组指定器，所述内插组指定器配置成：将具有其间的差异小于或等于应力阈值的应力值的相邻的第一像素指定为内插组；以及
内插计算器，所述内插计算器配置成：针对多个所述内插组中的各自的内插组，生成所述内插数据。
14.根据权利要求10所述的显示装置，其中，
所述多个第一像素分割为多个块，并且
所述感测控制器包括：
精细感测判定器，所述精细感测判定器配置成：基于所述多个应力值的代表应力值，将所述多个块中的每个分类为第一块和第二块中的一个；以及
内插计算器，所述内插计算器配置成：针对所述第一块，通过对所述感测数据进行内插来生成所述内插数据。
15.根据权利要求14所述的显示装置，其中，针对所述多个块中的每个，所述代表应力值为所述多个应力值的标准偏差值、平均值、最大值和最小值中的至少一个。
16.根据权利要求15所述的显示装置，其中，所述精细感测判定器配置成：
在所述多个块之中，将具有大于块阈值的所述标准偏差值的块分类为所述第二块，并且
在所述多个块之中，将具有小于或等于所述块阈值的所述标准偏差值的块分类为所述第一块。
17.根据权利要求16所述的显示装置，其中，所述传感器针对属于所述第一块的所述多个第一像素中的至少两个生成第一感测数据，并且针对属于所述第二块的所述多个第一像素中的所有生成第二感测数据。
18.一种驱动显示装置的方法，所述显示装置包括分割为多个块的多个像素，所述方法包括：
在第一时段期间，针对所述多个块中的每个中的至少两个像素生成第一感测数据；
对于所述多个块之中的第一块，通过对所述第一感测数据进行内插来生成针对未被感测的第一组像素的内插数据；以及
在所述第一时段之后的第二时段期间，对于所述多个块之中的第二块，针对未被感测的第二组像素生成第二感测数据。
19.如权利要求18所述的方法，还包括：
针对所述多个块中的每个，计算所述第一感测数据的代表块值；以及
基于所述代表块值，将所述多个块中的每个分类为所述第一块和所述第二块中的一个，
其中，针对所述多个块中的每个，所述代表块值为所述第一感测数据的标准偏差值、平均值、最大值和最小值中的至少一个。
20.根据权利要求19所述的方法，其中，将所述多个块中的每个分类为所述第一块和所述第二块中的一个包括：
在所述多个块之中，将具有大于块阈值的所述标准偏差值的块分类为所述第二块；以及
在所述多个块之中，将具有小于或等于所述块阈值的所述标准偏差值的块分类为所述第一块。
21.一种驱动显示装置的方法，所述显示装置包括分割为多个块的多个像素，所述方法包括：
在第一时段期间，感测在所述多个块中的每个中的一些像素；以及
在所述第一时段之后的第二时段期间，感测在所述多个块中的至少一个中未被感测的剩余像素。
CN202011152710.8A 2019-11-14 2020-10-26 显示装置及驱动显示装置的方法 Pending CN112802420A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190145728A KR20210059105A (ko) 2019-11-14 2019-11-14 표시 장치 및 그 구동 방법
KR10-2019-0145728 2019-11-14

Publications (1)

Publication Number Publication Date
CN112802420A true CN112802420A (zh) 2021-05-14

Family

ID=73037872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011152710.8A Pending CN112802420A (zh) 2019-11-14 2020-10-26 显示装置及驱动显示装置的方法

Country Status (4)

Country Link
US (2) US11282433B2 (zh)
EP (1) EP3822960B1 (zh)
KR (1) KR20210059105A (zh)
CN (1) CN112802420A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230056852A (ko) 2021-10-20 2023-04-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20230083207A (ko) * 2021-12-01 2023-06-09 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치의 구동 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090195483A1 (en) * 2008-02-06 2009-08-06 Leadis Technology, Inc. Using standard current curves to correct non-uniformity in active matrix emissive displays
US8994621B2 (en) * 2010-07-12 2015-03-31 Sharp Kabushiki Kaisha Display device and method for driving same
US9466239B2 (en) * 2011-11-17 2016-10-11 Sharp Kabushiki Kaisha Current drive type display device and drive method thereof
US9401111B2 (en) * 2011-11-17 2016-07-26 Sharp Kabushiki Kaisha Display device and drive method thereof
KR101528148B1 (ko) 2012-07-19 2015-06-12 엘지디스플레이 주식회사 화소 전류 측정을 위한 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법
KR101969436B1 (ko) * 2012-12-20 2019-04-16 엘지디스플레이 주식회사 유기 발광 디스플레이 장치의 구동 방법
US9711092B2 (en) * 2013-03-14 2017-07-18 Sharp Kabushiki Kaisha Display device and method for driving same
US10453398B2 (en) * 2013-06-20 2019-10-22 Sharp Kabushiki Kaisha Display apparatus and driving method thereof
KR102166448B1 (ko) 2014-08-07 2020-10-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR102322708B1 (ko) * 2014-12-24 2021-11-09 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 소자 특성 센싱 방법
KR102435932B1 (ko) 2015-09-21 2022-08-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102326167B1 (ko) 2015-11-10 2021-11-17 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 방법
CN108133947B (zh) * 2016-12-01 2019-11-08 京东方科技集团股份有限公司 显示面板、显示设备及补偿方法
CN107093402B (zh) * 2017-06-02 2019-01-22 深圳市华星光电半导体显示技术有限公司 Oled显示面板驱动方法
KR102437179B1 (ko) 2017-12-06 2022-08-26 엘지디스플레이 주식회사 전계발광표시장치
KR102513951B1 (ko) * 2018-05-09 2023-03-27 삼성전자주식회사 전자 장치, 색 보정 방법 및 컴퓨터 판독가능 기록 매체
KR102571354B1 (ko) * 2018-05-16 2023-08-28 엘지디스플레이 주식회사 전계발광 표시장치
US10957239B2 (en) * 2018-09-28 2021-03-23 Apple Inc. Gray tracking across dynamically changing display characteristics
CN111179791B (zh) * 2018-11-12 2021-04-16 惠科股份有限公司 一种显示面板、检测方法及显示装置
KR102584631B1 (ko) * 2019-05-15 2023-10-06 삼성디스플레이 주식회사 휘도 제어 장치, 이를 포함하는 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
KR20210059105A (ko) 2021-05-25
US11735092B2 (en) 2023-08-22
US11282433B2 (en) 2022-03-22
EP3822960A1 (en) 2021-05-19
US20220215789A1 (en) 2022-07-07
EP3822960B1 (en) 2023-08-30
US20210150966A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
CN107799040B (zh) 有机发光显示面板、有机发光显示装置及短路检测方法
EP3168835B1 (en) Organic light emitting diode display and gamma compensation method for driving the same
CN109697956B (zh) 有机发光显示装置及其驱动方法
JP5361825B2 (ja) 表示装置及びその駆動方法
US8139006B2 (en) Power source, display including the same, and associated method
US10755635B2 (en) Organic light-emitting display device and related driving method
US10699646B2 (en) Data driver and organic light-emitting display device using the same
JP2019028426A (ja) 電界発光表示装置及びその駆動方法
KR20180057752A (ko) 표시 장치
KR102496782B1 (ko) 전압변환 회로 및 이를 구비한 유기발광 표시장치
KR20100086877A (ko) 표시 장치 및 그 구동 방법
KR20100086876A (ko) 표시 장치 및 그 구동 방법
KR20200074734A (ko) 발광표시장치 및 이의 구동방법
KR20210016680A (ko) Oled 구동 특성 검출 회로 및 이를 포함하는 유기 발광 표시 장치
US20220215789A1 (en) Display device and method of driving the same
JP2011237752A (ja) 表示装置及びその駆動方法
US20180090062A1 (en) Display device
US11238781B2 (en) Display device and method of driving the same
KR20160059578A (ko) 유기 발광 표시 장치 및 이의 구동방법
US7471268B2 (en) Display driving circuit and display device using the same
US11170703B2 (en) Display device and driving method thereof
US10762842B2 (en) Controller, display device and method for controlling to reduce degradation of image quality with use
US11922839B2 (en) Display device and operating method therefor
US20230105534A1 (en) Display device
US20230129039A1 (en) Display device and driving method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination