CN112799990B - 并行总线数据空间管理方法、主设备及系统 - Google Patents
并行总线数据空间管理方法、主设备及系统 Download PDFInfo
- Publication number
- CN112799990B CN112799990B CN202110005311.7A CN202110005311A CN112799990B CN 112799990 B CN112799990 B CN 112799990B CN 202110005311 A CN202110005311 A CN 202110005311A CN 112799990 B CN112799990 B CN 112799990B
- Authority
- CN
- China
- Prior art keywords
- space
- data
- configuration
- slave device
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
Abstract
本发明公开了一种并行总线数据空间管理方法、主设备及系统,系统包括主设备、从设备和多个槽位,每个从设备能够对应设置于一个槽位并通过总线与主设备连接,主设备中存储有用于进行数据交换的总线地址空间,总线地址空间包括数据空间和与每个槽位分别对应的配置地址空间,方法包括:检测各槽位对应的配置地址空间中是否映射有从设备配置空间,在检测到配置地址空间中映射有从设备配置空间时,获取从设备配置空间映射至配置地址空间的设备信息,并为设备信息所属的从设备分配数据空间中的数据地址空间,以使主设备通过该数据地址空间与从设备进行数据交互,克服了现有技术中的总线通信方式存在的灵活性和拓展便利性差的问题。
Description
技术领域
本发明属于通信技术领域,具体涉及一种并行总线数据空间管理方法、主设备及系统。
背景技术
在多设备或者机箱式多插件等应用场景中,总线通讯一般采用普通的主从式并行通讯总线。这种总线中,一般采用单个主设备和其他从设备的主从式结构。主设备能够通过总线主动发起对各个从设备的访问和读写,这样往往有利于提升整体结构的可拓展性,同时在一定程度上能简化硬件链路,降低硬件成本。
在这种架构总线中,一般通过在硬件上设置一定的识别硬线通道,给各类设备分配固定的总线地址空间,主设备通过单独的硬线通道能够识别和访问各个从设备。这种总线中,地址空间有限且分配较为固定,因此有利于设备的固定组合搭配,但是,上述的总线通信方式存在灵活性和拓展便利性差的问题,且现有技术中为了实现对设备的识别,通常会设置有专用的识别硬线通道,因而现有的总线通信方式对布线资源有着较大的浪费。
发明内容
本发明克服了现有技术中的总线通信方式存在的灵活性和拓展便利性差的问题提供了一种并行总线数据空间管理方法、主设备及系统。
第一方面,本发明提供一种并行总线数据空间管理方法,其特征在于,应用于并行总线数据空间管理系统中的主设备,所述并行总线数据空间管理系统中包括从设备和多个槽位,每个所述从设备能够对应设置于一个槽位并通过总线与所述主设备连接,所述主设备中存储有用于进行数据交换的总线地址空间,该总线地址空间包括数据空间和与每个所述槽位分别对应的配置地址空间,所述方法包括:
检测各所述槽位对应的配置地址空间中是否映射有从设备配置空间,其中,在所述槽位内设置有从设备时,该槽位对应的配置地址空间中映射有从设备配置空间,且该从设备配置空间中存储有该从设备的设备信息;
在检测到配置地址空间中映射有从设备配置空间时,获取所述从设备配置空间映射至配置地址空间的设备信息;
为所述设备信息所属的从设备分配所述数据空间中的数据地址空间,以使所述主设备通过该数据地址空间与该从设备进行数据交互。
可选的,在上述并行数据空间管理方法中,在执行为所述设备信息所属的从设备分配所述数据空间中的数据地址空间之前,所述方法还包括:
判断所述设备信息是否属于预设信息;
为所述设备信息所属的从设备分配所述数据空间中的数据地址空间包括:
当所述设备信息属于预设信息时,为所述设备信息所属的从设备分配所述数据空间中的数据地址空间。
可选的,在上述并行数据空间管理方法中,所述方法还包括:
在所述数据空间中配置用于存储广播信息的广播地址,并将所述广播地址存储至每个所述配置地址空间内,以使设置于所述槽位的从设备能够根据与该槽位对应的配置地址空间内的广播地址读取该广播地址中存储的广播信息。
可选的,在上述并行数据空间管理方法中,所述方法还包括:
在所述数据空间中配置用于存储读写数据的读写地址,并将所述读写地址存储至每个所述配置地址空间内,以使设置于所述槽位的从设备能够根据与该槽位对应的配置地址空间内的读写地址读写该读写地址中存储的读写数据。
可选的,在上述并行数据空间管理方法中,所述方法还包括:
在每个所述配置地址空间配置用于数据输入输出的包数据端口,以通过该包数据端口接收从设备发送的数据或向从设备发送数据。
可选的,在上述并行数据空间管理方法中,所述方法还包括:
在每个所述配置地址空间设置用于功能配置的预置功能地址区间。
第二方面,本发明还提供一种主设备,包括存储器和处理器,所述存储器上存储有计算机程序,该计算机程序被所述处理器执行时,执行如上述的并行总线数据空间管理方法。
第三方面,本发明还提供一种并行总线数据空间管理系统,包括:主设备、从设备以及多个槽位,每个所述从设备能够对应设置于一个槽位,且各所述槽位分别通过总线与所述主设备连接,所述主设备中存储有用于进行数据交换的总线地址空间,该总线地址空间包括数据空间和与每个所述槽位分别对应的配置地址空间;
所述从设备设置于槽位时,根据预设的映射规则建立该从设备的从设备配置空间与该槽位的配置地址空间之间的映射关系,且该从设备配置空间中同步存储有该从设备的设备信息;
所述主设备检测各所述槽位对应的配置地址空间中是否映射有从设备配置空间,在检测到配置地址空间中映射有从设备配置空间时,获取所述从设备配置空间映射至配置地址空间的设备信息,并为该设备信息所属的从设备分配所述数据空间中的数据地址空间,以使所述主设备通过该数据地址空间与该从设备进行数据交互。
可选的,在上述并行数据空间管理系统中,所述主设备还用于在所述数据空间中配置用于存储广播信息的广播地址,并将所述广播地址存储至每个所述配置地址空间内;
所述从设备还用于根据其所设置的槽位对应的配置地址空间内的广播地址读取该广播地址中存储的广播信息。
可选的,在上述并行数据空间管理系统中,所述主设备还用于在所述数据空间中配置用于存储读写数据的读写地址,并将所述读写地址存储至每个所述配置地址空间内;
所述从设备还用于根据其所设置的槽位对应的配置地址空间内的读写地址读写该读写地址中存储的读写数据。
本发明提供的一种并行总线数据空间管理方法、主设备及系统,系统包括主设备、从设备和多个槽位,每个所述从设备能够对应设置于一个槽位并通过总线与所述主设备连接,所述主设备中存储有用于进行数据交换的总线地址空间,该总线地址空间包括数据空间和与每个所述槽位分别对应的配置地址空间,方法包括:检测各所述槽位对应的配置地址空间中是否映射有从设备配置空间,其中,在所述槽位内设置有从设备时,该槽位对应的配置地址空间中映射有从设备配置空间,在检测到配置地址空间中映射有从设备配置空间时,获取该从设备配置空间中存储的设备信息,并判断所述设备信息是否属于预设信息,当所述设备信息属于预设信息时,为该设备信息所属的从设备分配所述数据空间中的数据地址空间,以使所述主设备通过该数据地址空间与该从设备进行数据交互,从而可以有效解决现有的总线通信方式存在的灵活性和拓展便利性差的问题,且无需设置专用的识别硬线,从而可以有效缓解现有的总线通信方式存在布线资源浪费的问题。
附图说明
附图用来提供对本申请的技术方案或现有技术的进一步理解,并且构成说明书的一部分。其中,表达本申请实施例的附图与本申请的实施例一起用于解释本申请的技术方案,但并不构成对本申请技术方案的限制。
图1为本发明实施例提供的一种并行总线数据空间管理系统的连接框图。
图2为本发明实施例中总线地址空间的划分示意图。
图3为本发明实施例提供的一种并行总线数据空间管理方法。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达到相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征,在不相冲突前提下可以相互结合,所形成的技术方案均在本发明的保护范围之内。
另外,附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机中执行。并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
实施例一
请参阅图1,本实施例提供了一种并行总线数据空间管理系统10,包括主设备12、从设备14以及多个槽位16,所述从设备14可以是一个或多个,且每个所述从设备14能够对应设置于一个槽位16并通过总线与所述主设备12连接。
请结合图图2,所述主设备12中存储有用于进行数据交换的总线地址空间,该总线地址空间包括数据空间和配置空间,所述配置空间包括与每个所述槽位16分别对应的配置地址空间。
从设备14在设置于槽位16时,依据预设的映射规则建立该从设备14的从设备配置空间与该槽位16的配置地址空间之间的映射关系,且该槽位16的从设备配置空间中存储有该从设备14的设备信息。
其中,当存在多个从设备14分别设置于各个槽位16时,所述预设映射规则中存储有各槽位16对应的从设备14的从设备配置空间和与各从设备配置空间进行映射配对的配置地址空间,从而使任意一个从设备14在设置于多个槽位16中的任意一目标槽位16时,均可根据预设的映射规则建立该从设备14的从设备配置空间与该槽位16的配置地址空间之间的映射关系。从而使得设置与目标槽位16的从设备14的设备信息能够映射至该目标槽位16对应的配置地址空间中。
所述主设备12检测各所述槽位16对应的配置地址空间中是否映射有从设备配置空间,在检测到配置地址空间中映射有从设备配置空间时,获取所述从设备配置空间映射至配置地址空间的设备信息,并为该设备信息所属的从设备14分配所述数据空间中的数据地址空间,以使所述主设备12通过该数据地址空间与该从设备14进行数据交互。
可以理解,当所述主设备12检测到配置地址空间映射有从设备配置空间时,该从设备配置空间对应的槽位16中设置从设备14,其中,从设备14设置于槽位16的方式可以是,通过连接线连接于槽位16。
具体的,主设备12为从设备14分配所述数据空间中的数据地址空间的过程具体可以是:并行总线数据空间管理系统10在上电且主设备12初始化完成后,主设备12通过总线遍历所有槽位16对应的配置地址空间中是否映射有从设备配置空间,其中,当检测到任意目标槽位16对应的配置地址空间中映射有从设备配置空间时,则可以确认该目标槽位16内设置有从设备14。
通过上述设置,基于各槽位16独立的配置地址空间,根据需求在槽位16中设置从设备14,使任意一个从设备14在设置于多个槽位16中的任意一目标槽位16时,均可根据预设的映射规则建立该该从设备14的从设备配置空间与该槽位16的配置地址空间之间的映射关系,实现使设置于槽位16的从设备14的设备信息能够映射至配置地址空间中,进而在主设备12检测到配置地址空间中的映射的设备信息时,为该设备信息所属的从设备14分配所述数据空间中的数据地址空间,实现了有限地址空间资源在不同类型设备的动态分配,并通过为从设备14配置数据地址空间,可将数据空间按照各个从设备14的需要分配给各个从设备14,从而防止了固定地址空间分配下的不灵活和浪费的问题,此外还可以有效避免现有技术中需要设置识别硬线通道造成的布线资源浪费的问题。
进一步的,为确保设置所述槽位16的从设备14的可靠性进而确保进行数据交互时的可靠性,在本实施例中,所述主设备12在获取到设备信息时,判断所述设备信息属于预设信息,并在所述设备信息属于预设信息时,为该设备信息所属的从设备14分配所述数据空间中的数据地址空间。
可以理解,上述的设备信息可以包括从设备14的硬件版本信息和软件版本信息等中的一个或多个信息,相应的,所述预设信息可以包括有多个硬件版本信息和多个软件版本信息。
具体的,以数据总线位宽16Bits,地址总线位宽20Bits,预留4位设备槽位16匹配码即16个槽位16的设备架构方案为例进行说明(需要说明的是,实际应用中上述数值均可灵活分配,并不局限于固定数值),将总线地址空间中的低1024位作为配置空间,总线地址空间中除配置空间之外的空间作为数据空间,并将配置空间划分为与各槽位16分别对应的配置地址空间。在按照16个槽位16划分配置地址空间时,每个槽位16对应的配置地址空间为64Words深度,并将每个配置地址空间中按照地址总线按顺序排列时地址总线的Bit6~Bit9与对应的槽位16建立映射规则,当槽位16内设置有从设备14时,槽位16可以实现即插识别从而依据映射规则建立配置地址空间到从设备配置空间的映射(如,槽位16对应的地址总线的Bit6~Bit9与该槽位16匹配码匹配时,该槽位16对应的从设备配置空间被选中访问),以在主设备12初始化完成后或运行过程中轮巡各槽位16对应的配置地址空间中是否映射有从设备配置空间从而检测各槽位16中是否设置有从设备14,并在槽位16中设置有从设备14时,主设备12可以根据预设分配规则为从设备14分配数据地址空间,其中,数据空间由数据空间总线基址寄存器BA1和数据空间长度寄存器OFFSET1共两个配置寄存器组成,从设备14根据主设备12写入的从设备14的上述两个配置寄存器的参数将该从设备14对应的槽位16的槽位16数据空间映射至总线地址空间中的数据空间中以得到数据地址空间,该数据地址空间所述主设备12为该从设备14分配的数据地址空间,进而使从设备14可以接收主设备12访问与该两个寄存器参数指定数据地址空间的操作,或使从设备14与主设备12通过该两个寄存器参数指定数据地址空间进行数据交互。
需要说明的是,每个槽位16对应的配置地址空间包括设备信息区和读写地址配置区,其中,所述读写地址配置区包括:数据空间配置区、广播地址配置区、包数据端口区以及预置功能地址区,设备信息区为读空间共16Words,通过传输设备硬件版本信息、软件版本信息等基本内容,用于主设备12确定从设备14类型和基本性能以实现设备的即插识别管理,所述设备功能配置区为写空间共48Words,包含了设备总线地址空间范围分配、设备紧急广播地址分配等基本功能。写空间的最后一个字保留为配置更新标志字,该标志字的作用在于通知设备配置参数更新和初始化完成。其余功能实现与信息传输可通过具体协议进行扩充,可以理解,为实现广播功能及为各槽位16分配数据地址空间,所述数据空间包括广播空间和设备交互空间。
在本实施例中,所述主设备12还用于在所述数据空间中配置用于存储广播信息的广播地址,并将所述广播地址存储至每个所述配置地址空间内,所述从设备14还用于根据其所设置的槽位16的槽位16对应的配置地址空间内的广播地址读取该广播地址中存储的广播信息。
具体的,在所述数据空间中配置所述广播地址具体可以是,在所述数据空间中的广播空间中配置广播地址;将广播地址存储至每个配置地址空间具体是,将广播地址存储至位于所述配置地址空间中的广播地址配置区内。
通过上述设置,以实现使主设备12在一个总线写访问周期被向所有从设备14的信息广播写入。从而避免了现有技术中由于总线访问时间的限制,往往需要保留硬线到所有设备以实现整体的紧急广播通知造成布线复杂的问题,因此,本申请通过采用上述设置还可以简化布线与硬件连接,降低资源占用与成本。
在本实施例中,所述主设备12还用于在所述数据空间中配置用于存储读写数据的读写地址,并将所述读写地址存储至每个所述配置地址空间内,所述从设备14还用于根据其所设置的槽位16的槽位16对应的配置地址空间内的读写地址读写该读写地址中存储的读写数据。
具体的,在数据空间中配置的读写地址具体可以是,在数据空间中的设备交互空间中配置读写地址,将所述读写地址存储至每个配置地址空间内具体可以是将所述读写地址存储至位于所述配置地址空间中的数据空间配置区中。
通过上述设置以便于主设备12与从设备14之间进行数据读写操作,从而实现数据交互。
在上述基础上,所述主设备12还可以在每个所述配置地址空间配置用于数据输入输出的包数据端口,以通过该包数据端口接收从设备14发送的数据或向从设备14发送数据。其中,上述配置的包数据端口具体可以位于配置地址空间的包数据端口区内。
其中,上述配置的包数据端口可以是一个也可以是多个,且每个包数据端口包括一个写入端口与一个读取端口,通过上述设置,以实现基于单地址读访问进行长帧数据传输从而实现基于并行总线的端口数据串行传输,大幅降低基于DPRAM方式的帧数据传输对总线地址空间的消耗,在一定程度上拓展了总线地址空间容量。
进一步地,所述主设备12还用于在每个所述配置地址空间设置用于功能配置的预置功能地址区间。具体的,上述的预置功能地址可以具体位于所述配置地址空间中的扩展功能区内。
通过上述设置,以在主设备12与从设备14交互过程中有功能扩展需求时,利用上述的预置功能地址区间作数据交互。
实施例二
请结合参阅图3,本实施例提供了一种并行总线数据空间管理方法,该方法可以应用于上述实施例一中并行总线数据空间管理系统10中的主设备12,所述并行总线数据空间管理系统10中包括从设备14和多个槽位16,每个所述从设备14能够对应设置于一个槽位16并通过总线与所述主设备12连接,所述主设备12中存储有用于进行数据交换的总线地址空间,该总线地址空间包括数据空间和与每个所述槽位16分别对应的配置地址空间,所述方法包括:
步骤S110:检测各所述槽位16对应的配置地址空间中是否映射有从设备配置空间。
其中,在所述槽位16内设置有从设备14时,该槽位16对应的配置地址空间内映射有从设备配置空间,且该从设备配置空间中存储有该从设备14的设备信息。
步骤S120:在检测到配置地址空间中映射有从设备配置空间时,获取所述从设备配置空间映射至配置地址空间的设备信息。
步骤S130:为所述设备信息所属的从设备14分配所述数据空间中的数据地址空间,以使所述主设备12通过该数据地址空间与该从设备14进行数据交互。
通过采用上述方法,基于各槽位16独立的配置地址空间,根据需求在槽位16中设置从设备14,使任意一个从设备14在设置于多个槽位16中的任意一目标槽位16时,均可根据预设的映射规则建立该从设备14的从设备配置空间与该槽位16的配置地址空间之间的映射关系,实现使设置于槽位16的从设备14的设备信息能够映射至配置地址空间中,进而在主设备12检测到配置地址空间中的映射的设备信息时,为该设备信息所属的从设备14分配所述数据空间中的数据地址空间,实现了有限地址空间资源在不同类型设备的动态分配,并通过为从设备14配置数据地址空间,可将数据空间按照各个从设备14的需要分配给各个从设备14,从而防止了固定地址空间分配下的不灵活和浪费的问题,此外还可以有效避免现有技术中需要设置识别硬线通道造成的布线资源浪费的问题。
为确保设置所述槽位16的从设备14的可靠性进而确保进行数据交互时的可靠性,在本实施例中,在执行步骤S130之前,所述方法还包括:判断所述设备信息是否属于预设信息,步骤S130具体可以是:当所述设备信息属于预设信息时,为所述设备信息所属的从设备14分配所述数据空间中的数据地址空间。
为实现使主设备12对各从设备14进行紧急消息广播,在本实施例中,所述方法还包括:
在所述数据空间中配置用于存储广播信息的广播地址,并将所述广播地址存储至每个所述配置地址空间内,以使设置于所述槽位16的从设备14能够根据与该槽位16的槽位16对应的配置地址空间内的广播地址读取该广播地址中存储的广播信息。
为实现使主设备12与从设备14进行数据读写操作,在本实施例中,所述方法还包括:
在所述数据空间中配置用于存储读写数据的读写地址,并将所述读写地址存储至每个所述配置地址空间内,以使设置于所述槽位16的从设备14能够根据与该槽位16的槽位16对应的配置地址空间内的读写地址读写该读写地址中存储的读写数据。
为实现有限地址空间资源的高效拓展,在本实施例中,所述方法还包括:
在每个所述配置地址空间配置用于数据输入输出的包数据端口,以通过该包数据端口接收从设备14发送的数据或向从设备14发送数据。
为实现在主设备12与从设备14交互过程中有功能扩展需求时,能够是主设备12与从设备14快速实现相应的功能,在本实施例中,所述方法还包括:
在每个所述配置地址空间设置用于功能配置的预置功能地址区间。
实施例三
本申请实施例提供了一种主设备12,包括存储器和处理器,所述存储器上存储有计算器程序,该计算机程序被处理器执行时实现如实施例二中所述的并行总线数据空间管理方法。
其中,处理器用于执行如实施例一并行总线数据空间管理方法中的步骤。存储器用于存储各种类型的数据,这些数据例如可以包括主设备12中的任何应用程序或方法的指令,以及应用程序相关的数据。
所述处理器可以是专用集成电路(Application Specific Integrated Circuit,简称ASIC)、数字信号处理器(Digital Signal Processor,简称DSP)、数字信号处理设备(Digital Signal Processing Device,简称DSPD)、可编程逻辑器件(ProgrammableLogicDevice,简称PLD)、现场可编程门阵列(Field Programmable Gate Array,简称FPGA)、控制器、微控制器、微处理器或其他电子元件实现,用于执行上述实施例二中的并行总线数据空间管理方法的步骤。
所述存储器可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,例如静态随机存取存储器(Static RandomAccess Memory,简称SRAM),电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory,简称EEPROM),可擦除可编程只读存储器(ErasableProgrammableRead-Only Memory,简称EPROM),可编程只读存储器(Programmable Read-Only Memory,简称PROM),只读存储器(Read-Only Memory,简称ROM),磁存储器,快闪存储器,磁盘或光盘。
综上,本发明提供的一种并行总线数据空间管理方法、主设备12及系统,通过基于各槽位16独立的配置地址空间,根据需求在槽位16中设置从设备14,使任意一个从设备14在设置于多个槽位16中的任意一目标槽位16时,均可根据预设的映射规则建立该从设备14的从设备配置空间与该槽位16的配置地址空间之间的映射关系,实现使设置于槽位16的从设备14的设备信息能够映射至配置地址空间中,进而在主设备12检测到配置地址空间中的映射的设备信息时,为该设备信息所属的从设备14分配所述数据空间中的数据地址空间,实现了有限地址空间资源在不同类型设备的动态分配,并通过为从设备14配置数据地址空间,可将数据空间按照各个从设备14的需要分配给各个从设备14,从而防止了固定地址空间分配下的不灵活和浪费的问题,此外还可以有效避免现有技术中需要设置识别硬线通道造成的布线资源浪费的问题。进一步地,通过在所述数据空间中配置用于存储广播信息的广播地址,并将所述广播地址存储至每个所述配置地址空间内,避免了现有技术中由于总线访问时间的限制,往往需要保留硬线到所有设备以实现整体的紧急广播通知造成布线复杂的问题。
虽然本发明所揭露的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属技术领域内的技术人员,在不脱离本发明所揭露的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,但本发明的专利保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种并行总线数据空间管理方法,其特征在于,应用于并行总线数据空间管理系统中的主设备,所述并行总线数据空间管理系统中包括从设备和多个槽位,每个所述从设备能够对应设置于一个槽位并通过总线与所述主设备连接,所述主设备中存储有用于进行数据交换的总线地址空间,该总线地址空间包括数据空间和与每个所述槽位分别对应的配置地址空间,所述方法包括:
检测各所述槽位对应的配置地址空间中是否映射有从设备配置空间,其中,在所述槽位内设置有从设备时,该槽位对应的配置地址空间中映射有从设备配置空间,且该从设备配置空间中存储有该从设备的设备信息;
在检测到配置地址空间中映射有从设备配置空间时,获取所述从设备配置空间映射至配置地址空间的设备信息;
为所述设备信息所属的从设备分配所述数据空间中的数据地址空间,以使所述主设备通过该数据地址空间与该从设备进行数据交互。
2.根据权利要求1所述的并行总线数据空间管理方法,其特征在于,在执行为所述设备信息所属的从设备分配所述数据空间中的数据地址空间之前,所述方法还包括:
判断所述设备信息是否属于预设信息;
为所述设备信息所属的从设备分配所述数据空间中的数据地址空间包括:
当所述设备信息属于预设信息时,为所述设备信息所属的从设备分配所述数据空间中的数据地址空间。
3.根据权利要求1所述的并行总线数据空间管理方法,其特征在于,所述方法还包括:
在所述数据空间中配置用于存储广播信息的广播地址,并将所述广播地址存储至每个所述配置地址空间内,以使设置于所述槽位的从设备能够根据与该槽位对应的配置地址空间内的广播地址读取该广播地址中存储的广播信息。
4.根据权利要求1所述的并行总线数据空间管理方法,其特征在于,所述方法还包括:
在所述数据空间中配置用于存储读写数据的读写地址,并将所述读写地址存储至每个所述配置地址空间内,以使设置于所述槽位的从设备能够根据与该槽位对应的配置地址空间内的读写地址读写该读写地址中存储的读写数据。
5.根据权利要求1所述的并行总线数据空间管理方法,其特征在于,所述方法还包括:
在每个所述配置地址空间配置用于数据输入输出的包数据端口,以通过该包数据端口接收从设备发送的数据或向从设备发送数据。
6.根据权利要求1所述的并行总线数据空间管理方法,其特征在于,所述方法还包括:
在每个所述配置地址空间设置用于功能配置的预置功能地址区间。
7.一种主设备,其特征在于,包括存储器和处理器,所述存储器上存储有计算机程序,该计算机程序被所述处理器执行时,执行如权利要求1-6任意一项所述的并行总线数据空间管理方法。
8.一种并行总线数据空间管理系统,其特征在于,包括:主设备、从设备以及多个槽位,每个所述从设备能够对应设置于一个槽位,且各所述槽位分别通过总线与所述主设备连接,所述主设备中存储有用于进行数据交换的总线地址空间,该总线地址空间包括数据空间和与每个所述槽位分别对应的配置地址空间;
所述从设备设置于槽位时,根据预设的映射规则建立该从设备的从设备配置空间与该槽位的配置地址空间之间的映射关系,且该从设备配置空间中同步存储有该从设备的设备信息;
所述主设备检测各所述槽位对应的配置地址空间中是否映射有从设备配置空间,在检测到配置地址空间中映射有从设备配置空间时,获取所述从设备配置空间映射至配置地址空间的设备信息,并为该设备信息所属的从设备分配所述数据空间中的数据地址空间,以使所述主设备通过该数据地址空间与该从设备进行数据交互。
9.根据权利要求8所述的并行总线数据空间管理系统,其特征在于,所述主设备还用于在所述数据空间中配置用于存储广播信息的广播地址,并将所述广播地址存储至每个所述配置地址空间内;
所述从设备还用于根据其所设置的槽位对应的配置地址空间内的广播地址读取该广播地址中存储的广播信息。
10.根据权利要求9所述的并行总线数据空间管理系统,其特征在于,所述主设备还用于在所述数据空间中配置用于存储读写数据的读写地址,并将所述读写地址存储至每个所述配置地址空间内;
所述从设备还用于根据其所设置的槽位对应的配置地址空间内的读写地址读写该读写地址中存储的读写数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110005311.7A CN112799990B (zh) | 2021-01-04 | 2021-01-04 | 并行总线数据空间管理方法、主设备及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110005311.7A CN112799990B (zh) | 2021-01-04 | 2021-01-04 | 并行总线数据空间管理方法、主设备及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112799990A CN112799990A (zh) | 2021-05-14 |
CN112799990B true CN112799990B (zh) | 2022-05-20 |
Family
ID=75808019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110005311.7A Active CN112799990B (zh) | 2021-01-04 | 2021-01-04 | 并行总线数据空间管理方法、主设备及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112799990B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114024844B (zh) * | 2021-11-19 | 2023-09-15 | 北京润科通用技术有限公司 | 数据调度方法、数据调度装置及电子设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102724110A (zh) * | 2012-05-25 | 2012-10-10 | 华为技术有限公司 | 单板通讯方法、系统和单板 |
EP2622826A1 (de) * | 2010-09-30 | 2013-08-07 | Robert Bosch GmbH | Verfahren zur automatischen adressvergabe an gleichartige busteilnehmer |
US9804988B1 (en) * | 2015-10-30 | 2017-10-31 | Amazon Technologies, Inc. | Device full memory access through standard PCI express bus |
CN108845966A (zh) * | 2018-06-25 | 2018-11-20 | 首都师范大学 | 一种cps节点功能参数存取方法 |
CN110290227A (zh) * | 2019-05-28 | 2019-09-27 | 广州大学 | 集成电路总线地址的动态分配方法、系统及存储介质 |
CN110688328A (zh) * | 2019-09-27 | 2020-01-14 | 山东华芯半导体有限公司 | 一种axi总线分主机映射集的可配置重映射实现方法 |
CN111241019A (zh) * | 2019-12-31 | 2020-06-05 | 苏州阿德文斯电子科技有限公司 | 一种rs485总线仲裁及地址自动识别的方法 |
CN111651395A (zh) * | 2020-03-25 | 2020-09-11 | 新华三信息技术有限公司 | 一种地址配置方法、装置、设备及机器可读存储介质 |
-
2021
- 2021-01-04 CN CN202110005311.7A patent/CN112799990B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2622826A1 (de) * | 2010-09-30 | 2013-08-07 | Robert Bosch GmbH | Verfahren zur automatischen adressvergabe an gleichartige busteilnehmer |
CN102724110A (zh) * | 2012-05-25 | 2012-10-10 | 华为技术有限公司 | 单板通讯方法、系统和单板 |
US9804988B1 (en) * | 2015-10-30 | 2017-10-31 | Amazon Technologies, Inc. | Device full memory access through standard PCI express bus |
CN108845966A (zh) * | 2018-06-25 | 2018-11-20 | 首都师范大学 | 一种cps节点功能参数存取方法 |
CN110290227A (zh) * | 2019-05-28 | 2019-09-27 | 广州大学 | 集成电路总线地址的动态分配方法、系统及存储介质 |
CN110688328A (zh) * | 2019-09-27 | 2020-01-14 | 山东华芯半导体有限公司 | 一种axi总线分主机映射集的可配置重映射实现方法 |
CN111241019A (zh) * | 2019-12-31 | 2020-06-05 | 苏州阿德文斯电子科技有限公司 | 一种rs485总线仲裁及地址自动识别的方法 |
CN111651395A (zh) * | 2020-03-25 | 2020-09-11 | 新华三信息技术有限公司 | 一种地址配置方法、装置、设备及机器可读存储介质 |
Non-Patent Citations (1)
Title |
---|
飞机负载智能管理中心的硬件及驱动设计;李宇翔等;《计算机测量与控制》;20100225(第02期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112799990A (zh) | 2021-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11636052B2 (en) | Non-volatile memory express (NVMe) data processing method and system | |
CN108984465B (zh) | 一种消息传输方法及设备 | |
CN102117259B (zh) | 地址空间资源分配处理方法及装置 | |
US7774511B2 (en) | Addressing multiple devices on a shared bus | |
US10698849B2 (en) | Methods and apparatus for augmented bus numbering | |
CN113396565B (zh) | 一种控制方法及装置 | |
US11829309B2 (en) | Data forwarding chip and server | |
CN112799990B (zh) | 并行总线数据空间管理方法、主设备及系统 | |
CN110806997B (zh) | 一种片上系统以及存储器 | |
CN113934674B (zh) | 基于pcie总线的命令传输方法及片上系统 | |
CN112015687A (zh) | 一种自动分配pcie带宽的主板结构及其方法 | |
US9146693B2 (en) | Storage control device, storage system, and storage control method | |
US20220405229A1 (en) | Pcie-based communications method and apparatus | |
CN114006875A (zh) | 扩展PCIe系统的方法、PCIe交换设备及PCIe系统 | |
US7024494B1 (en) | Method and system for configuring a peripheral card in a communications environment | |
CN110688237A (zh) | 转发报文的方法、中间设备和计算机设备 | |
CN116932451A (zh) | 一种数据处理方法、主机及相关设备 | |
CN114389995A (zh) | 资源共享的方法、装置以及电子设备 | |
CN112597090A (zh) | 一种配置pcie设备的方法、网络设备和存储介质 | |
CN108228496B (zh) | 一种直接内存访问内存管理方法、装置和主控设备 | |
KR100643815B1 (ko) | 링크-기반 컴퓨팅 시스템 내에서의 i/o 구성 메시징 | |
CN106547713B (zh) | 一种分配地址的方法和装置 | |
CN113127402B (zh) | 一种spi访问控制方法、系统、计算设备及存储介质 | |
US11861190B2 (en) | Memory allocation and reallocation for memory access instructions and data using intermediate processor | |
CN116389414A (zh) | 地址分配方法、多设备系统及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |