CN112784616A - 一种具有数据链路层协议的i2c接口读卡器 - Google Patents

一种具有数据链路层协议的i2c接口读卡器 Download PDF

Info

Publication number
CN112784616A
CN112784616A CN202110080640.8A CN202110080640A CN112784616A CN 112784616 A CN112784616 A CN 112784616A CN 202110080640 A CN202110080640 A CN 202110080640A CN 112784616 A CN112784616 A CN 112784616A
Authority
CN
China
Prior art keywords
block
control chip
main control
data
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110080640.8A
Other languages
English (en)
Other versions
CN112784616B (zh
Inventor
董杨
郑江东
王幼君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing WatchSmart Technologies Co Ltd
Original Assignee
Beijing WatchSmart Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing WatchSmart Technologies Co Ltd filed Critical Beijing WatchSmart Technologies Co Ltd
Priority to CN202110080640.8A priority Critical patent/CN112784616B/zh
Publication of CN112784616A publication Critical patent/CN112784616A/zh
Application granted granted Critical
Publication of CN112784616B publication Critical patent/CN112784616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种具有数据链路层协议的I2C接口读卡器，包括：带有I2C接口和USB接口的主控芯片，主控芯片通过I2C接口与SE设备连接，I2C接口包括SDA数据引脚、SCL时钟引脚以及SCT控制引脚，SCT控制引脚用于接收SE设备发送的通知，根据通知确定是否可以接收或发送数据。I2C接口的物理层传输协议包括数据链路层协议。本发明在原有I2C接口双线协议中增加了SCT控制引脚，用于SE设备通知读卡器此时是否可以接收或发送数据，还在原来的物理层传输协议中增加了数据链路层协议，可以通过链路层协议实现读卡器与智能卡、SE的指令交互、完整性校验和传输纠错等功能。

Description

一种具有数据链路层协议的I2C接口读卡器
技术领域
本发明涉及智能卡领域的一种读卡器，具体涉及一种具有数据链路层协议的I2C接口读卡器。
背景技术
随着智能网联汽车的发展，该领域越来越多使用智能卡和SE(Secure Element，安全元件)，为了使传统汽车行业的通讯协议更好的与智能卡和SE进行兼容，同时考虑到不同的MCU的I2C接口功能实现差异，本发明提出了一种数据链路层协议，用于完成传统汽车行业的I2C接口应用与智能卡应用指令的融合，这样可以减少两者对自身原有机制的修改，促进产品融合。
为了方便智能卡和SE的验证、生产和开发调试，本发明设计了一种具有标准I2C接口并内嵌上述数据链路层协议的读卡器，可通过I2C接口与智能卡、SE进行通讯，并在数据交互的过程中对上述链路层协议进行解析，从而完成数据块的交互、完整性校验和纠错等功能。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种具有数据链路层协议的I2C接口读卡器，可以实现读卡器与智能卡、SE的指令交互、完整性校验和传输纠错等功能。
为实现上述目的，本发明采用的技术方案如下：
一种具有数据链路层协议的I2C接口读卡器，所述读卡器包括：带有I2C接口和USB接口的主控芯片，所述主控芯片通过所述I2C接口与所述SE设备连接，所述I2C接口包括SDA数据引脚、SCL时钟引脚以及SCT控制引脚，所述SCT控制引脚用于接收所述SE设备发送的通知，根据所述通知确定是否可以接收或发送数据；
所述I2C接口的物理层传输协议包括数据链路层协议，所述数据链路层协议的数据帧包括依次排列的NAD字段、PCB字段、Len字段、Data字段和CRC字段，其中所述NAD字段和所述PCB字段的长度为一个字节，所述Len字段和所述CRC字段的长度为两个字节；所述NAD字段用于标识数据的收发方；所述Len字段用于标识所述Data字段的长度；所述CRC字段用于计算所述NAD字段、所述PCB字段、所述Len字段和所述Data字段的所有数据；
所述数据链路层协议包括三种数据块：I块、R块和S块，所述三种数据块均包括依次排列的PCB字段、Len字段、Data字段和CRC字段；所述I块用于实际发送数据，所述I块的块号为0或1且依次循环使用；所述R块用于接收数据异常时通知对方，所述R块的块号为0或1且依次循环使用；所述S块用于协议控制。
进一步，如上所述的读卡器，所述S块包括超时等待S块和协议同步S块，所述超时等待S块用于在所述SE设备执行过程中，在预设等待时间内发送给所述主控芯片，通知所述主控芯片端继续等待；所述协议同步S块用于所述主控芯片端发起协议同步功能。
进一步，如上所述的读卡器，所述主控芯片发送数据是指所述主控芯片向所述SE设备发送APDU指令，所述主控芯片接收数据是指所述SE设备向所述主控芯片返回APDU响应；
所述主控芯片的数据接收过程包括：所述主控芯片使用第一条读指令读取所述SE设备期望返回给所述主控芯片的数据长度，所述主控芯片使用第二条读指令基于所述数据长度从所述SE设备中读取对应长度的数据。
进一步，如上所述的读卡器，所述主控芯片端的收发数据流控制过程包括：所述主控芯片，
(1.1)在检测到自身的SCT控制引脚为高电平时，确认可以发送APDU指令；
(1.2)在检测到自身的SCT控制引脚为低电平时，确认可以接收所述SE设备返回的响应；
(1.3)在需要发送APDU指令且检测到自身的SCT控制引脚为低电平时，进行报错并对所述SE设备进行复位操作；
(1.4)在发送完APDU指令之后，若超过所述预设等待时间且未收到所述SE设备的任何响应，则进行报错并对所述SE设备进行复位操作。
进一步，如上所述的读卡器，所述主控芯片端的收发数据流控制过程还包括：所述主控芯片，
(1.5)在初始时，将当前块号置为0，当前状态置为待发送状态；
(1.6)在发送I块给所述SE设备，并正确接收所述SE设备返回的I块响应之后，将当前块号翻转；
(1.7)在发送协议同步S块给所述SE设备之后，
(1.7.1)若接收到所述SE设备返回的协议同步S块响应，则将当前块号置为0，将当前状态置为待发送状态；
(1.7.2)若未接收到所述SE设备返回的协议同步S块响应，则重发步骤(1.7)中的协议同步S块，若重发次数达到预设次数还未接收到正确的协议同步S块响应，则进行报错并对所述SE设备进行复位操作。
进一步，如上所述的读卡器，所述主控芯片端的收发数据流控制过程还包括：所述主控芯片，
(1.8)在发送完APDU指令之后，在所述预设等待时间内，
(1.8.1)在接收到所述SE设备返回的超时等待S块响应之前，若继续发送下一条APDU指令则所述SE设备返回R(N)块响应；N为0或1；
(1.8.2)在接收到所述SE设备返回的超时等待S块响应之前，若接收到所述SE设备返回的R(N)块响应，则判断接收到的R(N)块响应的块号与当前块号是否一致，若一致则重传上一条指令，否则发送R(N)块给所述SE设备；
(1.8.3)在接收到所述SE设备返回的正确的超时等待S块响应之后，重置所述预设等待时间，继续等待，若接收到错误的超时等待S块响应，则发送R(N)块给所述SE设备，要求所述SE设备重传；
(1.8.4)若接收到所述SE设备返回的正确的I块响应，且块号与当前块号一致，则此次APDU指令交互结束，将当前块号翻转，准备发送下一条指令；
(1.8.5)若接收到其他块或发生错误，则发送R(N)块给所述SE设备，要求所述SE设备重传。
进一步，如上所述的读卡器，所述SE设备端的收发数据流控制过程包括：所述SE设备，
(2.1)在所述主控芯片对所述SE设备上电时，将所述主控芯片的SCT控制引脚置为高电平；
(2.2)在接收到所述主控芯片发送的APDU指令并处理完成后，向所述主控芯片返回APDU响应时，将所述主控芯片的SCT控制引脚置为低电平；
(2.3)在所述主控芯片完全读取所述SE设备期望返回的数据之后，将所述主控芯片的SCT控制引脚置为高电平，等待接收下一条指令。
进一步，如上所述的读卡器，所述SE设备端的收发数据流控制过程还包括：所述SE设备，
(2.4)在初始时，将当前接收块号置为0，当前发送块号置为1，当前状态置为接收状态；
(2.5)在初始上电时，
(2.5.1)若接收到所述主控芯片发送的I块，则设置超时等待S块计时器时间为预设时间，转由后续指令处理；
(2.5.2)若接收到所述主控芯片发送的协议同步S块，则返回协议同步S块响应，恢复为初始状态；
(2.5.3)若接收到其他块或发生错误，则返回R(N)块响应通知错误。
进一步，如上所述的读卡器，所述SE设备端的收发数据流控制过程还包括：所述SE设备，
(2.6)若接收到所述主控芯片发送的正确的I块，且块号与当前接收块号一致，则表示接收成功，将当前接收块号和当前发送块号翻转；
(2.7)在接收到所述主控芯片发送的正确的I块之后，设置超时等待S块计时器时间为所述预设时间，转由后续指令处理，此时，
(2.7.1)若指令执行完成，则拉低所述主控芯片的SCT控制引脚，准备发送I块；
(2.7.2)若接收到所述主控芯片发送的R(N)块，则返回R(N)块响应通知错误；
(2.7.3)若接收到所述主控芯片发送的S块，则返回R(N)块响应通知错误；
(2.7.4)若接收到所述主控芯片发送的I块，则返回R(N)块响应通知错误；
(2.7.5)若达到所述预设时间，则拉低所述主控芯片的SCT控制引脚，返回超时等待S块响应，通知所述主控芯片继续等待；
(2.8)在向所述主控芯片返回超时等待S块响应之后，
(2.8.1)若指令执行完成，则拉低所述主控芯片的SCT控制引脚，准备发送I块；
(2.8.2)若接收到所述主控芯片发送的R(N)块，且块号与当前发送块号一致，则重传步骤(2.7.5)中的超时等待S块响应；
(2.8.3)若接收到其他块或发生错误，则返回R(N)块响应通知错误。
进一步，如上所述的读卡器，所述SE设备端的收发数据流控制过程还包括：所述SE设备，
(2.9)在发送I块给所述主控芯片之后，
(2.9.1)若接收到所述主控芯片发送的I块，则判断接收到的I块的块号与当前接收块号是否一致，若不一致则返回R(N)块响应通知错误，若一致则将当前接收块号翻转；
(2.9.2)若接收到所述主控芯片发送的R(N)块，则判断接收到的R(N)块的块号与当前发送块号是否一致，若一致则重传步骤(2.9)中的I块，若不一致则返回R(N)块响应通知错误；
(2.9.3)若接收到其他块或发生错误，则返回R(N)块响应通知错误；
(2.9.4)若接收到所述主控芯片发送的协议同步S块，则返回协议同步S块响应，恢复为初始状态。
本发明的有益效果在于：本发明在原有I2C接口双线协议中增加了SCT控制引脚，用于SE设备通知读卡器此时是否可以接收或发送数据，还在原来的物理层传输协议中增加了数据链路层协议，可以通过链路层协议实现读卡器与智能卡、SE的指令交互、完整性校验和传输纠错等功能。
附图说明
图1为本发明实施例中提供的一种具有数据链路层协议的I2C接口读卡器与SE设备连接的结构示意图；
图2为本发明实施例中提供的一种具有数据链路层协议的I2C接口读卡器的电路原理图；
图3为本发明实施例中提供的USB接口与上位机交互的流程图；
图4为本发明实施例中提供的I2C接口读卡器与SE交互的流程图。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本发明保护的范围。
一、I2C接口读卡器的硬件电路
考虑到可能出现的MCU差异，为了降低功耗、增加灵活性以及扩展性，我们在原有的I2C双线协议中增加了SCT控制引脚，用于SE设备通知读卡器此时是否可以接收或发送数据。当主设备检测到SCT引脚为高电平时，可以进行数据发送操作，检测到SCT引脚为低电平时，可以进行数据接收操作，其连接如图1所示，本实施例中，读卡器硬件部分使用了一颗带有I2C接口的MCU芯片作为主控芯片(任何一种带有I2C和USB接口的MCU均可)，用于提供USB物理接口和I2C物理接口的硬件实现，使用主控芯片自带的GPIO接口作为SCT信号使用。电路使用排针引出主控芯片引脚，可通过转接板连接到智能卡或SE，电路中增加了部分保护电路，其原理图如图2所示。
基于上述硬件电路设计和电路原理图，如图1所示，本发明实施例提供一种具有数据链路层协议的I2C接口读卡器，包括：带有I2C接口和USB接口的主控芯片，主控芯片通过I2C接口与SE设备连接，I2C接口包括SDA数据引脚、SCL时钟引脚以及SCT控制引脚，SCT控制引脚用于接收SE设备发送的通知，根据通知确定是否可以接收或发送数据。本实施例中，I2C接口的物理层传输协议包括数据链路层协议，具体设计如下所述。
二、数据链路层协议
1、数据格式
本实施例中，数据链路层协议的数据帧包括依次排列的NAD字段、PCB字段、Len字段、Data字段和CRC字段，其中NAD字段和PCB字段的长度为一个字节，Len字段和CRC字段的长度为两个字节；一个字节存储8位无符号数，储存的数值范围为0-255。NAD字段用于标识数据的收发方，其中，主机(主控芯片)向从机(SE设备)发送的数据块的NAD字段标识为0x5A，从机返回的数据块的NAD字段标识为0xA5；Len字段用于标识Data字段的长度；CRC字段用于计算NAD字段、PCB字段、Len字段和Data字段的所有数据，即NAD+PCB+Len+Data的所有数据，使用多项式x16+x12+x5+1计算，x为任意16进制数，初始向量为全零。由于原有的I2C协议接收方只能通过ACK信号了解接收是否完成，因此加入CRC字段可以解决数据传输过程中的完整性和一致性校验问题。
数据链路层协议包括三种数据块：I块、R块和S块，三种数据块均包括依次排列的PCB字段、Len字段、Data字段和CRC字段，三种数据块通过PCB字段进行区分，如下表所示：
表一
B8 B7 B6 B5 B4 B3 B2 B1 说明
0 0 x x x x x x I块
1 0 x x x x x x R块
1 1 x x x x x x S块
I块用于实际发送数据，I块的PCB字段的第五个比特用于标识块号，该块号为0或1且依次循环使用，其分类如下表所示：
表二
B8 B7 B6 B5 B4 B3 B2 B1 说明
0 0 x 0 x x x x I(0)块，块号为0
0 0 x 1 x x x x I(1)块，块号为1
R块用于接收数据异常时通知对方，R块的PCB字段的第五个比特用于标识块号，该块号为0或1且依次循环使用，R块的Len字段为0x0000，其分类如下表所示：
表三
B8 B7 B6 B5 B4 B3 B2 B1 说明
1 0 x 0 x x x x R(0)块，块号为0
1 0 x 1 x x x x R(1)块，块号为1
S块用于协议控制，S块的Len字段为0x0000，其分类如下表所示：
表四
B8 B7 B6 B5 B4 B3 B2 B1 说明
1 1 x x x x 0 1 S(bwt)块，超时等待
1 1 x x x x 1 0 S(resynth)块，协议同步
S块包括S(bwt)块和S(resynth)块，S(bwt)块用于在SE设备执行过程中，在预设等待时间内发送给主控芯片，通知主控芯片端继续等待，S(resynth)块用于主控芯片端发起协议同步功能。
2、数据收发方案
主控芯片发送数据是指主控芯片向SE设备发送APDU指令，主控芯片接收数据是指SE设备向主控芯片返回APDU响应。主控芯片的数据接收过程包括：主控芯片使用第一条读指令读取SE设备期望返回给主控芯片的数据长度，主控芯片使用第二条读指令基于数据长度从SE设备中读取对应长度的数据。
主控芯片端发送数据的格式如下表：
表五
S 器件地址+0 A NAD A PCB A Len A Data A CRC A P
其中，Len长度为2字节，其数值为后续数据域长度，先发送高字节再发送低字节。例如，主控芯片端发送数据(00A4040008A000000333010101)，数据流如下：
S+0x26(0x13+0)+A+
0x5A+A+0x00+A+
0x00+A+0x0D+A+
0x00+A+0xA4+A+0x04+A+0x00+A+0x08+A+A0+A+0x00+A+0x00+A+0x03+A+0x33+A+
0x01+A+0x01+A+0x01+A+CrcH+A+CrcL+A+P
主控芯片端接收数据有两种模式，视MCU端软硬件功能来选择。
第一种模式：数据接收由一条I2C读指令组成，适用于可以边收数据边解析的MCU，接收数据的格式如下表：
表六
S 器件地址+1 A NAD A PCB A Len A Data A CRC A/～A P
其中，Len长度为2字节，其数值为后续数据域长度，先发送高字节再发送低字节。针对上述主控芯片端发送的APDU指令，智能卡或SE返回数据(Len字节数据6F4A84…9000)。主控芯片端发送一条读指令，数据流如下：
S+0x27(0x13+1)+A+
0xA5+A+0x00+A+
LenH+A+LenL+A+
0x6F+A+0x4A+A+0x84+A+…+0x90+A+0x00+A+CrcH+A+CrcL+～A+P
第二种模式：数据接收由两条I2C的读指令组成，适用于必须知道长度才接收数据的MCU，本实施例中的读卡器即采用了此模式。MCU先用第一条读指令从SE接收两个字节的长度，得到后续SE期望返回给MCU的数据长度，然后MCU发送第二条读指令读取对应长度的数据。接收数据的格式如下表七和表八：
表七
S 器件地址+1 A NAD A PCB A Len A/～A P
表八
S 器件地址+1 A Data A CRC A/～A P
其中，Len长度为2字节，其数值为后续数据域长度，先发送高字节再发送低字节。MCU需要发送两条读指令，第一条读取待返回数据长度，第二条读取对应长度的数据。针对上述主控芯片端发送的APDU指令，智能卡或SE返回数据(Len字节数据6F4A84…9000)。主控芯片端发送第一条读指令，数据流如下：
S+0x27(0x13+1)+A+
0xA5+A+0x00+A+
LenH+A+LenL+～A+P
主控芯片端继续发送第二条读指令，数据流如下：
S+0x27(0x13+1)+A+
0x6F+A+0x4A+A+0x84+A+…+0x90+A+0x00+A+CrcH+A+CrcL+～A+P
3、收发数据流控制
(1)主控芯片端的收发数据流控制过程包括：主控芯片，
(1.1)在检测到自身的SCT控制引脚为高电平时，确认可以发送APDU指令；
(1.2)在检测到自身的SCT控制引脚为低电平时，确认可以接收SE设备返回的响应；
(1.3)在需要发送APDU指令且检测到自身的SCT控制引脚为低电平时，进行报错并对SE设备进行复位操作；
(1.4)在发送完APDU指令之后，若超过预设等待时间且未收到SE设备的任何响应，则进行报错并对SE设备进行复位操作。
(1.5)在初始时，将当前块号置为0，当前状态置为待发送状态；
(1.6)在发送I块给SE设备，并正确接收SE设备返回的I块响应之后，将当前块号翻转；
(1.7)在发送S(resynth)块给SE设备之后，
(1.7.1)若接收到SE设备返回的S(resynth)块响应，则将当前块号置为0，将当前状态置为待发送状态；
(1.7.2)若未接收到SE设备返回的S(resynth)块响应，则重发步骤(1.7)中的S(resynth)块，若重发次数达到预设次数还未接收到正确的S(resynth)块响应，则进行报错并对SE设备进行复位操作。
(1.8)在发送完APDU指令之后，在预设等待时间内，
(1.8.1)在接收到SE设备返回的S(bwt)块响应之前，若继续发送下一条APDU指令则SE设备返回R(N)块响应；
(1.8.2)在接收到SE设备返回的S(bwt)块响应之前，若接收到SE设备返回的R(N)块响应，则判断接收到的R(N)块响应的块号与当前块号是否一致，若一致则重传上一条指令，否则发送R(N)块给SE设备；
(1.8.3)在接收到SE设备返回的正确的S(bwt)块响应之后，重置预设等待时间，继续等待，若接收到错误的S(bwt)块响应，则发送R(N)块给SE设备，要求SE设备重传；
(1.8.4)若接收到SE设备返回的正确的I块响应，且块号与当前块号一致，则此次APDU指令交互结束，将当前块号翻转，准备发送下一条指令；
(1.8.5)若接收到其他块或发生错误，则发送R(N)块给SE设备，要求SE设备重传。发生错误是指CRC、NAD等错误。
(2)SE设备端的收发数据流控制过程包括：SE设备，
(2.1)在主控芯片对SE设备上电时，将主控芯片的SCT控制引脚置为高电平；
(2.2)在接收到主控芯片发送的APDU指令并处理完成后，向主控芯片返回APDU响应时，将主控芯片的SCT控制引脚置为低电平；
(2.3)在主控芯片完全读取SE设备期望返回的数据之后，将主控芯片的SCT控制引脚置为高电平，等待接收下一条指令。
(2.4)在初始时，将当前接收块号置为0，当前发送块号置为1，当前状态置为接收状态；
(2.5)在初始上电时，
(2.5.1)若接收到主控芯片发送的I块，则设置S(bwt)块计时器时间为预设时间，转由后续指令处理；
(2.5.2)若接收到主控芯片发送的S(resynth)块，则返回S(resynth)块响应，恢复为初始状态；
(2.5.3)若接收到其他块或发生错误，则返回R(N)块响应通知错误。
(2.6)若接收到主控芯片发送的正确的I块，且块号与当前接收块号一致，则表示接收成功，将当前接收块号和当前发送块号翻转；
(2.7)在接收到主控芯片发送的正确的I块之后，设置S(bwt)块计时器时间为预设时间，转由后续指令处理，此时，
(2.7.1)若指令执行完成，则拉低主控芯片的SCT控制引脚，准备发送I块；
(2.7.2)若接收到主控芯片发送的R(N)块，则返回R(N)块响应通知错误；
(2.7.3)若接收到主控芯片发送的S块，则返回R(N)块响应通知错误；
(2.7.4)若接收到主控芯片发送的I块，则返回R(N)块响应通知错误；
(2.7.5)若达到预设时间，则拉低主控芯片的SCT控制引脚，返回S(bwt)块响应，通知主控芯片继续等待；
(2.8)在向主控芯片返回S(bwt)块响应之后，
(2.8.1)若指令执行完成，则拉低主控芯片的SCT控制引脚，准备发送I块；
(2.8.2)若接收到主控芯片发送的R(N)块，且块号与当前发送块号一致，则重传步骤(2.7.5)中的S(bwt)块响应；
(2.8.3)若接收到其他块或发生错误，则返回R(N)块响应通知错误；
(2.9)在发送I块给主控芯片之后，
(2.9.1)若接收到主控芯片发送的I块，则判断接收到的I块的块号与当前接收块号是否一致，若不一致则返回R(N)块响应通知错误，若一致则将当前接收块号翻转；
(2.9.2)若接收到主控芯片发送的R(N)块，则判断接收到的R(N)块的块号与当前发送块号是否一致，若一致则重传步骤(2.9)中的I块，若不一致则返回R(N)块响应通知错误；
(2.9.3)若接收到其他块或发生错误，则返回R(N)块响应通知错误；
(2.9.4)若接收到主控芯片发送的S(resynth)块，则返回S(resynth)块响应，恢复为初始状态。
(3)在主控芯片端和SE设备端的收发数据流控制过程中，
(3.1)当出现错误时，发送R(N)进行错误纠正的尝试测试为三次，都失败后：
1)MCU主控芯片应该报错并对SE设备进行复位操作；
2)SE设备保持当前状态，且不再响应R块；若收到正确的I块，SE设备应该进行响应。
(3.2)S(resynth)块只能由MCU端发起，且SE端正确收到后应该回复S(resynth)块，MCU端尝试同步次数为三次，都失败后应该对SE设备进行复位操作。
上述SE设备发送S块的时间默认设置为0.8秒，MCU端等待SE设备响应的超时时间默认设置为1秒。关于一帧中传输数据最大长度，可以根据不同的项目协商定制。
三、I2C接口读卡器软件实现
读卡器软件主要包括USB接口与上位机之间的交互，读卡器I2C接口与SE之间的交互两大部分。USB接口与上位机交互部分用以实现上位机下发指令的接收，以及指令下发和执行结果上传的功能，读卡器I2C接口与SE交互部分用以实现读卡器的I2C接口驱动调用，以及数据链路层协议轮转、指令交互、完整性校验和纠错等功能。
图3示出了USB接口与上位机交互部分代码流程，将读卡器从上位机接收的指令解析，并做相应的处理，如复位SE、配置读卡器参数、将APDU命令搬移至下发数据缓存等操作。并通过配置返回数据n通知主程序下一步动作是发送APDU命令还是将操作结果直接返回给上位机。
图4示出了读卡器I2C接口与SE交互部分主要实现APDU交互流程，将读卡器从上位机接收的APDU命令转换为I块发送给SE，其纠错、协议调整和重发等操作均由此程序完成。读卡器I2C接口向SE发送I块，并接收SE返回的数据块，判断数据块的类型：若SE返回的数据块为正确I块，则保存该数据并向主流程返回1，通知主流程向上位机上传返回数据，结束；若SE返回的数据块为R块，则判断块号是否发生变化，若未变化则重发I块后继续接收SE返回的数据块，若变化则发送R块给SE后继续接收SE返回的数据块；若SE返回的数据块为S块，则判断类型是否正确，若不正确则发送R块给SE后继续接收SE返回的数据块，若正确则继续接收SE返回的数据块，其中，正确的S块只能是S(bwt)；若接收到其他块或发生CRC错误，则发送R块，并等待SE重发，如果超过重发次数则向主流程返回ERR；若发送过S块请求，则判断收到的指令是否为S块响应，若是则返回0，通知主流程恢复初始状态并重发指令，若否则重发S块，如果超过重发次数则向SE返回ERR。
本发明在引用现有的I2C接口标准的基础上，提出一套完整的数据链路层协议，解决了I2C接口协议无法进行数据完整性校验、数据纠错和数据重发的问题，同时由于其底层协议贴近传统工业制造领域的接口应用，而数据链路层协议又贴近传统的安全芯片应用传输协议，上述技术方案可使双方在对自身原有机制只做较小修改的情况下进行融合，使两个传统行业的融合变得更加容易。本发明提出的一种兼容上述数据链路层协议的I2C接口读卡器，可以有效提高具有I2C接口并支持上述数据链路层协议的智能卡或SE的测试、程序开发和生产效率，为此类芯片在工业领域的应用提供助力。在硬件上，I2C接口读卡器可以被车载电路板、智能卡生产设备、FT测试设备等任何带有主控芯片MCU且能提供I2C接口通讯的系统替代，在工业生产、汽车电子设备等领域有广阔的应用空间。
需要补充的是，除了使用读卡器的方式，还可以通过在电路板中将MCU和SE进行直连来实现上述技术方案。
本领域技术人员应该明白，本发明所述的系统及方法并不限于具体实施方式中所述的实施例，上面的具体描述只是为了解释本发明的目的，并非用于限制本发明。本领域技术人员根据本发明的技术方案得出其他的实施方式，同样属于本发明的技术创新范围，本发明的保护范围由权利要求及其等同物限定。

Claims (10)

1.一种具有数据链路层协议的I2C接口读卡器，其特征在于，所述读卡器包括：带有I2C接口和USB接口的主控芯片，所述主控芯片通过所述I2C接口与所述SE设备连接，所述I2C接口包括SDA数据引脚、SCL时钟引脚以及SCT控制引脚，所述SCT控制引脚用于接收所述SE设备发送的通知，根据所述通知确定是否可以接收或发送数据；
所述I2C接口的物理层传输协议包括数据链路层协议，所述数据链路层协议的数据帧包括依次排列的NAD字段、PCB字段、Len字段、Data字段和CRC字段，其中所述NAD字段和所述PCB字段的长度为一个字节，所述Len字段和所述CRC字段的长度为两个字节；所述NAD字段用于标识数据的收发方；所述Len字段用于标识所述Data字段的长度；所述CRC字段用于计算所述NAD字段、所述PCB字段、所述Len字段和所述Data字段的所有数据；
所述数据链路层协议包括三种数据块：I块、R块和S块，所述三种数据块均包括依次排列的PCB字段、Len字段、Data字段和CRC字段；所述I块用于实际发送数据，所述I块的块号为0或1且依次循环使用；所述R块用于接收数据异常时通知对方，所述R块的块号为0或1且依次循环使用；所述S块用于协议控制。
2.根据权利要求1所述的读卡器，其特征在于，所述S块包括超时等待S块和协议同步S块，所述超时等待S块用于在所述SE设备执行过程中，在预设等待时间内发送给所述主控芯片，通知所述主控芯片端继续等待；所述协议同步S块用于所述主控芯片端发起协议同步功能。
3.根据权利要求2所述的读卡器，其特征在于，所述主控芯片发送数据是指所述主控芯片向所述SE设备发送APDU指令，所述主控芯片接收数据是指所述SE设备向所述主控芯片返回APDU响应；
所述主控芯片的数据接收过程包括：所述主控芯片使用第一条读指令读取所述SE设备期望返回给所述主控芯片的数据长度，所述主控芯片使用第二条读指令基于所述数据长度从所述SE设备中读取对应长度的数据。
4.根据权利要求3所述的读卡器，其特征在于，所述主控芯片端的收发数据流控制过程包括：所述主控芯片，
(1.1)在检测到自身的SCT控制引脚为高电平时，确认可以发送APDU指令；
(1.2)在检测到自身的SCT控制引脚为低电平时，确认可以接收所述SE设备返回的响应；
(1.3)在需要发送APDU指令且检测到自身的SCT控制引脚为低电平时，进行报错并对所述SE设备进行复位操作；
(1.4)在发送完APDU指令之后，若超过所述预设等待时间且未收到所述SE设备的任何响应，则进行报错并对所述SE设备进行复位操作。
5.根据权利要求4所述的读卡器，其特征在于，所述主控芯片端的收发数据流控制过程还包括：所述主控芯片，
(1.5)在初始时，将当前块号置为0，当前状态置为待发送状态；
(1.6)在发送I块给所述SE设备，并正确接收所述SE设备返回的I块响应之后，将当前块号翻转；
(1.7)在发送协议同步S块给所述SE设备之后，
(1.7.1)若接收到所述SE设备返回的协议同步S块响应，则将当前块号置为0，将当前状态置为待发送状态；
(1.7.2)若未接收到所述SE设备返回的协议同步S块响应，则重发步骤(1.7)中的协议同步S块，若重发次数达到预设次数还未接收到正确的协议同步S块响应，则进行报错并对所述SE设备进行复位操作。
6.根据权利要求5所述的读卡器，其特征在于，所述主控芯片端的收发数据流控制过程还包括：所述主控芯片，
(1.8)在发送完APDU指令之后，在所述预设等待时间内，
(1.8.1)在接收到所述SE设备返回的超时等待S块响应之前，若继续发送下一条APDU指令则所述SE设备返回R(N)块响应；N为0或1；
(1.8.2)在接收到所述SE设备返回的超时等待S块响应之前，若接收到所述SE设备返回的R(N)块响应，则判断接收到的R(N)块响应的块号与当前块号是否一致，若一致则重传上一条指令，否则发送R(N)块给所述SE设备；
(1.8.3)在接收到所述SE设备返回的正确的超时等待S块响应之后，重置所述预设等待时间，继续等待，若接收到错误的超时等待S块响应，则发送R(N)块给所述SE设备，要求所述SE设备重传；
(1.8.4)若接收到所述SE设备返回的正确的I块响应，且块号与当前块号一致，则此次APDU指令交互结束，将当前块号翻转，准备发送下一条指令；
(1.8.5)若接收到其他块或发生错误，则发送R(N)块给所述SE设备，要求所述SE设备重传。
7.根据权利要求6所述的读卡器，其特征在于，所述SE设备端的收发数据流控制过程包括：所述SE设备，
(2.1)在所述主控芯片对所述SE设备上电时，将所述主控芯片的SCT控制引脚置为高电平；
(2.2)在接收到所述主控芯片发送的APDU指令并处理完成后，向所述主控芯片返回APDU响应时，将所述主控芯片的SCT控制引脚置为低电平；
(2.3)在所述主控芯片完全读取所述SE设备期望返回的数据之后，将所述主控芯片的SCT控制引脚置为高电平，等待接收下一条指令。
8.根据权利要求7所述的读卡器，其特征在于，所述SE设备端的收发数据流控制过程还包括：所述SE设备，
(2.4)在初始时，将当前接收块号置为0，当前发送块号置为1，当前状态置为接收状态；
(2.5)在初始上电时，
(2.5.1)若接收到所述主控芯片发送的I块，则设置超时等待S块计时器时间为预设时间，转由后续指令处理；
(2.5.2)若接收到所述主控芯片发送的协议同步S块，则返回协议同步S块响应，恢复为初始状态；
(2.5.3)若接收到其他块或发生错误，则返回R(N)块响应通知错误。
9.根据权利要求8所述的读卡器，其特征在于，所述SE设备端的收发数据流控制过程还包括：所述SE设备，
(2.6)若接收到所述主控芯片发送的正确的I块，且块号与当前接收块号一致，则表示接收成功，将当前接收块号和当前发送块号翻转；
(2.7)在接收到所述主控芯片发送的正确的I块之后，设置超时等待S块计时器时间为所述预设时间，转由后续指令处理，此时，
(2.7.1)若指令执行完成，则拉低所述主控芯片的SCT控制引脚，准备发送I块；
(2.7.2)若接收到所述主控芯片发送的R(N)块，则返回R(N)块响应通知错误；
(2.7.3)若接收到所述主控芯片发送的S块，则返回R(N)块响应通知错误；
(2.7.4)若接收到所述主控芯片发送的I块，则返回R(N)块响应通知错误；
(2.7.5)若达到所述预设时间，则拉低所述主控芯片的SCT控制引脚，返回超时等待S块响应，通知所述主控芯片继续等待；
(2.8)在向所述主控芯片返回超时等待S块响应之后，
(2.8.1)若指令执行完成，则拉低所述主控芯片的SCT控制引脚，准备发送I块；
(2.8.2)若接收到所述主控芯片发送的R(N)块，且块号与当前发送块号一致，则重传步骤(2.7.5)中的超时等待S块响应；
(2.8.3)若接收到其他块或发生错误，则返回R(N)块响应通知错误。
10.根据权利要求9所述的读卡器，其特征在于，所述SE设备端的收发数据流控制过程还包括：所述SE设备，
(2.9)在发送I块给所述主控芯片之后，
(2.9.1)若接收到所述主控芯片发送的I块，则判断接收到的I块的块号与当前接收块号是否一致，若不一致则返回R(N)块响应通知错误，若一致则将当前接收块号翻转；
(2.9.2)若接收到所述主控芯片发送的R(N)块，则判断接收到的R(N)块的块号与当前发送块号是否一致，若一致则重传步骤(2.9)中的I块，若不一致则返回R(N)块响应通知错误；
(2.9.3)若接收到其他块或发生错误，则返回R(N)块响应通知错误；
(2.9.4)若接收到所述主控芯片发送的协议同步S块，则返回协议同步S块响应，恢复为初始状态。
CN202110080640.8A 2021-01-21 2021-01-21 一种具有数据链路层协议的i2c接口读卡器 Active CN112784616B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110080640.8A CN112784616B (zh) 2021-01-21 2021-01-21 一种具有数据链路层协议的i2c接口读卡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110080640.8A CN112784616B (zh) 2021-01-21 2021-01-21 一种具有数据链路层协议的i2c接口读卡器

Publications (2)

Publication Number Publication Date
CN112784616A true CN112784616A (zh) 2021-05-11
CN112784616B CN112784616B (zh) 2024-05-24

Family

ID=75757713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110080640.8A Active CN112784616B (zh) 2021-01-21 2021-01-21 一种具有数据链路层协议的i2c接口读卡器

Country Status (1)

Country Link
CN (1) CN112784616B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114628A1 (en) * 2003-06-26 2004-12-29 Nokia Corporation Method and system for establishing a data link layer protocol on a 12c physical layer connection
EP1671467A1 (en) * 2003-09-10 2006-06-21 Nokia Corporation Method and system for establishing a data link layer protocol on a physical layer port connection
CN102508812A (zh) * 2011-11-30 2012-06-20 上海大学 一种基于spi总线的双处理器通信方法
US20150205987A1 (en) * 2012-08-16 2015-07-23 Feitian Technologies Co., Ltd. Method for enhancing stability of communication between a contactless card and a card reader
US20180114007A1 (en) * 2016-10-21 2018-04-26 Samsung Electronics Co., Ltd. Secure element (se), a method of operating the se, and an electronic device including the se
JP2018088156A (ja) * 2016-11-29 2018-06-07 大日本印刷株式会社 電子情報記憶装置、データ処理方法、及びデータ処理プログラム
CN110297800A (zh) * 2019-06-29 2019-10-01 飞天诚信科技股份有限公司 一种主控芯片与安全芯片之间稳定通信的实现方法及系统
CN111008172A (zh) * 2019-12-09 2020-04-14 东信和平科技股份有限公司 一种接口通讯协议栈
US20200394150A1 (en) * 2020-05-21 2020-12-17 Intel Corporation Link layer-phy interface adapter

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114628A1 (en) * 2003-06-26 2004-12-29 Nokia Corporation Method and system for establishing a data link layer protocol on a 12c physical layer connection
CN1813456A (zh) * 2003-06-26 2006-08-02 诺基亚有限公司 用于在i2c物理层连接上建立数据链路层协议的方法和系统
EP1671467A1 (en) * 2003-09-10 2006-06-21 Nokia Corporation Method and system for establishing a data link layer protocol on a physical layer port connection
US20060280174A1 (en) * 2003-09-10 2006-12-14 Nokia Corporation Method and system for establishing a data link layer protocol on a physical layer port connection
CN102508812A (zh) * 2011-11-30 2012-06-20 上海大学 一种基于spi总线的双处理器通信方法
US20150205987A1 (en) * 2012-08-16 2015-07-23 Feitian Technologies Co., Ltd. Method for enhancing stability of communication between a contactless card and a card reader
US20180114007A1 (en) * 2016-10-21 2018-04-26 Samsung Electronics Co., Ltd. Secure element (se), a method of operating the se, and an electronic device including the se
JP2018088156A (ja) * 2016-11-29 2018-06-07 大日本印刷株式会社 電子情報記憶装置、データ処理方法、及びデータ処理プログラム
CN110297800A (zh) * 2019-06-29 2019-10-01 飞天诚信科技股份有限公司 一种主控芯片与安全芯片之间稳定通信的实现方法及系统
CN111008172A (zh) * 2019-12-09 2020-04-14 东信和平科技股份有限公司 一种接口通讯协议栈
US20200394150A1 (en) * 2020-05-21 2020-12-17 Intel Corporation Link layer-phy interface adapter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIANGCHAO3392: "I2C总线详解", HTTPS://BLOG.CSDN.NET/JIANGCHAO3392/ARTICLE/DETAILS/103899380, 8 January 2020 (2020-01-08), pages 1 - 17 *

Also Published As

Publication number Publication date
CN112784616B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
CN100366029C (zh) 通信控制器、主机端控制器、通信设备、通信系统和方法
US7650388B2 (en) Wireless identification protocol with confirmation of successful transmission
CN108337120A (zh) 一种物联网终端设备的远程升级方法
EP2797026B1 (en) Portable electronic device
US20050239503A1 (en) Bi-directional serial interface for communication control
JPH07296125A (ja) リーダライタ及び非接触ｉｃカードシステム
CN107832250A (zh) 一种基于spi的主从通讯时序方法及可靠传输方法
CN102123007A (zh) 数控系统中实现数据传输的通信方法
CN104883611B (zh) 电视屏的调试方法和系统
CN100468440C (zh) 一种主机与智能卡信息交互的方法和装置
CN115794716A (zh) 终端自同步单总线通信方法、装置、设备及存储介质
EP2851839B1 (en) Portable electronic device and IC card processing device
WO2017049557A1 (zh) 为适配器升级的方法、移动终端和适配器
CN112784616B (zh) 一种具有数据链路层协议的i2c接口读卡器
CN110113209B (zh) 基于mipi协议的设备间通信方法及设备拓扑结构
CN116578521A (zh) 一种单总线通信方法、装置、系统及设备
CN102521197A (zh) 一种利用低成本mcu的uart实现iso7816协议的方法
CN113904723B (zh) 一种红外通讯方法及装置、存储介质及电子装置
CN105117761A (zh) 一种标签信息处理方法
CN112822002B (zh) 基于spi的通信方法及装置、电子设备和存储介质
JPH09179947A (ja) Ｉｃカード
CN109634205A (zh) 具有无线通信功能的plc设备
KR20140074685A (ko) 전자 태그 장치 및 그의 통신 방법
EP4358420A1 (en) Transmission rate determination method and communication apparatus
CN114996179B (zh) 图形处理器辅助管理系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant