CN112764158B - 一种硅基光电子单片式异质集成方法 - Google Patents
一种硅基光电子单片式异质集成方法 Download PDFInfo
- Publication number
- CN112764158B CN112764158B CN202011630305.2A CN202011630305A CN112764158B CN 112764158 B CN112764158 B CN 112764158B CN 202011630305 A CN202011630305 A CN 202011630305A CN 112764158 B CN112764158 B CN 112764158B
- Authority
- CN
- China
- Prior art keywords
- silicon
- active
- layer
- substrate
- integration method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12178—Epitaxial growth
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明提供了一种硅基光电子单片式异质集成方法,涉及硅基光子集成技术领域。基于硅基光电子平台将III‑V化合物半导体和硅基光电子器件进行单片式集成,可应用于光电微系统应用领域。本发明针对光电微系统小型化、集成化和多功能化发展趋势对单片集成不同材料体系有源和无源半导体光子器件的迫切需求,提出了一种基于硅基的单片式异质集成方法,利用该方法可以实现基于同一硅片平台上激光器、调制器和探测器等有源光电器件和分束器、耦合器和光学微腔等无源光电器件的异质集成。
Description
技术领域
本发明涉及硅基光子集成技术领域,尤其涉及一种硅基光电子单片式异质集成方法。
背景技术
光子集成技术是通过将激光器、探测器、光波导、调制器、光开关、分路器和耦合器等光子器件制备在同一个基片上,实现提高速度、压缩尺寸和扩展功能等目的。
光子集成器件包含有源器件(激光器、探测器、放大器、调制器等)和无源器件(光波导、耦合器等)等多种复杂结构的器件,材料类型包含InP族化合物半导体、Si单质半导体、绝缘体上硅(SOI)和二氧化硅(SiO2)、氮化硅(SiNx)等不同材料,其线度远远大于微电子器件的线度。因此,目前光子集成的集成度远低于微电子器件,光子器件集成的难度远大于传统的微电子芯片。
硅材料在微电子芯片中应用广泛,同时硅也是很好的光无源材料,基于硅材料已经制作出很多性能优良的无源波导、调制器和探测器等光电器件。并且,硅有成熟的CMOS工艺,目前硅工艺精度可以达到7nm,因此借助于CMOS工艺,可以大规模制备低成本的光子集成芯片,便于与微电子芯片实现光电集成。但是由于硅是非直接跃迁带隙材料,部分硅基有源光电器件(尤其硅基激光器)还无法产业化,性能更无法超越基于InP材料的半导体激光器,因此硅基光子芯片和基于InP的半导体激光器的结合还是目前最有希望获得产业化的一种方案。
硅光子单片异质集成是通过硅基CMOS制造工艺,将多个相同或不同功能的异质材料光子器件集成在同一个硅晶圆上的一体化技术,利用各自材料优势在单芯片上集成多功能器件,实现光电片上子系统,具有结构紧凑、尺寸小、功耗低、可靠性强等优势。随着光电子微系统不断小型化、集成化和多功能化的发展趋势,对异质集成技术提出了巨大的需求。
发明内容
为了解决上述问题,本发明实施例提供一种克服上述问题或者至少部分地解决上述问题的硅基光电子单片式异质集成方法。
本发明实施例提供一种硅基光电子单片式异质集成方法,包括:
S1,选取SOI基片,在所述SOI基片的顶层硅上制作无源光器件;其中,SOI基片由从下至上设置的背面硅、埋氧层和顶层硅构成;
S2,在所述SOI基片的预留位置上刻蚀用于放置有源芯片的深孔,在刻蚀的深孔底部的硅材料表面生长焊料金属层;
S3,将预先制备的有源芯片键合到深孔中的焊料金属层,有源芯片有源层与顶层硅处于同一个水平面;
S4,在键合有源芯片后的深孔缝隙选择性生长二氧化硅,生长的二氧化硅顶部与埋氧层处于同一个水平面;
S5,在所述顶层硅和无源光器件之间的缝隙处选择性生长非晶硅层,非晶硅层厚度与所述顶层硅厚度一致;
S6,在所述有源芯片和非晶硅层上制作互连光波导,以实现有源芯片和无源光器件的光互连;
S7,在所述有源芯片的光波导上方制作电极接触孔,在接触孔内沉积金属电极。
其中,在步骤S3之前,所述方法还包括:
制备有源芯片:选取III-V有源光电器件外延片,衬底采用高掺杂衬底,掺杂类型与SOI背面硅保持一致;将外延片背面衬底减薄,外延片厚度=深孔深度-a*金锡焊料厚度,a=[0.25,0.9],背面衬底减薄后制作背面金属电极,利用解离或者划片机分割获得有源芯片。
其中,所述有源光电器件的器件类型包括但不限于半导体激光器、光电探测器和光电调制器。
其中,步骤S1中所述无源光器件的器件类型包括但不限于环形谐振腔、分束器和光栅耦合器。
其中,所述背面硅采用N型高掺杂,所述有源光电器件外延片的衬底采用高掺杂衬底,掺杂类型与SOI背面硅的掺杂类型一致。
其中,在步骤S8之前,所述方法还包括:
利用沉积技术,在顶层硅上生长一层厚度300~800nm的二氧化硅材料,作为有源芯片的钝化层。
其中,步骤S2中所述深孔的刻蚀深度到达背面硅材料,所述深孔的刻蚀深度为50~200um。
其中,步骤S2中所述焊料金属层的厚度为2~30um。
本发明实施例提供的硅基光电子单片式异质集成方法,基于刻蚀挖坑、共晶植入、镀膜填充和套刻等工艺,将不同材料体系的芯片外延全结构植入单个芯片上,制作波导进行光互连,不需要复杂的二次外延、衬底转移,工艺简单、可靠性好,且充分保留了芯片原有的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的硅基光电子单片式异质集成方法流程图;
图2为本发明实施例提供的SOI基片剖面示意图;
图3为本发明实施例提供在SOI基片制作硅基光栅耦合器和光波导剖面(下图)和俯视(上图)示意图;
图4为本发明实施例提供的刻蚀挖孔剖面(下)和俯视(上)示意图;
图5为本发明实施例提供的在挖孔底部磁控溅射金锡焊料后的剖面(下图)和俯视(上图)示意图;
图6为本发明实施例提供的共晶键合有源芯片后的剖面(下图)和俯视(上图)示意图;
图7为本发明实施例提供的在深孔缝隙空隙中沉积二氧化硅后的剖面(下图)和俯视(上图)示意图;
图8为本发明实施例提供的生长非晶硅层后的剖面(下图)和俯视(上图)示意图;
图9为本发明实施例提供的制作有源芯片互连光波导以及实现有源芯片和无源光器件的光互连后的结构示意图;
图10为本发明实施例提供的在SOI基片上表面蒸镀二氧化硅钝化层的剖面(下图)和俯视(上图)示意图;
图11为本发明实施例提供的在有源芯片上方二氧化硅层上刻蚀的电极接触孔剖面(下图)和俯视(上图)示意图;
图12为本发明实施例提供的制作有源芯片金属电极的结构剖面(下)和俯视(上)示意图。
附图中,各标号所代表的部件列表如下:
1、背面硅,2、埋氧层,3、顶层硅,4、光栅耦合器,5、光波导,6、深孔,7、焊料金属层,8、有源芯片,9、有源芯片有源层,10、二氧化硅,11、非晶硅层,12、互连光波导,13、二氧化硅钝化层,14、电极接触孔,15、金属电极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
硅光子单片异质集成是通过硅基CMOS制造工艺,将多个相同或不同功能的异质材料光子器件集成在同一个硅晶圆上的一体化技术,利用各自材料优势在单芯片上集成多功能器件,实现光电片上子系统,具有结构紧凑、尺寸小、功耗低、可靠性强等优势。随着光电子微系统不断小型化、集成化和多功能化的发展趋势,对异质集成技术提出了巨大的需求。
本发明提供一种硅基光电子单片式异质集成方法,涉及硅基光子集成技术领域。基于硅基光电子平台将III-V化合物半导体和硅基光电子器件进行单片式集成,可应用于光电微系统应用领域。
本发明针对光电微系统小型化、集成化和多功能化发展趋势对单片集成不同材料体系有源和无源半导体光子器件的迫切需求,提出了一种基于硅基的单片式异质集成方法,利用该方法可以实现基于同一硅片平台上激光器、调制器和探测器等有源光电器件和分束器、耦合器和光学微腔等无源光电器件的异质集成。以下将结合附图通过多个实施例进行展开说明和介绍。
图1为本发明实施例提供的硅基光电子单片式异质集成方法流程图,如图1所示,本发明实施例提供的硅基光电子单片式异质集成方法包括但不限于以下步骤:
S1,选取SOI(Silicon-On-Insulator,绝缘衬底上的硅)基片,在所述SOI基片的顶层硅上制作无源光器件;其中,SOI基片由从下至上设置的背面硅1、埋氧层2和顶层硅3构成。埋氧层2的材质是二氧化硅。
图2为本发明实施例提供的SOI基片剖面示意图。其中,SOI基片的背面硅优选N型高掺杂。
步骤S1中,利用紫外光刻和干法刻蚀技术,在顶层硅上制作无源光器件。无源光器件的器件类型包括但不限于环形谐振腔、分束器和光栅耦合器。优选的,本实施例中无源光器件采用光栅耦合器4和光波导5。图3为本发明实施例提供在SOI基片制作硅基光栅耦合器和光波导剖面(下图)和俯视(上图)示意图。
S2,在所述SOI基片的预留位置上刻蚀用于放置有源芯片的深孔,在刻蚀的深孔6底部的硅材料表面生长焊料金属层7;
具体地,本实施例中,利用光刻和刻蚀技术,在SOI基片预留位置上刻蚀用于放置有源芯片的的深孔6,刻蚀深度到达背面硅材料。深孔的刻蚀深度为50~200um。优选的,本实施例中深孔的刻蚀深度为100um。图4为本发明实施例提供的刻蚀挖孔剖面(下)和俯视(上)示意图。
进一步地,利用磁控溅射镀膜技术,在刻蚀的深孔底部的硅材料表面生长焊料金属层7,焊料金属层7的厚度为2~30um。优选的,焊料金属层厚度为10um的Au80Sn20金锡焊料金属层。图5为本发明实施例提供的在挖孔底部磁控溅射金锡焊料后的剖面(下)和俯视(上)示意图。
S3,将预先制备的有源芯片8键合到深孔6中的焊料金属层7,有源芯片有源层与顶层硅处于同一个水平面。
在执行步骤S3之前,需要制备有源芯片:选取III-V有源光电器件外延片,衬底采用高掺杂衬底,掺杂类型与SOI背面硅保持一致;将外延片背面衬底减薄,外延片厚度=深孔深度-a*金锡焊料厚度,a=[0.25,0.9],背面衬底减薄后制作背面金属电极,利用解离或者划片机分割获得有源芯片。其中,所述有源光电器件的器件类型包括但不限于半导体激光器、光电探测器和光电调制器。有源光电器件外延片的衬底采用高掺杂衬底,掺杂类型与SOI背面硅的掺杂类型一致。优选的,本文中采用的有源芯片为InGaAs半导体激光器芯片。
在制备得到有源芯片后,执行步骤S3,将有源芯片8利用共晶键合技术键合到深孔6中的焊料金属层7,有源芯片有源层9与顶层硅处于同一个水平面,顶层硅3和有源芯片8顶部电极通过焊料金属层7连接。图6为本发明实施例提供的共晶键合有源芯片后的剖面(下)和俯视(上)示意图。
S4,在键合有源芯片后的深孔缝隙选择性生长二氧化硅,生长的二氧化硅顶部与埋氧层处于同一个水平面。
具体地,利用紫外光刻掩膜和LPCVD沉积设备,选择性生长二氧化硅10以填充键合有源芯片后的深孔缝隙,生长的二氧化硅顶部与埋氧层处于同一个水平面。图7为本发明实施例提供的在深孔缝隙空隙中沉积二氧化硅后的剖面(下)和俯视(上)示意图。
S5,利用紫外光刻掩膜和镀膜技术,在所述顶层硅和无源光器件之间的缝隙处选择性生长非晶硅层11,非晶硅层11厚度与所述顶层硅厚度一致。
图8为本发明实施例提供的生长非晶硅层后的剖面(下)和俯视(上)示意图。
S6,在所述有源芯片8和非晶硅层11上制作互连光波导12,以实现有源芯片和无源光器件的光互连;
具体地,利用紫外光刻和RIE刻蚀技术,在有源芯片8和非晶硅层11上制作互连光波导12,实现有源芯片和无源光器件的光互连。图9为本发明实施例提供的制作有源芯片互连光波导以及实现有源芯片和无源光器件的光互连后的结构示意图。
S7,在所述有源芯片8的互连光波导12上方制作电极接触孔14,在电极接触孔内沉积金属电极15。
具体地,步骤S7中,利用RIE刻蚀技术,在有源芯片8的互连光波导12上方制作电极接触孔14。在接触孔内使用电子束蒸发设备沉积P型金属电极,完成制备。P型金属电极的材质为Ti/Pt/Au。图11为本发明实施例提供的在有源芯片上方二氧化硅层上刻蚀的金属电极开孔剖面(下图)和俯视(上图)示意图;图12为本发明实施例提供的制作有源芯片金属电极的结构剖面(下)和俯视(上)示意图。
在一个实施例中,在步骤S7之前,所述方法还包括:
利用PECVD沉积技术,利用沉积技术,在顶层硅上生长一层厚度300~800nm的二氧化硅材料,作为有源芯片的钝化层。图10为本发明实施例提供的在SOI基片上表面蒸镀二氧化硅钝化层的剖面(下图)和俯视(上图)示意图;
综上所述,本发明实施例提供了一种硅基光电子单片式异质集成方法,基于刻蚀挖坑、共晶植入、镀膜填充和套刻工艺等步骤,将不同材料体系的芯片外延全结构植入单个芯片上,制作波导进行光互连,不需要复杂的二次外延、衬底转移,工艺简单、可靠性好,且充分保留了芯片原有的性能。
本发明的各实施方式可以任意进行组合,以实现不同的技术效果。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种硅基光电子单片式异质集成方法,其特征在于,包括:
S1,选取SOI基片,在所述SOI基片的顶层硅上制作无源光器件;其中,SOI基片由从下至上设置的背面硅、埋氧层和顶层硅构成;
S2,在所述SOI基片的预留位置上刻蚀用于放置有源芯片的深孔,在刻蚀的深孔底部的硅材料表面生长焊料金属层;
S3,将预先制备的有源芯片键合到深孔中的焊料金属层,有源芯片有源层与顶层硅处于同一个水平面;
S4,在键合有源芯片后的深孔缝隙选择性生长二氧化硅,生长的二氧化硅顶部与埋氧层处于同一个水平面;
S5,在所述顶层硅和无源光器件之间的缝隙处选择性生长非晶硅层,非晶硅层厚度与所述顶层硅厚度一致;
S6,在所述有源芯片和非晶硅层上制作互连光波导,以实现有源芯片和无源光器件的光互连;
S7,在所述有源芯片的光波导上方制作电极接触孔,在接触孔内沉积金属电极。
2.根据权利要求1所述的硅基光电子单片式异质集成方法,其特征在于,在步骤S3之前,所述方法还包括:
制备有源芯片:选取III-V有源光电器件外延片,衬底采用高掺杂衬底,掺杂类型与SOI背面硅保持一致;将外延片背面衬底减薄,外延片厚度=深孔深度-a*金锡焊料厚度,a=[0.25,0.9],背面衬底减薄后制作背面金属电极,利用解离或者划片机分割获得有源芯片。
3.根据权利要求2所述的硅基光电子单片式异质集成方法,其特征在于,所述有源光电器件的器件类型包括但不限于半导体激光器、光电探测器和光电调制器。
4.根据权利要求1所述的硅基光电子单片式异质集成方法,其特征在于,步骤S1中所述无源光器件的器件类型包括但不限于环形谐振腔、分束器和光栅耦合器。
5.根据权利要求2所述的硅基光电子单片式异质集成方法,其特征在于,所述背面硅采用高掺杂,所述有源光电器件外延片的衬底采用高掺杂衬底,掺杂类型与SOI背面硅的掺杂类型一致。
6.根据权利要求1所述的硅基光电子单片式异质集成方法,其特征在于,在步骤S7之前,所述方法还包括:
利用沉积技术,在顶层硅上生长一层厚度300~800nm的二氧化硅材料,作为有源芯片的钝化层。
7.根据权利要求1所述的硅基光电子单片式异质集成方法,其特征在于,步骤S2中所述深孔的刻蚀深度到达背面硅材料,所述深孔的刻蚀深度为50~200um。
8.根据权利要求1所述的硅基光电子单片式异质集成方法,其特征在于,步骤S2中所述焊料金属层的厚度为2~30um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011630305.2A CN112764158B (zh) | 2020-12-31 | 2020-12-31 | 一种硅基光电子单片式异质集成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011630305.2A CN112764158B (zh) | 2020-12-31 | 2020-12-31 | 一种硅基光电子单片式异质集成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112764158A CN112764158A (zh) | 2021-05-07 |
CN112764158B true CN112764158B (zh) | 2022-09-23 |
Family
ID=75699535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011630305.2A Active CN112764158B (zh) | 2020-12-31 | 2020-12-31 | 一种硅基光电子单片式异质集成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112764158B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115951454B (zh) * | 2023-03-13 | 2023-05-30 | 中科鑫通微电子技术(北京)有限公司 | 铌酸锂-氮化硅波导与激光器异质集成结构及其制备方法 |
CN117254345B (zh) * | 2023-11-16 | 2024-05-03 | 湖北九峰山实验室 | 一种模块化的硅基异质光电集成架构及方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7972936B1 (en) * | 2009-02-03 | 2011-07-05 | Hrl Laboratories, Llc | Method of fabrication of heterogeneous integrated circuits and devices thereof |
US8101458B2 (en) * | 2009-07-02 | 2012-01-24 | Advanced Microfab, LLC | Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures |
CN102117820B (zh) * | 2009-12-31 | 2012-12-05 | 中国科学院微电子研究所 | 硅基光电异质集成方法及硅基光电异质集成芯片 |
CN102487046A (zh) * | 2010-12-06 | 2012-06-06 | 中国科学院微电子研究所 | 一种适用于芯片内光互连系统的硅基光电异质集成方法 |
CN105305229B (zh) * | 2015-12-04 | 2019-02-05 | 武汉邮电科学研究院 | 高耦合效率电注入集成硅基激光器 |
CN107634033B (zh) * | 2017-09-12 | 2019-11-05 | 武汉邮电科学研究院 | 基于cmos硅基平台的低成本多芯片选区异质集成方法 |
CN108428669B (zh) * | 2018-03-07 | 2020-11-17 | 西安电子科技大学 | 三维异质集成系统及其制作方法 |
CN110610936B (zh) * | 2019-09-11 | 2021-10-29 | 西安电子科技大学 | 基于键合的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 |
CN111129941B (zh) * | 2019-11-21 | 2021-06-01 | 东南大学 | 一种硅基集成激光器芯片倒装耦合结构 |
CN111883524B (zh) * | 2020-07-28 | 2021-11-26 | 湖南汇思光电科技有限公司 | 一种基于硅基量子点光子器件单片集成的方法 |
-
2020
- 2020-12-31 CN CN202011630305.2A patent/CN112764158B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112764158A (zh) | 2021-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10468543B2 (en) | Microstructure enhanced absorption photosensitive devices | |
US10446700B2 (en) | Microstructure enhanced absorption photosensitive devices | |
US6730990B2 (en) | Mountable microstructure and optical transmission apparatus | |
US7479401B2 (en) | Front side illuminated photodiode with backside bump | |
CN112764158B (zh) | 一种硅基光电子单片式异质集成方法 | |
US20090245298A1 (en) | Hybrid silicon laser-quantum well intermixing wafer bonded integration platform for advanced photonic circuits with electroabsorption modulators | |
CN102487046A (zh) | 一种适用于芯片内光互连系统的硅基光电异质集成方法 | |
US9455369B2 (en) | Infra red detectors and methods of manufacturing infra red detectors using MOVPE | |
CN108054182B (zh) | 一种化合物半导体硅基混合器件及其制备方法 | |
WO2019089437A1 (en) | Microstructure enhanced absorption photosensitive devices | |
CN114864753B (zh) | 一种三层堆叠结构晶圆的制备方法及应用 | |
CN111244227B (zh) | 一种硅基光子集成模块及其制备方法 | |
US11675126B1 (en) | Heterogeneous integration of an electro-optical platform | |
KR102125324B1 (ko) | 단파장을 위한 이종 집적회로 | |
EP1577690B1 (fr) | Fabrication d'une couche d'interconnéction optique sur un circuit | |
CN117059631A (zh) | 基于晶圆到晶圆键合的异质光电融合集成芯片及方法 | |
CN117254345B (zh) | 一种模块化的硅基异质光电集成架构及方法 | |
EP0388161B1 (en) | Semiconductor device having pin photodiodes | |
CN113644549B (zh) | 电泵激光器及其制备方法 | |
CN111739881B (zh) | 一种基于mems热电堆的可见光收发集成器件及其制作方法 | |
CN101996947A (zh) | 一种硅基光电器件集成方法 | |
Fedeli | Silicon photonics integration with electronic circuit | |
KR100516594B1 (ko) | 포토다이오드 및 그 제조방법 | |
CN117908186A (zh) | 一种单片集成高速调制硅基光芯片及制备方法 | |
CN114914790A (zh) | 一种可单片集成的低损耗硅基激光器及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |